CN113594246A - 增强型GaN HEMT双向阻断功率器件 - Google Patents
增强型GaN HEMT双向阻断功率器件 Download PDFInfo
- Publication number
- CN113594246A CN113594246A CN202110848082.5A CN202110848082A CN113594246A CN 113594246 A CN113594246 A CN 113594246A CN 202110848082 A CN202110848082 A CN 202110848082A CN 113594246 A CN113594246 A CN 113594246A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- barrier layer
- gan
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000000903 blocking effect Effects 0.000 title claims abstract description 49
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 174
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000006911 nucleation Effects 0.000 claims description 56
- 238000010899 nucleation Methods 0.000 claims description 56
- 229910002704 AlGaN Inorganic materials 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 18
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 description 17
- 239000000203 mixture Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种增强型GaNHEMT双向阻断功率器件，该器件包括自下而上包括：衬底、成核层、缓冲层、沟道层、势垒层、源极、漏极、栅极，所述衬底、成核层、缓冲层、沟道层和势垒层由下到上依次设置，所述势垒层的上部分别设置源极和漏极，所述栅极和源极之间设置有刻蚀结构，所述漏极采用肖特基接触。本发明在栅源之间做了刻蚀，可以增加栅源电阻，让更高栅压降落在栅源之间，从而需要更高栅压来开启栅下方，即提高了阈值电压。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种增强型GaN HEMT双向阻断功率器件。
背景技术
电力器件一直是电力电子技术的基础和核心，在电力管理和分配中起着至关重要的作用，随着电力电子技术的发展，第一代半导体硅(Si)材料一直发挥着不可替代的作用；但是如今，硅基器件的发展已经成熟到理论材料的极限，已经不能满足下一代电力电子的更高功率容量、更高频率、更低损耗、更严格的环境适应性等要求，GaN材料作为第三代宽带隙半导体，具有带隙大、击穿场强、电子饱和速度高的特点；特别是，由于GaN和AlGaN材料的强极化特性，在AlGaN/GaN异质结界面上存在显著的自发极化和压电极化效应，从而形成二维电子气(2DEG)，由于在异质结界面存在高浓度2DEG,AlGaN/GaN HEMT器件具有高电流密度、高击穿电压、低导通电阻和高工作频率等优点，它能满足新型功率半导体器件的大功率、高效率、高频、高速的要求。
在5G通信、电力电子器件疾速发展的技术背景下，传统的半导体材料Si、GaAs等材料和电学性质已无法满足当今通信、高频高功率器件的技术要求，在第三代半导体兴起之后，GaN、SiC等材料成为半导体器件领域的宠儿，尤其在高频高功率器件应用领域，GaN凭借宽禁带(3.4eV)、高电子迁移率、高电子饱和速率、高击穿电场等优势在半导体器件领域如日中天。随着高压开关和高速高频技术的迅猛发展，增强型GaN HEMT成为国内外GaN研究领域的热点。目前基于凹槽MIS结构、pGaN结构、薄势垒结构可以实现增强型，但这些结构仍存在以下不足，限制了GaN器件在双向阻断等功率应用：
1.凹槽MIS结构由于引入MIS结构，MIS结构会引入大量缺陷，从而影响可靠性。
2.pGaN结构的阈值电压较低，通常为1.0V左右，难以满足实际用途需要。
3.薄势垒结构阈值电压较低，通常低于1.0V，难以满足实际用途需要。
4.GaN双向阻断器件的阈值电压较低，亟需提出高阈值电压器件结构。
发明内容
有鉴于此，本发明的主要目的在于提供一种增强型GaN HEMT双向阻断功率器件。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底、成核层、缓冲层、沟道层、势垒层、源极、漏极、栅极，所述衬底、成核层、缓冲层、沟道层和势垒层由下到上依次设置，所述势垒层的上部分别设置源极和漏极，所述栅极和源极之间设置有刻蚀结构，所述漏极采用肖特基接触。
上述方案中，在所述栅极和势垒层的接触面嵌入pGaN层。
上述方案中，所述栅极和源极之间生长有至少一个pGaN桥。
上述方案中，所述pGaN桥的生长方式为并排生长，每两个组成一个pGaN桥。
上述方案中，所述衬底为蓝宝石、SiC、Si和GaN中的一种。
上述方案中，所述成核层为LT-GaN低温成核层。
上述方案中，所述缓冲层为GaN、AlN、AlGaN和InGaN中的一种或几种。
上述方案中，所述沟道层为GaN沟道层。
上述方案中，所述势垒层采用1～6nm的薄AlN材料，或者，采用厚度为10～30nmAlGaN势垒层，Al组分为10～30％。
与现有技术相比，本发明在栅源之间做了刻蚀，可以增加栅源电阻，让更高栅压降落在栅源之间，从而需要更高栅压来开启栅下方，即提高了阈值电压。
附图说明
此处所说明的附图用来公开对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供第一种增强型GaN HEMT双向阻断功率器件的结构示意图；
图2为本发明实施例提供第二种增强型GaN HEMT双向阻断功率器件的结构示意图；
图3为本发明实施例提供第三种增强型GaN HEMT双向阻断功率器件的结构示意图；
图4为图3中栅极、源极、pGaN桥之间地局部放大图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、物品或者装置中还存在另外的相同要素。
本发明实施例提供一种增强型GaN HEMT双向阻断功率器件，如图1所示，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述栅极6和源极7之间设置有刻蚀结构，所述漏极7采用肖特基接触。
所述衬底1为蓝宝石、SiC、Si和GaN中的一种。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN、AlN、AlGaN和InGaN中的一种或几种。
所述沟道层4为GaN沟道层。
所述势垒层5采用1～6nm的薄AlN材料，并在栅源之间做刻蚀。
由于势垒层5采用1～6nm的薄AlN材料，不但可以获得增强型器件，还可以使器件工作时具有较高的二维电子气浓度，以获得较大的工作电流；此外，较薄的AlN势垒层可以使器件具有良好高频性能。
所述源极6和漏极7为欧姆接触，采用厚度为22/140/55/45nm的Ti/Al/Ni/Au，或者厚度为22/140/50/45nm的Ti/Al/Pt/Au。
或者，所述源极6为欧姆接触，采用厚度为22/140/55/45nm的Ti/Al/Ni/Au，或者厚度为22/140/50/45nm的Ti/Al/Pt/Au，所述漏极7和栅极8为肖特基接触，这样，由于漏极采用了肖特基接触，在反向漏极偏置下会在漏极附近形成耗尽区，漏极耗尽区抑制了反向漏电流，提高了器件的反向阻断能力。
所述栅极8的金属采用厚度为120-300nm的Ni/Au或Pt/Au或Pd/Au。
实施例1
本发明实施例1提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述栅极6和源极7之间设置有刻蚀结构，所述漏极7采用肖特基接触。
所述衬底1为蓝宝石。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN。
所述沟道层4为GaN沟道层。
所述势垒层5采用1nm的薄AlN材料，并在栅源之间做刻蚀。
所述源极6和漏极7为欧姆接触，采用厚度为22/140/55/45nm的Ti/Al/Ni/Au。
所述栅极8的金属采用厚度为120nm的Ni/Au。
实施例2
本发明实施例2提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述栅极6和源极7之间设置有刻蚀结构，所述漏极7采用肖特基接触。
所述衬底1为SiC。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlN、AlGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用4nm的薄AlN材料，并在栅源之间做刻蚀。
所述源极6和漏极7为欧姆接触，采用22/140/50/45nm的Ti/Al/Pt/Au。
所述栅极8的金属采用厚度为210nm的Pt/Au。
实施例3
本发明实施例3提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述栅极6和源极7之间设置有刻蚀结构，所述漏极7采用肖特基接触。
所述衬底1为Si。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlGaN和InGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用6nm的薄AlN材料，并在栅源之间做刻蚀。
所述源极6和漏极7为欧姆接触，采用厚度为22/140/55/45nm的Ti/Al/Ni/Au。
所述栅极8的金属采用厚度为300nm的Pd/Au。
实施例4
本发明实施例4提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述栅极6和源极7之间设置有刻蚀结构，所述漏极7采用肖特基接触。
所述衬底1为GaN。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN、AlN、AlGaN和InGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用4nm的薄AlN材料，并在栅源之间做刻蚀。
所述源极6和漏极7为欧姆接触，采用厚度为22/140/55/45nm的Ti/Al/Ni/Au。
所述栅极8的金属采用厚度为200nm的Pt/Au。
实施例5
本发明实施例5提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述栅极6和源极7之间设置有刻蚀结构，所述漏极7采用肖特基接触。
所述衬底1为蓝宝石。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN。
所述沟道层4为GaN沟道层。
所述势垒层5采用1nm的薄AlN材料，并在栅源之间做刻蚀。
所述源极6为欧姆接触，采用厚度为22/140/55/45nm的Ti/Al/Ni/Au，所述漏极7和栅极8为肖特基接触。
所述栅极8的金属采用厚度为120nm的Ni/Au。
实施例6
本发明实施例6提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述栅极6和源极7之间设置有刻蚀结构，所述漏极7采用肖特基接触。
所述衬底1为SiC。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlN、AlGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用4nm的薄AlN材料，并在栅源之间做刻蚀。
所述源极6为欧姆接触，采用厚度为22/140/50/45nm的Ti/Al/Pt/Au，所述漏极7和栅极8为肖特基接触所述栅极8的金属采用厚度为210nm的Pt/Au。
所述栅极8的金属采用厚度为300nm的Pt/Au。
实施例7
本发明实施例7提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述栅极6和源极7之间设置有刻蚀结构，所述漏极7采用肖特基接触。
所述衬底1为Si。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlGaN和InGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用6nm的薄AlN材料，并在栅源之间做刻蚀。
所述源极6为欧姆接触，采用厚度为22/140/55/45nm的Ti/Al/Ni/Au，所述漏极7和栅极8为肖特基接触。
所述栅极8的金属采用厚度为300nm的Pt/Au。
实施例8
本发明实施例8提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述栅极6和源极7之间设置有刻蚀结构，所述漏极7采用肖特基接触。
所述衬底1为GaN。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN、AlN、AlGaN和InGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用4nm的薄AlN材料，并在栅源之间做刻蚀。
所述源极6为欧姆接触，采用厚度为22/140/50/45nm的Ti/Al/Pt/Au，所述漏极7和栅极8为肖特基接触。
所述栅极8的金属采用厚度为200nm的Pd/Au。
本发明实施例还提供一种增强型GaN HEMT双向阻断功率器件，如图2所示，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述漏极7采用肖特基接触，在所述栅极8和势垒层5的接触面嵌入pGaN层9，这样，在在栅极8的电压为0时将2DEG耗尽，通过pGaN层9抬高阈值电压，使2DEG形成沟道，在栅源电极之间，对AlGaN势垒层5进行刻蚀，栅压偏置时，栅源之间电阻由于刻蚀而显著增加，从而需要更大栅压才能开启2DEG沟道，从而可以获得更高阈值电压。
所述pGaN层9位于栅极8和势垒层5的接触面，为p型掺杂，可以增加AlGaN势垒的厚度,这样闸下通道的势能可以提高到费米能级以上，起到耗尽闸下通道层2DEG的作用，从而实现了增强型，可以提高器件的阈值电压。
所述的栅极8和源极6之间进行刻蚀，刻蚀条件为ICP功率300W，RF功率40W，反应室压力为1Pa，在栅源之间通过刻蚀增加了栅源电阻，让更高栅压降落在栅源之间，从而需要更高栅压来开启栅下方，达到提高器件阈值电压的目的。
所述衬底1为蓝宝石、SiC、Si和GaN中的一种。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN、AlN、AlGaN和InGaN中的一种或几种。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为10～30nm AlGaN势垒层，Al组分为10～30％。
实施例9
本发明实施例9提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述漏极7采用肖特基接触，所述势垒层5的上部分别设置源极6和漏极7，在所述栅极8和势垒层5的接触面嵌入pGaN层9。
所述衬底1为蓝宝石。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为10nm AlGaN势垒层，Al组分为10％。
实施例10
本发明实施例10提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述漏极7采用肖特基接触，所述势垒层5的上部分别设置源极6和漏极7，在所述栅极8和势垒层5的接触面嵌入pGaN层9。
所述衬底1为SiC。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlN中的一种或几种。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
实施例11
本发明实施例11提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述漏极7采用肖特基接触，所述势垒层5的上部分别设置源极6和漏极7，在所述栅极8和势垒层5的接触面嵌入pGaN层9。
所述衬底1为Si。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlGaN。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为30nm AlGaN势垒层，Al组分为30％。
实施例12
本发明实施例12提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述漏极7采用肖特基接触，所述势垒层5的上部分别设置源极6和漏极7，在所述栅极8和势垒层5的接触面嵌入pGaN层9。
所述衬底1为GaN。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为InGaN。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
实施例13
本发明实施例13提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述漏极7采用肖特基接触，所述势垒层5的上部分别设置源极6和漏极7，在所述栅极8和势垒层5的接触面嵌入pGaN层9。
所述衬底1为GaN。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN、AlN、AlGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
实施例14
本发明实施例14提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述漏极7采用肖特基接触，所述势垒层5的上部分别设置源极6和漏极7，在所述栅极8和势垒层5的接触面嵌入pGaN层9。
所述衬底1为GaN。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlN、AlGaN和InGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
实施例15
本发明实施例15提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述漏极7采用肖特基接触，所述势垒层5的上部分别设置源极6和漏极7，在所述栅极8和势垒层5的接触面嵌入pGaN层9。
所述衬底1为SiC。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN、AlGaN和InGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
实施例16
本发明实施例16提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述漏极7采用肖特基接触，所述势垒层5的上部分别设置源极6和漏极7，在所述栅极8和势垒层5的接触面嵌入pGaN层9。
所述衬底1为Si。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlN、InGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
本发明实施例还提供一种增强型GaN HEMT双向阻断功率器件，如图3、4所示，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述漏极7采用肖特基接触，在所述栅极8和势垒层5的接触面嵌入pGaN层9，所述栅极8和源极6之间生长有至少一个pGaN桥10，这样，栅源之间采用pGaN桥结构，p-GaN桥作为栅极和源极之间的分压器，当施加正的VGS时，p-GaN栅极和源电极之间会有一些电位降，导致栅控沟道区域的电压降更小，因此需要更高的VT来积聚电子并形成2DEG通道，由于更高的VT,IG减少了更多的p-GaN桥，因为2DEG在更高的VT时损耗更大，因此从2DEG通道到栅极的漏电流减少，其次，AlGaN/GaNHEMTs中采用肖特基漏极结构，在反向漏极偏置下会形成漏极附近的耗尽区，漏极耗尽区抑制了反向漏电流，AlGaN材料的高击穿电场进一步提高了反向阻断能力。此外，对于低2DEG密度，可以形成较大的耗尽区，由此改善了器件的可靠性。
如图3所示，所述pGaN桥10的生长方式为并排生长，每两个组成一个pGaN桥(10)。
所述pGaN层9位于栅极8和势垒层5的接触面，为p型掺杂。
所述衬底1为蓝宝石、SiC、Si和GaN中的一种。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN、AlN、AlGaN和InGaN中的一种或几种。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为10～30nm AlGaN势垒层，Al组分为10～30％。
实施例17
本发明实施例17还提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述漏极7采用肖特基接触，在所述栅极8和势垒层5的接触面嵌入pGaN层9，所述栅极8和源极6之间生长有pGaN桥10。
所述衬底1为蓝宝石。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为10nm AlGaN势垒层，Al组分为10％。
实施例18
本发明实施例18还提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述漏极7采用肖特基接触，在所述栅极8和势垒层5的接触面嵌入pGaN层9，所述栅极8和源极6之间生长有pGaN桥10。
所述衬底1为SiC。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlN中的一种或几种。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
实施例19
本发明实施例19还提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述漏极7采用肖特基接触，在所述栅极8和势垒层5的接触面嵌入pGaN层9，所述栅极8和源极6之间生长有pGaN桥10。
所述衬底1为Si。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlGaN。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为30nm AlGaN势垒层，Al组分为30％。
实施例20
本发明实施例20还提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述漏极7采用肖特基接触，在所述栅极8和势垒层5的接触面嵌入pGaN层9，所述栅极8和源极6之间生长有pGaN桥10。
所述衬底1为GaN。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为InGaN。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
实施例21
本发明实施例21还提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述漏极7采用肖特基接触，在所述栅极8和势垒层5的接触面嵌入pGaN层9，所述栅极8和源极6之间生长有pGaN桥10。
所述衬底1为GaN。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN、AlN、AlGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
实施例22
本发明实施例22还提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述漏极7采用肖特基接触，在所述栅极8和势垒层5的接触面嵌入pGaN层9，所述栅极8和源极6之间生长有pGaN桥10。
所述衬底1为GaN。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlN、AlGaN和InGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
实施例23
本发明实施例23还提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述漏极7采用肖特基接触，在所述栅极8和势垒层5的接触面嵌入pGaN层9，所述栅极8和源极6之间生长有pGaN桥10。
所述衬底1为SiC。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为GaN、AlGaN和InGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
实施例24
本发明实施例24还提供一种增强型GaN HEMT双向阻断功率器件，该器件包括自下而上包括：衬底1、成核层2、缓冲层3、沟道层4、势垒层5、源极6、漏极7、栅极8、pGaN层9，所述衬底1、成核层2、缓冲层3、沟道层4和势垒层5由下到上依次设置，所述势垒层5的上部分别设置源极6和漏极7，所述漏极7采用肖特基接触，在所述栅极8和势垒层5的接触面嵌入pGaN层9，所述栅极8和源极6之间生长有pGaN桥10。
所述衬底1为Si。
所述成核层2为LT-GaN低温成核层。
所述缓冲层3为AlN、InGaN的混合物。
所述沟道层4为GaN沟道层。
所述势垒层5采用厚度为20nm AlGaN势垒层，Al组分为20％。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (9)
1.一种增强型GaN HEMT双向阻断功率器件，其特征在于，该器件包括自下而上包括：衬底(1)、成核层(2)、缓冲层(3)、沟道层(4)、势垒层(5)、源极(6)、漏极(7)、栅极(8)，所述衬底(1)、成核层(2)、缓冲层(3)、沟道层(4)和势垒层(5)由下到上依次设置，所述势垒层(5)的上部分别设置源极(6)和漏极(7)，所述栅极(6)和源极(7)之间设置有刻蚀结构，所述漏极(7)采用肖特基接触。
2.根据权利要求2所述的增强型GaN HEMT双向阻断功率器件，其特征在于，在所述栅极(8)和势垒层(5)的接触面嵌入pGaN层(9)。
3.根据权利要求3所述的增强型GaN HEMT双向阻断功率器件，其特征在于，所述栅极(8)和源极(6)之间生长有至少一个pGaN桥(10)。
4.根据权利要求4所述的增强型GaN HEMT双向阻断功率器件，其特征在于，所述pGaN桥(10)的生长方式为并排生长，每两个组成一个pGaN桥(10)。
5.根据权利要求1-4任意一项所述的增强型GaN HEMT双向阻断功率器件，其特征在于，所述衬底(1)为蓝宝石、SiC、Si和GaN中的一种。
6.根据权利要求5所述的增强型GaN HEMT双向阻断功率器件，其特征在于，所述成核层(2)为LT-GaN低温成核层。
7.根据权利要求6所述的增强型GaN HEMT双向阻断功率器件，其特征在于，所述缓冲层(3)为GaN、AlN、AlGaN和InGaN中的一种或几种。
8.根据权利要求7所述的增强型GaN HEMT双向阻断功率器件，其特征在于，所述沟道层(4)为GaN沟道层。
9.根据权利要求8所述的增强型GaN HEMT双向阻断功率器件，其特征在于，所述势垒层(5)采用1～6nm的薄AlN材料，或者，采用厚度为10～30nm AlGaN势垒层，Al组分为10～30％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110848082.5A CN113594246A (zh) | 2021-07-27 | 2021-07-27 | 增强型GaN HEMT双向阻断功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110848082.5A CN113594246A (zh) | 2021-07-27 | 2021-07-27 | 增强型GaN HEMT双向阻断功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113594246A true CN113594246A (zh) | 2021-11-02 |
Family
ID=78250606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110848082.5A Withdrawn CN113594246A (zh) | 2021-07-27 | 2021-07-27 | 增强型GaN HEMT双向阻断功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594246A (zh) |
-
2021
- 2021-07-27 CN CN202110848082.5A patent/CN113594246A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| CN101300669B (zh) | 具有增强的绝缘结构的场效应晶体管 | |
| CN105355555A (zh) | 一种GaN基增强型功率电子器件及其制备方法 | |
| CN107393890B (zh) | 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法 | |
| KR20070001095A (ko) | ＧａＮ계 반도체장치 | |
| CN102623498A (zh) | 半导体元件 | |
| CN101477951B (zh) | 一种增强型AlGaN/GaN场效应管及其制作方法 | |
| CN106653840A (zh) | 一种半导体器件及其制造方法 | |
| CN104332504A (zh) | 一种GaN基异质结肖特基二极管器件及其制作方法 | |
| CN102082176A (zh) | GaN增强型MISFET器件及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN109888013A (zh) | 镁掺杂制备的增强型GaN基HEMT器件及其制备方法 | |
| CN108807500B (zh) | 一种具有高阈值电压的增强型高电子迁移率晶体管 | |
| CN114496789A (zh) | 一种增强型晶体管的制备方法及增强型晶体管 | |
| CN114530492A (zh) | 具有混合高k介质场板的横向氮化镓肖特基二极管结构 | |
| CN113555429A (zh) | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| JP2006114795A (ja) | 半導体装置 | |
| CN109742144B (zh) | 一种槽栅增强型mishemt器件及其制作方法 | |
| CN108831932B (zh) | 一种氮化镓横向mis-肖特基混合阳极二极管 | |
| CN111799326B (zh) | 一种新型二维电子气浓度调控的晶体管结构及制作方法 | |
| CN113594246A (zh) | 增强型GaN HEMT双向阻断功率器件 | |
| CN102315261B (zh) | 半导体器件及其制造方法 | |
| CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211102 |
|
| WW01 | Invention patent application withdrawn after publication |