CN101290926B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101290926B
CN101290926B CN2007101534699A CN200710153469A CN101290926B CN 101290926 B CN101290926 B CN 101290926B CN 2007101534699 A CN2007101534699 A CN 2007101534699A CN 200710153469 A CN200710153469 A CN 200710153469A CN 101290926 B CN101290926 B CN 101290926B
Authority
CN
China
Prior art keywords
island
semiconductor element
lead
wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101534699A
Other languages
English (en)
Other versions
CN101290926A (zh
Inventor
漆畑博可
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101290926A publication Critical patent/CN101290926A/zh
Application granted granted Critical
Publication of CN101290926B publication Critical patent/CN101290926B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种半导体装置，不增大封装厚度而能够内装多个芯片。在半导体装置(10)的内部重叠内装有多个半导体元件(第一半导体元件(12)及第二半导体元件(14))。具体而言，第一半导体元件(12)固定于第一岛(16)的上面，第二半导体元件(14)固定于第二岛(18)的上面。进而在本发明中，为将安装半导体元件的岛(第一岛(16)及第二岛(18))的形状设为不同形状，同时沿安装的半导体元件的侧边重叠的构成。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别是涉及内装沿厚度方向层叠的多个半导体元件的半导体装置。
背景技术
通常，使用引线架的半导体装置中，配置有岛和多个岛的周围设置了其一端的引线。而且，在该岛的上面固定有半导体元件，该半导体元件的焊盘和引线由金属细线连接(例如专利文献1)。另外，按照引线的端部露出的方式将岛、引线、半导体元件及金属细线由绝缘性树脂密封。在此，在引线上，被绝缘性树脂密封的部分被称作内引线，自绝缘性树脂露出的部分被称作外引线。而且，根据需要将该外引线折曲，上述引线的另一端通过焊锡等安装在印刷线路板等上。
另外，也实现了在岛上层叠多个芯片而成的堆栈型半导体装置。这是在母片上层叠尺寸比母片小的子芯片而成的，无论母片还是子芯片，都由金属细线电连接。
专利文献1：特开2007-5569号公报
上述那样构成的半导体装置可通过目前的轻薄短小的技术而小型化。但是，子芯片的上面与母片的上面相比，配置于距岛的表面更高的位置。因此，当在子芯片的上面连接金属细线时，金属细线的顶部更高，从而具有半导体装置的厚度即封装的厚度更厚的问题。
发明内容
因此，本发明的目的在于，实现不增大作为该封装的厚度而能够内装多个芯片的半导体装置。
本发明提供一种半导体装置，其具备层叠配置的多个半导体元件和与所述半导体元件电连接且一部分露出到外部的引线，其特征在于，具有：具有作为上面的第一主面及作为下面的第二主面的第一岛、一端接近所述第一岛的第一引线、固定于所述第一岛的所述第一主面且与所述第一引线电连接的第一半导体元件、具有作为下面的第一主面及作为上面的第二主面的第二岛、一端接近所述第二岛的第二引线、固定于所述第二岛的所述第一主面且与所述第二引线电连接的第二半导体元件，所述第一岛的侧面和所述第二岛的侧面自侧面看至少一部分相对于平行于所述都有半导体元件及所述第二半导体元件的一侧边的方向重合。
本发明提供一种半导体装置，其具备层叠配置的多个半导体元件和与所述半导体元件电连接且一部分露出到外部的引线，其特征在于，具备：具有作为上面的第一主面及作为下面的第二主面的第一岛、一端接近所述第一岛的第一引线、固定于所述第一岛的所述第一主面且与所述第一引线电连接的第一半导体元件、与所述第一岛相反的具有作为下面的第一主面及作为上面的第二主面的第二岛、一端接近所述第二岛的第二引线、固定于所述第二岛的所述第一主面且与所述第二引线电连接的第二半导体元件、与所述第一半导体元件的电离连接并且在与所述第一岛的同平面上具有接合部的第三引线、与所述第二半导体元件的电离连接并且在与所述第二岛的同平面上具有接合部的第四引线，所述第一岛的侧面和所述第二岛的侧面自侧面看至少一部分重合。
根据本发明，将安装第一半导体元件的第一岛和安装第二半导体元件的第二岛相对于平行于半导体元件的一侧边的方向重叠。由此，可通过岛更稳定地支承半导体元件。
附图说明
图1是表示本发明的半导体装置的图，(A)是立体图，(B)(C)是平面图；
图2是表示本发明的半导体装置的图，(A)及(B)是剖面图；
图3是将本发明的半导体装置取出一部分表示的图，(A)及(B)是立体图；
图4是将本发明的半导体装置取出一部分表示的图，(A)及(B)是立体图；
图5是表示本发明的其它构成的半导体装置的构成的图，(A)～(C)导平面图；
图6是表示本发明的半导体装置的制造方法的图，(A)是平面图，(B)是立体图；
图7是表示本发明的半导体装置的制造方法的图，(A)是平面图，(B)是立体图；
图8是表示本发明的半导体装置的制造方法的图，(A)及(B)是立体图。
标记说明
10、10A、10B、10C半导体装置
12第一半导体元件
14第二半导体元件
16第一岛
18第二岛
20A、20B、20C、20D、20E、20F、20G、20H引线
22接合部
24接合部
26接合部
28接合部
30、30A、30B、30C金属细线
31A、31B、31C金属细线
32电极
34A、34B、34C金属细线
36电极
38密封树脂
40倾斜部
42露出部
50引线架
52单元
54外框
56导孔
58连接部
60引线架
62单元
64外框
66导孔
68连接部
具体实施方式
参照图1～图5说明本实施例的半导体装置10。图1及图2是表示半导体装置10的图，图3及图4是将构成半导体装置的引线架取出一部分表示的图，图5是表示其它形态的半导体装置的构成的图。
参照图1说明半导体装置10。图1(A)是表示半导体装置10的立体图，图1(B)是自上方看到的半导体装置10的平面图，图1(C)是自下方看到的半导体装置10的平面图。
参照图1，半导体装置10是将多个半导体元件树脂密封的树脂密封型封装。外观上半导体装置10具有大致立方体形状或大致正方体形状，上面和下面为彼此平行的平坦面，侧面成为上部比下部更朝向内侧倾斜的倾斜面。而且，与内装的半导体元件电连接的引线的端部自将整体一体密封的密封树脂38的侧面下部向外部突出。另外，露出向外部的引线的下面和密封树脂38的下面位于同一平面上。半导体装置10的安装通过将付着于露出的引线上的焊锡膏(未图示)加热溶融的反流工序进行。
在半导体装置10的内部，首先重叠内装多个半导体元件(第一半导体元件12及第二半导体元件14)。参照图1的各图，第一半导体元件12固定于第一岛16的上面(第一主面)，第二半导体元件14固定于第二岛18的下面(第一主面)。因此，第一半导体元件12和第二半导体元件14在半导体装置10的厚度方向上，其载置的方向相反。即，第一半导体元件12的形成电极的面朝上，第二半导体元件14的形成电极的面朝下。
参照图1(B)及图1(C)，说明半导体装置10的平面构成。在这些图中，密封树脂38的周边部由虚线表示，第一半导体元件12的周边部由点划线表示。另外，该图中，实施密阴影线的引线及接合面(第一引线架)是有助于与第一半导体元件12的安装和连接的部位，实施粗阴影线的引线及接合面(第二引线架)是有助于第二半导体元件14的安装和连接的部位。第一引线架的接合部24和第一岛16位于不同的平面上。另外，第二引线架的接合部28和第二岛18位于不同的平面上。参照图1(B)，第一引线架的接合部24及第一岛16位于第二引线架的接合部28及第二岛18的上方。
密封树脂38具有覆盖各半导体元件及引线架，并且将它们一体支承的功能。密封树脂38的树脂材料采用通过传递膜模制形成的热硬型树脂(例如环氧树脂)及通过注入膜模制形成的热塑性树脂(例如丙烯树脂)。另外，为降低热电阻等，也可以采用充填有氧化金属等填料的树脂材料作为密封树脂38。在此，密封树脂38将引线、岛、半导体元件及金属细线一体覆盖。另外，各引线的端部自密封树脂38露出向外部，该部分作为外部连接用端子起作用。
图1(B)是自上方看到的图1(A)所示的半导体装置10的平面图。参照该图，固定于第一岛16上面的第一半导体元件12经由金属细线30A等与引线20D等的上面连接。在此，经由三条金属细线30将各引线和第一半导体元件12电连接。具体而言，经由金属细线30A将第一半导体元件12的电极32与引线20D的接合部22的上面连接。再有，经由两条金属细线30B、30C将第一半导体元件12的两个电极32与引线20H的接合部24的上面连接。例如，在第一半导体元件12为MOSFET时，设于第一半导体元件12上面的一个栅极电极(控制电极：在此为电极32)经由金属细线30A与引线20D的接合部22连接。另外，作为源极电极(主电极)的两个电极32经由两条金属细线30B、30C与引线20H的接合部24连接。源极电极是较大的电流通过的电极，因此，通过使用数量多于作为控制电极的栅极电极的金属细线进行连接，可降低金属细线的电阻，减小接通电阻。需要说明的是，第一半导体元件12的背面例如作为漏极电极(主电极)电连接在第一岛16的上面。在此，第一岛16的平面的面积比第一半导体元件12的小。
图1(C)是自下方看到的图1(A)所示的半导体装置10的平面图。参照该图，第二半导体装置14安装于第二岛18的下面。与上述第一半导体元件12相同，设于第二半导体元件14下面的电极36经由金属细线与各引线的接合部连接。第二半导体元件14例如是MOSFET。具体而言，设于第二半导体元件14下面的电极36(栅极电极)经由金属细线31A与引线20A的接合部26连接。进而第二半导体元件的其它两个电极36(源极电极)经由两条金属细线31B、31C连接于引线20E的接合部28下面。另外，设于第二半导体元件14上面的漏极电极安装于第二岛18下面。在此，第二岛18的平面面积比第二半导体元件14的小。
上述构成的两半导体元件中，一半导体元件跨过安装其它半导体元件的岛重叠配置。即，参照图1(B)，固定于第一岛16的上面的第一半导体元件12跨过第二岛18的上方重叠而配置。另外，参照图1(C)，安装于第二岛18的下面的第二半导体元件14跨过第一岛16的下面配置。由此，可在有限的平面区域内部层叠配置多个半导体元件。在此，两半导体元件也可以不必跨两个岛配置，而只是任一个半导体元件跨两岛配置。另外，两半导体元件跨过接合部重叠而配置。
参照图1(B)及图1(C)，第一岛16和第二岛18在相对于安装于其上的半导体元件的一侧边平行的方向上重叠配置。在此，第一半导体元件12及第二半导体元件14的平面形状为在纸面上沿横方向具有长度方向的侧边的长方形形状。而且，第一岛16及第二岛18相对于该长度方向重叠。
具体而言，在通常的半导体装置中，安装半导体元件的岛具有比安装的半导体元件大若干的四角形形状。但是，本实施例的半导体装置为外形尺寸比内装的半导体元件大若干程度的小型的CSP。因此，当准备面积比安装的半导体元件大的岛时，导致半导体装置大型化。另外，当为实现小型化，而使岛比安装的半导体元件小时，也可能不能稳定地安装半导体元件。
因此，在本实施例中，将安装半导体元件的岛的形状设为四角形形状以外的不同形状。例如，参照图1(B)，第一岛16的形状为大致三角形形状。具体进行说明时，第一岛16的形状为配置与左侧上端部成直角的角且纸面上的横方向的边的长度比纵方向的边的长度短的直角三角形形状。另外，第一岛16的右侧端部在与正确的直角三角形的形状相比较时，向右侧突出。另外，第一岛16的面积比安装的第一半导体元件的面积小。通过设为这样的构成，可利用小的面积的第一岛16更稳定地支承第一半导体元件12。
另外，第二岛18的形状与上述构成的第一岛16点对称。即，当以纸面上的某一点为中心使第一岛16旋转180度时，构成第二岛18的形状。因此，第一岛16和第二岛18面积相等。
另外，在本实施例中，第一岛16和第二岛18成为在相对于第一半导体元件12的长度方向侧边平行的方向重合的构成。即，自图1(B)所示的方向D1透视半导体装置10时，第一岛16和第二岛除去两端大部分是重叠的。通过这样构成，更稳定地支承安装于各岛上的各半导体元件。例如即使将四角形状的岛沿横方向离开配置，也能够在两岛上安装全部半导体元件。但是，在该配置方法中，当将长方形形状的半导体元件自接合面抽出安装时，难以稳定地安装半导体元件。
为解决该问题，本实施例中，如上所述，沿平行于半导体元件的侧边的方向使第一岛16和第二岛18重叠。具体而言，参照图1(B)，纸面上大部分靠左配置的第一岛16的右端端部P1其大部分比配置于右侧的第二岛18的左侧端部P2靠右侧配置。再有，第一岛16的右端P1位于第二岛18的右端或其附近。另外，第二岛18左侧的端部P2位于第一岛16的左侧侧边的下方或其附近。通过这样构成，在第一岛16的上面以稳定的状态安装第一半导体元件12，同时在第二岛18的下面稳定地安装第二半导体元件。
再有，在本实施例中，即使在半导体元件的宽度方向(纸面上为上下方向)，也可以使岛彼此之间重叠。即，自图1(B)所示的方向D2透视半导体装置10时，第一岛16和第二岛18重叠。具体而言，在纸面上位于上方的第一岛16的下端Q1比位于下方的第二岛18的上端Q2更靠下方配置。
如上所述，在内装的半导体装置的长度方向及宽度方向这两方向，将第一岛16及第二岛18的形状设为两岛重叠的形状，由此能够更稳定地固定半导体元件。
再有，在本实施例中，设于半导体元件的主面上的电极配置于安装的岛的区域内。具体而言，参照图1(B)，设于第一半导体元件12的上面的三个电极32配置于与第一岛16重叠的位置。由此，能够保护第一半导体元件12不受引线接合时的冲击。具体而言，在将金属细线30A等与电极32连接的引线接合工序中，即使在电极32上作用接合能量(热能量、按压力、超声波振动)，该能量也会被第一岛16吸收。因此，能够防止因接合能量而引起的第一半导体元件12的破损。这样的技术事项对于第二半导体元件14也是相同的，设于第二半导体元件14的下面的电极36配置于第二岛18的区域内。
其次，参照图2说明半导体装置10的剖面的构成。图2(A)是图1(A)的A-A’线的剖面，图2(B)是B-B’线的剖面图。
参照图2(A)在第一岛16的上面固定第一半导体元件12，第一半导体元件12上面的电极经由金属细线30B与引线的接合部24连接。而且，在第二岛18的下面固定第二半导体元件14，第二半导体元件14的电极经由金属细线31B与引线的接合部28的下面连接。
在此，第一岛16和第二岛18在厚度方向错开配置，同时相对于厚度方向局部重叠地配置。在此，第一岛16在密封树脂38的内部稍靠上方配置。而且，第二岛18比第一岛16靠下方配置。在此，两者既可以局部重叠，也可以全部重叠。
在此，作为之一例，第一岛16及第二岛18的厚度例如为0.5mm程度。另外，两者重叠的厚度L1比其厚度短，例如为0.2mm程度。此外，第一岛16的下面和第二半导体元件14的上面离开的距离L2为0.3mm程度。再有，第一半导体元件12的下面和第二岛18的上面离开的距离L3为0.3mm程度。
通过将第一岛16和第二岛18在厚度方向上局部重叠，能够减薄半导体装置10的厚度，同时能够确保岛和半导体元件的绝缘。例如与在一个岛的上下主面安装了两个半导体元件的情况相比，半导体装置10的厚度减薄岛彼此之间在厚度方向重叠的长度量(L1)。
进而在第一岛16的上面配置第一半导体元件12，其背面及侧面由密封整体的密封树脂38覆盖。另外，在第二岛18的下面固定有第二半导体元件14，其上面及侧面由密封树脂38覆盖。另外，通过将第一岛16及第二岛18错开配置，从而第一岛16和第二半导体元件14离开，且第二岛18和第一半导体元件12离开。因此，即使在小型的半导体装置10上层叠内装较大型的半导体元件，也能够防止半导体元件和岛的短路。
再有，在本实施例中，在第一岛16的下面和第二半导体元件14的上面的间隙、第二岛18的上面和第一半导体元件12的下面的间隙内充填有密封树脂38。在此，若难以在该间隙中充填含填料的密封树脂38，则也可以在树脂密封工序之前，在该间隙中充填流动性优良的树脂材料(例如填料的混入量较少的树脂)。另外，也可以在上述间隙中充填由环氧树脂等构成的粘接剂。
此外，上述半导体元件若为背面通过电流的元件，则通过导电性粘接剂或共晶接合而分别固定在安装的岛的主面上。另外，若这些半导体元件的背面不需要导通，则也可以使用绝缘性粘接剂将半导体元件安装在岛上。
参照图2(B)，引线20C由与第一岛16连续地向外侧朝下倾斜的倾斜部40、自密封树脂38露出到外部且下面位于与密封树脂38的下面同一平面上的露出部42构成。该构成对于其它引线而言也是相同的。
图3及图4是将图1所示的半导体装置10局部取出表示的立体图。
参照图3说明安装或连接第一半导体元件12的第一岛16等的构成。图3(A)是在图1(A)所示的构成中自上方看到的第一半导体元件12及第一岛16等的立体图，图3(B)是自下方看到的上述部件的立体图。
参照图3(A)及图3(B)，图示有安装第一半导体元件12的第一岛16、自第一岛16导出向外部的两条引线20B、20C。另外，在近人侧表示引线20H和引线20D。引线H的接合部22经由金属细线30A与第一半导体元件12连接。引线20D的接合部24经由金属细线30B、30C与第一半导体元件12连接。
这些图所示的第一岛16及自此导出的引线20H、20D在制造工序中以一体接合的一个引线架的状态供给。
参照图4说明安装第二半导体元件14的第二岛18及引线20G等的构成。图4的两图的视点与上述的图3相同。
参照图4(A)及图4(B)，将引线20G、引线20F自安装第二半导体元件14的第二岛18导出到外部。另外，引线20E的接合部26的下面经由未图示的金属细线31A与设于第二半导体元件14下面的电极连接。引线20A的接合部28经由金属细线30C及金属细线30B与第二半导体元件14的电极连接。
这些图所示的第二岛18、引线20E及引线20A在制造工序中以一体连接的一个引线架的状态供给。在此，在制造工序中，含有图4所示的第二岛18等的引线架与含有图3所示的第一岛16的引线架分体准备。
参照图5说明其它形态的半导体装置的构成。图5的各图是自上方看到的其它形态的半导体装置的平面图。这些图所示的半导体装置的构成与上述的构成的半导体装置10基本上是相同的。这些图所示的半导体装置和上述的半导体装置10的不同点在于，第一岛16及第二岛18的平面的形状不同。
在图5(A)所示的半导体装置10A中，第一岛16和第二岛18呈梳齿形状。换言之，按照彼此呈コ形状的第一岛16及第二岛18啮合的方式配置该形状。通过将两岛设为这样的构成，可增大由岛支承的区域，因此，能够更稳定地载置载置的半导体元件。
图5(B)所示的半导体装置10B中，第一岛16及第二岛的形状为比上述的半导体装置10的形状更近似于三角形的形状。通过这样的形状，也可以由岛稳定地支承载置的半导体元件。
图5(C)所示的半导体装置10C中，第一岛16及第二岛18彼此呈键型形状。而且，呈键型形状的第一岛16的折曲部位于第一半导体元件12的上面形成的电极32下方。
参照上述的图5中各图，也可以平面上观察在第一岛16和第二岛18之间存在将两者分离的缝隙。
参照图6～图8，其次说明上述构成的半导体装置10的制造方法。在本实施例中，在两个引线架(图6所示的引线架50及图7所示的引线架60)上个别进行小片接合及引线接合，在将两者层叠后进行树脂密封，制造半导体装置。
参照图6说明引线架50的构成。图6(A)是局部表示引线架50的平面图，图6(B)是将单元52放大表示的立体图。
参照图6(A)，引线架50由铜等金属构成，为将厚度0.5mm程度的一片导电箔进行加工(蚀刻加工及冲孔加工)而成形为固定形状的结构。在此，引线架50大致具有长方形形状。在引线架50的四角侧边，额缘形状地设有外框54，在该外框54的内侧，连接部58格子状地延伸。
另外，将外框54沿厚度方向贯通，设有导孔56。该导孔56在各工序中用于输送及定位。另外，通过将设于图6所示的引线架50上的导孔56和图7所示的引线架60的导孔66重叠，能够将各引线架上所含的单元准确地定位。
参照图6(B)，在连接部58的内侧设有单元52。单元52是构成一个半导体装置的要素单位。在此，一个单元52在图1(B)中对应实施了密的阴影线的部分。具体而言，三条引线(引线20D、引线20C、引线20B)自纸面上进深侧的连接部58向内侧延伸。引线20C及引线20B与第一岛16连续。另外，在引线20D的前端部设有接合部22。而且，前端部具有接合部24的一条引线20H自纸面上近人侧的连续部58向内部延伸。再有，各引线含有图2(B)所示的倾斜部40及露出部42。另外，各引线的单元52内侧的前端部及第一岛16在引线架50的其它部位(外框54及连接部58)的上方位于同一平面上。
在此，如上所述，在本实施例中，将引线架50和引线架60重合而构成一个半导体装置。在此，观察制造的半导体装置10(参照图1)时，各引线的露出部的下面位于同一平面上。因此，在引线架50的各引线和连接部58的接合部位，也可以按照使各引线向上方(厚度方向)突出的方式进行压力加工。由此，可使引线架50上含有的引线的端部和引线架60上含有的引线的端部位于同一平面上。该事项也可以与下面详述构造的引线架60相同。
参照图7说明引线架60的构成。图7(A)是引线架60的平面图，图7(B)是表示单元62的立体图。在此，引线架60为图1(B)所示的实施了粗的阴影线的部位。另外，图6所示的引线架50和在此图示的引线架60只是单元62的内部构成不同，其它构成基本上是相同的。
参照图7(A)，引线架60为自外框64向内侧格子状设置了连接部68的形状。而且，在由连接部68包围的一个开口部配置有两个单元62。在此，也沿厚度方向贯通引线架60的外框64，设置导孔66。
参照图7(B)，一条引线20A自进深侧的连接部68向内侧延伸，前端部成为平坦的接合部26。另外，三条引线20G、20F、20E自近人侧的连接部68向内侧延伸。两条引线20G、20F的前端部与第二岛18连续。另外，引线20E的前端部成为接合部28。
参照图6(B)及图7(B)，单元52和单元62的岛的形状和引线沿厚度方向突出的朝向不同。第一岛16和第二岛18为当以某点为中心旋转180度时成为相同形状的点对称的形状。另外，图6(B)所示的单元52中，引线向安装半导体元件的方向(纸面上为上方向)突出。另一方面，图7(B)所示的单元62中，引线向与安装半导体元件的方向相反的方向(纸面上为上方向)突出。
参照图8，其次说明小片接合及引线接合的工序。图8(A)是表示两工序结束后的引线架50的单元52的立体图。图8(B)是表示同样的状态的引线架60的单元62的立体图。
参照图8(A)，在第一岛16的上面安装有第一半导体元件12。而且，形成于第一半导体元件12上的电极经由金属细线与接合部22或接合部24连接。该工序相对于引线架50所含的全部的单元52一并进行。
参照图8(B)，在第二岛18的下面安装有第二半导体元件14。另外，设于第二半导体元件14的下面的各电极经由未图示的金属细线连接于接合部26或接合部28的下面。实际上在将引线架60上下反转的状态下(即以安装第二半导体元件14的面为上面的状态下)进行该工序。
上述工序结束之后，将引线架50及引线架60重合进行接合。由此，接合后的引线架的各单元成为图1所示的构成。另外，将引线架的各单元个别收纳于模制模型中进行树脂密封的工序。具体而言，在树脂密封的工序中，各单元的半导体元件、岛、金属细线及引线由树脂密封。进而经由在自密封树脂露出的引线的表面覆盖镀敷膜的工序、将树脂密封后的各单元自引线架个别分离的工序、测定各单元的良否及电特性的工序、盖章工序等完成图1所示的构成的半导体装置10。

Claims (8)

1.一种半导体装置，其具备层叠配置的多个半导体元件和与所述半导体元件电连接且一部分露出到外部的引线，其特征在于，具有：
具有上面及下面的第一岛、一端与所述第一岛连续的第一引线、固定于所述第一岛的所述上面且与所述第一引线电连接的第一半导体元件、
具有上面及下面的第二岛、一端与所述第二岛连续的第二引线、固定于所述第二岛的所述下面且与所述第二引线电连接的第二半导体元件，
所述第一岛的侧面和所述第二岛的侧面自侧方看至少一部分重合；
所述第一岛及所述第二岛在厚度方向配置于由所述第一半导体元件及所述第二半导体元件夹着的区域。
2.如权利要求1所述的半导体装置，其特征在于，所述第一岛及所述第二岛的形状为三角形形状、梳齿形状或键型形状。
3.如权利要求1所述的半导体装置，其特征在于，所述第一岛和所述第二岛具有彼此对称的平面形状。
4.如权利要求1所述的半导体装置，其特征在于，所述第一岛和所述第二岛在厚度方向错开配置。
5.如权利要求1所述的半导体装置，其特征在于，所述第一岛的侧面和所述第二岛的侧面自所述第一半导体元件及所述第二半导体元件的长度方向的侧方看是重合的。
6.如权利要求1所述的半导体装置，其特征在于，在所述两半导体元件的主面上形成电极，
所述两半导体元件的所述电极在由固定两半导体元件的岛支承的区域的内侧形成。
7.如权利要求1所述的半导体装置，其特征在于，还具有：
与所述第一半导体元件的电极连接并且在与所述第一岛的同一平面上具有接合部的第三引线、
与所述第二半导体元件的电极连接并且在与所述第二岛的同一平面上具有接合部的第四引线。
8.如权利要求1所述的半导体装置，其特征在于，所述第一岛的侧面和所述第二岛的侧面，自第一侧方及与所述第一侧方垂直的第二侧方看，至少一部分重叠。
CN2007101534699A 2007-04-16 2007-09-20 半导体装置 Expired - Fee Related CN101290926B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP107636/07 2007-04-16
JP2007107636A JP4918391B2 (ja) 2007-04-16 2007-04-16 半導体装置

Publications (2)

Publication Number Publication Date
CN101290926A CN101290926A (zh) 2008-10-22
CN101290926B true CN101290926B (zh) 2010-12-08

Family

ID=39852950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101534699A Expired - Fee Related CN101290926B (zh) 2007-04-16 2007-09-20 半导体装置

Country Status (3)

Country Link
US (1) US7968983B2 (zh)
JP (1) JP4918391B2 (zh)
CN (1) CN101290926B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010129848A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 半導体装置
KR101668444B1 (ko) * 2010-01-28 2016-10-21 삼성전자 주식회사 프레임 인터포저를 갖는 멀티 칩 패키지
JP7138594B2 (ja) 2019-03-20 2022-09-16 三菱重工マリタイムシステムズ株式会社 船舶

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186666A (ja) * 1990-11-19 1992-07-03 Oki Electric Ind Co Ltd 樹脂封止半導体装置のリードフレーム
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
JPH07312404A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd 樹脂封止型半導体装置
US6365979B1 (en) * 1998-03-06 2002-04-02 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2001274316A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 半導体装置及びその製造方法
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
TW525274B (en) * 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
CN100370611C (zh) 2004-02-03 2008-02-20 旺宏电子股份有限公司 电子组件堆叠结构
JP2007005569A (ja) 2005-06-24 2007-01-11 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置および切断装置および切断方法
JP4602223B2 (ja) * 2005-10-24 2010-12-22 株式会社東芝 半導体装置とそれを用いた半導体パッケージ
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US20080135991A1 (en) * 2006-12-12 2008-06-12 Gem Services, Inc. Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls

Also Published As

Publication number Publication date
US20080251899A1 (en) 2008-10-16
JP4918391B2 (ja) 2012-04-18
JP2008270301A (ja) 2008-11-06
US7968983B2 (en) 2011-06-28
CN101290926A (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
CN101290920B (zh) 半导体装置
CN101174616B (zh) 电路装置
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US8451621B2 (en) Semiconductor component and method of manufacture
KR101215283B1 (ko) 적어도 부분적인 패키징을 갖는 디바이스
CN100414696C (zh) 引线框及制造方法以及树脂密封型半导体器件及制造方法
US7915716B2 (en) Integrated circuit package system with leadframe array
CN101341593B (zh) 多晶片集成电路封装及形成其的方法
CN101459153B (zh) 电子器件
US9093391B2 (en) Integrated circuit packaging system with fan-in package and method of manufacture thereof
CN104064553A (zh) 半导体装置、半导体装置的制造方法
CN1937194A (zh) 制作叠层小片封装的方法
CN101290926B (zh) 半导体装置
CN102237343A (zh) 用连接片实现连接的半导体封装及其制造方法
TW200425456A (en) Multi-chip package with electrical interconnection
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN107910313B (zh) 一种新型半导体封装结构及其封装方法及电子产品
CN100521195C (zh) 半导体装置
US20120241979A1 (en) Integrated circuit packaging system with step mold and method of manufacture thereof
EP4216271A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
US6717822B1 (en) Lead-frame method and circuit module assembly including edge stiffener
CN100524747C (zh) 集成电路模块中的安装结构
US7193305B1 (en) Memory card ESC substrate insert
CN102709199A (zh) 包覆基板侧边的模封阵列处理方法
CN105226040A (zh) 一种硅基模块的封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20210920