CN101288161A - 金属硅酸盐膜的形成方法以及记录介质 - Google Patents

金属硅酸盐膜的形成方法以及记录介质 Download PDF

Info

Publication number
CN101288161A
CN101288161A CNA2006800382226A CN200680038222A CN101288161A CN 101288161 A CN101288161 A CN 101288161A CN A2006800382226 A CNA2006800382226 A CN A2006800382226A CN 200680038222 A CN200680038222 A CN 200680038222A CN 101288161 A CN101288161 A CN 101288161A
Authority
CN
China
Prior art keywords
film
silicon substrate
mentioned
high dielectric
substrate surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800382226A
Other languages
English (en)
Inventor
青山真太郎
高桥毅
下村晃司
有贺美辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101288161A publication Critical patent/CN101288161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种在硅基板上形成高介电体膜的方法，该方法包括：对所述硅基板表面进行稀氟酸处理的工序；在所述稀氟酸处理工序之后，向所述硅基板表面供给含有Hf和氮的有机金属原料，进行HfN的核形成的工序；以及在所述核形成工序之后，向所述硅基板表面供给含Hf的有机金属原料和含Si的有机原料，利用CVD法形成硅酸Hf膜的工序。

Description

金属硅酸盐膜的形成方法以及记录介质
技术领域
本发明涉及一般的成膜技术，特别涉及金属硅酸盐膜的形成方法以及使用所述金属硅酸盐膜的半导体装置的制造方法。
背景技术
随着细微化技术的发展，在现阶段能够制造出将栅极切成长度为0.1μm的超细微化超高速半导体装置。
在这种超细微化超高速半导体装置中，随着栅极长度的缩小，有必要使栅极氧化膜的厚度随着定标法则(比例法则)(scaling rule)减小，但是，在栅极长度被切成0.1μm的半导体装置中，对于栅极氧化膜的膜厚，在使用现有技术中的热氧化膜时，有必要设定为1～2nm或其以下。然而，产生下述问题，即，在这种非常薄的栅极绝缘膜中，信道(tunnel)电流增大，其结果导致栅极漏电流增大。
在上述情况下，在现有技术中，比介电率比氧化膜的大很多，因此，提出有使即便实际膜厚变大，当换算成二氧化硅(SiO2)膜时的膜厚小的Ta2O5、Al2O3、ZrO2、HfO2乃至ZrSiO4或者HfSiO4等高介电体(所谓的high-K介电体)材料适用于栅极绝缘膜。通过使用这种高介电体材料，若栅极长度为0.1μm以下，则在非常短的超高速半导体装置中，能够使用物理膜厚为几纳米(nm)的栅极绝缘膜，因此，能够抑制因信道效果引起的栅极漏电流。这种高介电体材料在硅基板表面上形成时，通常成为多结晶结构。
当在硅基板表面直接形成高介电体膜时，在硅基板和高介电体膜之间Si原子和金属原子易于产生大规模的相互扩散，因此，高介电体膜通常在硅基板的表面上经由非常薄的界面氧化膜而形成。另一方面，近期提出有通过选择上述高电介体膜的原料而在硅基板表面上直接形成高介电体膜的技术。
图1(A)～(C)表示的是经由上述界面氧化膜在硅基板11上形成HfSiO4膜的本发明的相关技术的工序。
参照图1(A)，对硅基板11的表面实施稀氟酸(DHF)处理，在除去自然氧化膜的同时，使露出的新鲜的硅表面成为氢终端。
接着，在图1(B)的工序中，对这种经过DHF处理的硅基板11的表面典型地进行400～500℃的紫外光激励自由基氧化处理，由此，膜厚大约为0.4nm的硅氧化膜12作为上述界面氧化膜而形成，并且进一步在图1(C)的工序中，在所述界面氧化膜上，通过以叔丁氧基铪(HTB)和四乙氧基硅烷(TEOS)为原料的CVD法，典型地，例如在480℃的基板温度下形成膜厚为几纳米的HfSiO4膜13A。
对于这样形成的HfSiO4膜13A，其漏电流少，作为超高速半导体装置的栅极电极具有优异的性质。
但是，实际上当在栅极绝缘膜中使用以HTB和TEOS作为原料形成的HfSiO4膜，来制作电场效应晶体管时，发现会产生在动作中阈值电压显著变动的现象。这表示出尤其是在界面氧化膜12和上述HfSiO4膜13A的界面附近存在有缺陷(凹陷)，当半导体装置动作时，上述缺陷将载体捕获。
与此相对，图2(A)、(B)表示的是利用以TDEAH(四(二乙胺基)铪)和TDMAS(三(二乙胺基)硅烷)为原料的CVD法在上述硅基板11上直接形成HfSiO4膜13B的其它相关技术的工序。
参照图2(A)，当硅基板11的表面经过与图1(A)的工序相同的DHF处理而将自然氧化膜除去后，在图2(B)的工序中，典型地，通过在610℃的基板温度下以TDEAH和TDMAS作为原料实施CVD法，而在上述硅基板12上形成膜厚为几纳米的HfSiO4膜13B。其中，对于上述以TDEAH和TDMAS作为原料的HfSiO4膜的成膜工序而言，若在图1(C)的界面氧化膜12上进行，则因为形成的HfSiO4膜的表面粗糙增大，因而在图2(A)的进行完DHF处理的硅基板11上直接进行。
这种以TDEAH和TDMAS作为原料形成的HfSiO4膜13B，虽然具有漏电流较大的问题，但是，实际上若在栅极绝缘膜中使用这种HfSiO4膜来制作电场效应晶体管，则能够形成阈值电压稳定，并且在硅基板21和HfSiO4膜13B的界面附近缺陷较少的优秀膜质的绝缘膜。但是，这种以TDEAH和TDMAS作为原料形成的HfSiO4膜13B也存在上述的漏电流特性恶化的问题。
发明内容
因此，本发明的目的在于提供一种解决上述问题的、新型并且有用的高介电体膜的制造方法。
本发明更具体的目的在于提供一种在硅基板上形成高介电体膜的形成方法，能够提高与上述硅基板之间的界面特性，并且能够提高漏电流特性。
专利文献1：WO 03/049173号国际公开公报
非专利文献1：信学技报SDM2002-189(2002-10)
根据本发明的一个方面，提供一种高介电体膜的成膜方法，用于在硅基板上形成高介电体膜，其特征在于，包括：对所述硅基板表面进行稀氟酸处理的工序；在所述稀氟酸处理工序之后，向所述硅基板表面供给含有Hf和氮的有机金属原料，进行HfN的核形成的工序；以及在所述核形成工序之后，向所述硅基板表面供给含Hf的有机金属原料和含Si的有机原料，利用CVD法形成硅酸Hf膜的工序。
根据本发明的另一方面，提供一种计算机可读记录介质，记录有利用通用计算机对基板处理装置进行控制，使所述基板处理装置实施在硅基板上形成高介电体膜的成膜处理的程序，其特征在于，所述高介电体膜的成膜处理包括：对所述硅基板表面进行稀氟酸处理的工序；在所述稀氟酸处理工序之后，向所述硅基板表面供给含有Hf和氮的有机金属原料，进行HfN的核形成的工序；以及在所述核形成工序之后，向所述硅基板表面供给含Hf的有机金属原料和含Si的有机原料，利用CVD法形成硅酸Hf膜的工序。
根据本发明，在成膜的初期阶段，向经过稀氟酸处理的硅基板表面供给含有Hf和氮的有机金属原料，进行HfN的核形成，由此，在上述硅基板表面上，氮原子以Si(100)面上的Si原子的表面密度的1/100左右的表面密度堆积，这样，氮原子消除硅基板表面的缺陷，使硅基板与HfSiO4膜之间的界面特性稳定化。此外，通过在硅基板表面不生成SiC的400℃以下的温度下进行上述HfN的核生成工序，能够进一步稳定化上述硅基板和HfSiO4膜之间的界面特性。因此，在这样进行了HfN的核形成的硅基板表面，通过利用以HTB和TEOS作为原料的CVD法形成HfSiO4膜，从而能够形成阈值特性稳定，并且漏电流少的HfSiO4栅极绝缘膜。
附图说明
图1是表示利用本发明的相关技术在硅基板上形成HfSiO4膜的形成工序的图。
图2是表示利用另一个本发明的相关技术在硅基板上形成HfSiO4膜的形成工序的图。
图3是表示在本发明中所使用的基板处理装置的结构图。
图4是用于说明本发明的原理的图。
图5是用于说明本发明的原理的另一个图。
图6是用于说明本发明的原理的另一个图。
图7是表示在硅基板表面上的SiC形成的图。
图8是用于说明本发明的原理的再一个图。
图9是表示本发明第一实施方式所涉及的基板处理方法的流程图。
图10是表示与图9对应的基板处理工序的图。
图11是表示在本发明第一实施方式中所使用的其它基板处理装置的图。
图12是表示本发明第二实施方式所涉及的基板处理方法的流程图。
图13是表示利用本发明第二实施方式形成的膜构造的示意图。
图14是表示本发明第三实施方式所涉及的群组型(cluster type)基板处理装置的结构的示意图。
图15是表示利用图14的群组型基板处理装置实施的基板处理工序的流程图。
图16是表示在图14的群组型基板处理装置中所使用的微波等离子体处理装置的结构的示意图。
图17是表示构成图14的群组型基板处理装置的控制装置的通用计算机的结构的示意图。
具体实施方式
原理：
本发明的发明人在作为本发明基础的研究中，在对上述图2(A)、(B)的HfSiO4膜的成膜工序中成为问题的硅基板12和HfSiO4膜13B之间的界面状态进行调查时，发现了作为上述问题之解决手段的突破口的现象。
图3表示的是本发明的发明人在上述研究中所使用的基板处理装置40的简要结构。
参照图3，基板处理装置40为下述基板处理装置，即，其是为了实施利用紫外光活性化氧自由基在原始硅基板上形成膜厚为几埃格斯特朗((简称埃，符号
Figure A20068003822200091
))(
Figure A20068003822200092
(angstrom))的极薄的硅氧化膜，并利用由远程等离子源形成的氮自由基对其进行氮化的工序而设计的基板处理装置(参照日本特开2004-6614号公报)，在本发明中，变更上述现有技术的基板处理装置结构的一部分进行实验。
参照图3，上述基板处理装置40具有处理容器41，该处理容器41收纳有具有加热器42A并且上下自由移动地设置在处理位置和基板搬入搬出位置之间的基板保持台42，并与上述基板保持台42一起构成处理空间41B，上述基板保持台42利用驱动机构42C进行旋转。其中，上述处理容器41的内壁面被由石英玻璃构成的内部衬垫(liner)41G所覆盖，由此，将来自于露出金属面的被处理基板的金属污染抑制在1×1010原子/cm2以下的程度。
此外，在上述基板保持台42和驱动机构42C的结合部形成有磁性密封48，磁性密封48分离保持在真空环境中的磁性密封室42B和形成于大气环境中的驱动机构42C。因为磁性密封48为液体，所以上述基板保持台42被旋转自如地保持。
在图示的状态中，上述基板保持台42位于处理位置，在其下侧形成有用于搬入搬出被处理基板的搬入搬出室41C。上述处理容器41通过门阀47A与基板搬送单元47相结合，当上述基板保持台42在搬入搬出室41C中处于下降的状态下，经由上述门阀47A从基板搬送单元47将被处理基板W搬送至基板保持台42上，此外，从基板保持台42将处理完的被处理基板W搬送至基板搬送单元47。
在图3的基板处理装置40中，在上述处理容器41的接近门阀47A的部分形成有排气口41A，上述排气口41A通过阀43A以及APC(自动压力控制装置)44B与涡轮分子泵43B相结合。上述涡轮分子泵43B通过阀43C进一步与结合干式泵和机械增压泵(Mechanical BoosterPump)而构成的泵44相结合，能够通过驱动上述涡轮分子泵43B以及干式泵44，将上述处理空间41B的压力减压至1.33×10-1～1.33×10- 4pa(10-3～10-6Torr)。
另一方面，上述排气口41A经由阀44A以及APC44B直接与泵44相结合，通过开放上述阀44A，能够利用上述泵44将上述处理空间减压至1.33Pa～1.33kPa(0.01～10Torr)的压力。
上述处理容器41在隔着被处理基板W与上述排气口41A相对一侧设置有用于将氧气和TDEAH从其各自的供给管线进行供给的处理气体供给喷嘴41D，供给至上述处理气体供给喷嘴41D的氧气或者TDEAH气体沿着上述被处理基板W的表面在上述处理空间41B中流动，从上述排气口41A被排出。
为了使这种从上述处理气体供给喷嘴41D供给的处理气体特别是氧气活性化并生成氧自由基，在图6的基板处理装置40中，在上述处理容器41上，与上述处理气体供给喷嘴41D和被处理基板W之间的区域对应而设置有具有石英窗45A的紫外光源45。但是，在本实验中，不使用上述紫外光源45。此外，在上述处理容器41中，在相对于上述被处理基板W而与排气口41A相对一侧形成有远程等离子体源46。但是，在本实验中，不使用上述远程等离子体源46。
在图4的基板处理装置40中，进一步设置有利用氮气对上述搬入搬出室41C进行吹扫的吹扫管线41c，而且还设置有利用氮气对上述磁性密封室42B进行吹扫的吹扫气体管线42b以及排气管线42c。
更详细地进行说明，上述排气管线42c经由阀49A与涡轮分子泵49B相结合，上述涡轮分子泵49B通过阀49C与泵44相结合。此外，上述排气管线42c还通过阀49D与泵44直接结合，由此，能够使磁性密封室42B保持在各种压力下。
上述搬入搬出室41C利用泵44经由阀44C而被排气，或者利用涡轮分子泵43B经由阀43D而被排气。在上述处理空间41B中，为了避免产生污染，将上述搬入搬出室41C的压力维持在比处理空间41B的压力低的低压，此外，通过差动排气将上述磁性密封室42B的压力维持在比上述搬入搬出室41C的压力低的低压。
图4表示的是在图3的基板处理装置40中，在导入TDEAH和TDMAS形成HfSiO4膜之后，将上述硅基板从处理容器41取出，并利用Ar气体对上述处理容器内部进行吹扫之后，导入经过DHF处理的新的硅基板，在处理容器41内在吹扫工序后还残留有TDEAH氛围中进行曝光时的、硅基板表面的XPS本底谱线图(background spectrum)(TEDAH-TDMAS on DHF last)。即，在图5中，标记为“TEDAH-TDMAS on DHF last”的试料是，呈与经过DHF处理的硅基板不进行HfSiO4膜的成膜而是暴露在TDEAH氛围中的实质上相同的状态。此外，在图5中，实线表示的是对于XPS实测点通过高速傅立叶(Fourier)变换(FFT)而适合的曲线(curve)。
参照图4，在上述XPS测定中，检测Hf4d轨道的峰值，确认在上述硅基板表面是否堆积有Hf。该Hf被认为起因于残留在处理容器内的TEDAH。
与此相对，在图4中，标记为“HTB TEOS on UVO2”的试料表示的是在上述图1(A)～(C)的工序中，在利用紫外光活性化氧自由基形成有厚度为几埃格斯特朗的氧化膜的硅基板上形成HfSiO4膜之后，将上述硅基板从基板处理装置40的处理容器41中取出，利用Ar气体对上述处理容器41内部进行吹扫后，将形成有同样的氧化膜的新的硅基板导入到处理容器中，在残留有HTB和TEOS的氛围中进行曝光时的、XPS本底谱线图。
参照图4得知，在上述“HTB TEOS on UVO2”的试料中，完全没有检测出Hf的峰值，这产生了与之前的“TEDAH-TDMAS on DHFlast”的试料不同的结果。
图5表示的是在图4的XPS本底谱线图中，放大表示Hf4d轨道的峰值附近的示意图。但是，在图5中，除上述图5的XPS本底谱线图(成膜时间0秒)之外，重合表示持续成膜各种时间情况下的谱线图。
参照图5，上述Hf4d轨道的XPS峰值因为HfN而产生化学位移(Chemical Shift(异构位移))，在图4的状态即实质上HfSiO4膜的成膜开始前的状态，表示出已经在硅基板12的表面上通过残留氛围实质上形成HfN。此外，即便之后对应图2(B)的工序供给TDEAH和TDMAS而使HfSiO4膜在硅基板表面成长，在硅基板上也残留有HfN，这在从使上述成膜时间变化为5秒、10秒、50秒、100秒、200秒的XPS谱线图中得到确认。
另一方面，在上述图4的状态即实质上HfSiO4膜的成膜开始前的状态中，没有观测到HfO的XPS峰值，在上述硅基板12的表面没有形成HfO2。
从图5的HfN的XPS峰值估算的上述硅基板12的表面的氮原子的表面密度(面密度)值为8.4×1012cm-2，其为硅(100)面上的Si的表面密度(7×1014cm-2)值的大约1/100。这样，在硅基板表面，以与Hf结合的形式堆积的氮原子，有选择地与零星分散分布在硅基板表面的缺陷结合，由此，消除电子或者空穴的阱(trap)所形成的缺陷，在制作电场效应晶体管时，抑制阈值电压的偏移。
与此相对，在图1(A)～(C)的工序中，硅基板表面的缺陷没有氮原子与之相结合，这样的界面在HfSiO4膜13A形成后还存在于硅基板11和硅氧化膜12的界面中，成为载体的阱(trap)。
而且，本发明的发明人针对与在上述图1(A)～(C)的工序中能够得到漏电流特性优良的HfSiO4膜相对，在图2(A)～(B)的工序中所得到的HfSiO4膜的漏电流特性恶化的理由进行了调查，其结果示于图6中。
图6表示的是在进行完上述图2(A)～(B)的工序之后，利用Ar气体对处理容器内部进行吹扫，并且导入新的硅基板并将其保持在610℃时(成膜时间0秒)的上述硅基板表面的C1s轨道的XPS谱线图。
参照图6，在XPS谱线图中，观测O-C-O结合的峰值、C-O结合的峰值、C-C结合以及C-H结合的峰值，得知在硅基板表面产生了被认为起因于残留氛围中的有机金属化合物以及有机硅化合物的碳原子的堆积。
另一方面，在图6的XPS谱线图中，观测到随着Si-C结合的化学位移，这表示在硅基板上堆积的碳原子与Si原子结合而形成SiC。
图7表示的是非专利文献1所揭示的、硅基板表面的SiC形成的典型。
参照图7，若硅基板被加热至大约400℃，则在硅基板表面成为终端的氢原子以SiH2或者SiH的方式脱离，露出活性的硅表面。实质上，在该氢原子的脱离的同时，在上述硅基板表面因氛围中的碳而开始形成SiC，特别是当基板温度为450℃左右，SiC的形成急剧提升，若超过500℃则SiC形成反应急剧进行。这种在硅基板表面形成的SiC成为缺陷，例如导致在硅基板表面形成的硅氧化膜的漏电流特性恶化。
因此，在图6的XPS谱线图中检测出SiC，认为是在硅基板表面上由上述图7的装置(mechanism)形成的SiC是导致HfSiO4膜的漏电流恶化的原因。从图6的SiC峰值的高度算出Si基板表面的碳原子的表面密度为2.4×1014cm-2，该值与在硅基板表面的硅原子中的三分之一与碳原子相结合的状态对应。
与其相对，图8表示的是在进行了图1(A)～(C)的工序之后，对处理容器内部进行吹扫，而且导入新的硅基板并进行紫外光自由基氧化处理之后，保持在500℃时的C1s的XPS谱线图。
参照图8，此时，因为硅基板表面存在氧化膜，所以不形成SiC。
在图1(A)～(C)的工序中，因为最初在图1(B)的工序中在硅基板11上以400℃的低温形成紫外光自由基氧化膜12，因此，在硅基板表面上不形成SiC，因此，在图1(C)的工序中，即便堆积HfSiO4膜，也不会产生因SiC缺陷引起的漏电流特性的恶化。
因此，在本发明中，提出下述方案，即，通过在最初进行HfN的核形成工序，使硅基板表面暴露于TDEAH等Hf的酰胺(amido)类有机金属原料中，利用氮原子消除上述硅基板表面的缺陷，之后，利用以HBT和TEOS作为原料的CVD法形成漏电流特性优良的HfSiO4膜。此时，通过使上述核形成工序在400℃以下的温度下进行，能够抑制硅基板表面SiC的形成，之后，通过在温度更高的600℃左右的温度下以HBT和TEOS作为原料进行HfSiO4膜的成膜，而能够形成高品质的HfSiO4膜。
第一实施方式：
图9是表示本发明第一实施方式所涉及的HfSiO4膜的成膜工序的流程图，图10(A)～(C)是表示与图9的流程对应的基板处理工序的图。
参照图9，在步骤1中，如图10(A)所示，在硅基板21经过DHF处理而被除去自然氧化膜的同时，上述硅基板表面成为氢终端。
接着，在图9的步骤2中，如图10(B)所示，向经过上述DHF处理的硅基板21的表面供给TDEAH，在400℃以下的温度下作为核形成层而形成HfN层22。
进一步，在图10(C)的工序中，在形成有上述HfN核形成层22的硅基板21上，以HTB和TEOS作为原料形成规定厚度的例如2～4nm的HfSiO4膜23。
在本实施例中，通过在最初经过DHF处理的硅基板表面形成HfN核形成层22，使得在硅基板21表面中，成为载体的阱的一侧利用与氮原子的结合而被消除，从而使硅基板21和HfSiO4膜23之间的界面的电气特性稳定化。
而且，此时，在硅基板表面，通过在SiC缺陷不成长的400℃以下的温度下进行上述HfN核形成层22的形成，而能够避免在图10(C)的工序中所形成的HfSiO4膜中形成缺陷。此外，上述图10(C)的工序即便例如在600℃以上的高温下进行，因为硅基板21的表面已经由HfN核形成层22所覆盖，所以，在硅基板21的表面不形成SiC缺陷，HfSiO4膜表现出良好的漏电流特性。
例如，当使用图3的基板处理装置40进行上述图10(A)的工序时，图10(A)的经过DHF处理的硅基板21作为被处理基板W被保持在上述处理容器41中的基板保持台42上，并被保持在400℃的基板温度。而且，将上述处理容器41内的压力设定为200Pa，从上述处理气体供给喷嘴41D例如以0.2SCCM的流量只供给TDEAH。通过保持该状态10～20秒，而能够与上述图10(B)的工序对应，在上述硅基板21的表面以氮原子的表面密度至少为8.4×1012/cm-2的方式形成上述HfN核形成层22。
进一步，在本实施方式中，使用图11所示的MOCVD装置60进行上述图10(C)的工序。
参照图11，上述MOCVD装置60具有利用泵61进行排气的处理容器62，在上述处理容器62中设置有用于保持被处理基板W的保持台62A。
此外，在上述处理容器62中，以与上述被处理基板W相对的方式设置有喷淋头62S，上述喷淋头62S经由省略图示的MFC(质量流量控制器)以及阀V1与用于供给氧气的管线62a连接。
上述MOCVD装置60具有用于保持叔丁氧基铪(HTB)等有机金属化合物原料的容器63B，上述容器63B中的有机金属化合物原料通过He气体等压送气体的压送并经由质量流量控制器62d而被供给至气化器62e，在上述气化器62e中，通过Ar等载体气体的协助被气化的有机金属化合物原料气体经由阀V3被供给至喷淋头62S。
而且，在上述MOCVD装置60中，还具有用于保持TEOS等有机硅化合物原料的加热容器63A，利用上述加热容器63A蒸发的上述有机硅化合物原料气体经由MFC62b以及阀V2而被供给至喷淋头62S。
在上述喷淋头62S内，上述氧气、有机硅化合物原料气体以及有机金属化合物原料气体通过各自的通路，从上述喷淋头62S中的与上述硅基板W相对的面上所形成的开口部62s放出至上述处理容器62内的处理空间内。
因此，在本实施方式中，将上述图10(B)状态的硅基板21导入至上述处理容器62中，在上述基板保持台62A上作为被处理基板W而被保持，例如将上述处理容器62的内部压力设定为40Pa，将基板温度设定为480℃，从上述喷淋头62S以0.2SCCM的流量导入HTB、以0.2SCCM的流量导入TEOS，由此，形成有上述HfN核形成层22的硅基板21上形成膜厚为2～4nm的HfSiO4膜。
其中，在本实施方式中，在图9的步骤2中，以使用TDEAH作为Hf的有机酰胺化合物为例进行了说明，但是本发明并不局限于所述特定化的合物，例如，也可以使用TEMAH(四(二甲基甲胺基)铪)、TDMAH(四(二甲胺基)铪)等其它有机酰胺化合物。
此外，在本实施例中，在图9的步骤3中，以HTB作为Hf的有机金属原料，此外以TEOS作为有机Si原料为例进行了说明，但是本发明并不局限于所述特定的化合物，例如也可以使用TDEAH等其它有机Hf原料，此外TDMAS等其它有机硅化合物。
此外，在上述图10(C)的CVD工序中，能够在图2所示的400℃以上的温度下进行，特别是在610℃等超过600℃的温度下，能够形成高品质的HfSiO4膜。
此外，在本实施例中，图9的步骤2、即图10的工序(B)是利用图3的基板处理装置40进行的，而且图9的步骤3、即图10的工序(C)是利用图11的基板处理装置60进行的，但是，任何一个工序均可以利用图11的基板处理装置60来进行。
第二实施方式：
图12是表示本发明第二实施方式所涉及的HfSiO4膜的成膜工序的流程图，图13是表示利用本实施方式所形成的构造的示意图。其中，在图12、13中，对与上述已经说明的步骤对应的步骤标注相同的参考标号并省略其说明。
参照图12，在本实施方式中，在步骤2中，当在硅基板21上形成HfN核形成层22之后，在步骤2A中驱动图4的基板处理装置40的紫外光源45，从上述处理气体供给喷嘴41D向上述处理空间41B中导入氧气，由此，在上述硅基板表面，在不形成SiC的400℃的温度下形成膜厚大约为0.4nm的硅氧化膜22A(图13)。
这样形成的硅氧化膜覆盖硅基板21的表面中没有被HfN所覆盖的部分，从而能够更加可靠地阻止此后在步骤3中，在高温下堆积HfSiO4膜23时，在硅基板表面形成SiC。对于该紫外光激励自由基氧化工序，例如在2.66Pa的处理压力下，以200SCCM的流量供给氧气，以W/cm2的紫外线功率密度驱动由Xe受激准分子激光器(excimer lamp)构成的紫外光源45而形成。
此外，在图12的步骤2A中，也可以紧接着上述紫外光激励自由基氧化工序，进一步进行在上述远程等离子体源46中RF激励氮气，利用形成的氮自由基对上述基板表面的硅氧化膜22A进行氮化的工序。利用该氮化工序，上述硅氧化膜22A至少其表面被置换为氮氧化膜22B，膜的K值增大，此外漏电流特性也得到提高。关于图12的步骤2A中的紫外光激励自由基氧化工序以及RF等离子体氮化工序，参照专利文献1。
利用步骤2A的工序，上述硅基板21的表面连续地被硅氧化膜22A或者硅氮氧化膜23A所覆盖，因此，在图2的步骤3中，即便例如以600℃的温度形成HfSiO4膜23，也不会形成SiC缺陷，能够提高HfSiO4膜23的漏电流特性。
在本实施例中，如图13所示，在上述硅氧化膜22A或者硅氮氧化膜22B之下形成HfN核形成层22，消除了作为载体的阱的硅基板表面的缺陷，因此，这种构造即便使用在超高速半导体装置的栅极绝缘膜中，阈值电压也不会产生偏移。
在本实施例中，在上述图12的步骤2中，形成的HfN核形成层22没有必要连续地覆盖硅基板21的表面，只需与在硅基板表面形成缺陷的一侧相结合则足够，只要以极短的时间(10秒左右)实施上述核形成工序即可。
第三实施方式：
图14是表示本发明第三实施方式所涉及的群组型(cluster type)基板处理装置80的结构的示意图。
参照图14，上述基板处理装置80，包括配置有负载锁定室81A、81B的真空基板搬送室80A，上述真空基板搬送室80A与由上述基板处理装置40构成的处理室81、由上述基板处理装置60构成的处理室82、由微波等离子体氮化处理装置构成的处理室83、由低压退火处理装置构成的处理室84相连接，被处理机板在控制装置85的控制下，从上述负载锁定室81A按照处理室81、处理室82、处理室83、处理室84的顺序依次被搬送，并且使已经结束在处理室4中的处理的基板返回至负载锁定室81B。
图15是表示利用图14的群组型基板处理装置80实施的基板处理工序的流程图。
参照图15，最初经过DHF处理的硅基板作为被处理基板从上述负载锁定室81A被送至处理室81(步骤21)，首先在400℃的基板温度下实施图13的步骤2中说明的利用TDEAH进行的HfN的核形成工序，在硅基板表面形成HfN核形成层22。
接着，在上述被处理基板被保持在处理室81内的状态下，实施上述图12的步骤2A的工序(步骤22)，在硅基板表面形成图13中所说明的非常薄的硅氧化膜22A或者氮氧化膜22B。
接着，经过这样处理的被处理基板被送至处理室82(步骤23)，并且被保持在480℃的温度下，实施图12的步骤3的工序，形成期望厚度的例如2～4nm的上述HfSiO4膜23。
在本实施例中，进一步将这样形成有HfSiO4膜23的硅基板搬送至例如由图16(A)、(B)所示结构的微波等离子体处理装置100构成的处理室83(步骤24)，HfSiO4膜通过氮化处理被转换成HfSiON膜。
参照图16，微波等离子体处理装置100具有从多个排气端口111D进行排气的处理容器111，在上述处理容器111中形成有用于保持被处理基板12的保持台113。为了实现上述处理容器111的均匀排气，在上述保持台113的周围形成环状的空间111C，通过使上述多个排气端口111D与上述空间111C连通地形成，而能够通过上述空间111C以及排气端口111D对上述处理容器111进行均匀排气。
在上述处理容器111上，在与上述保持台113上的被处理基板112对应的位置，通过密封环116A以与上述被处理基板112相对的方式形成有作为上述处理容器111的外壁的一部分的、由低损失介电体构成的陶瓷盖板117。
上述陶瓷盖板117经由上述密封环116A而被安装在设置于上述处理容器111上的环状部件114上，在上述环状部件114上形成有与气体供给端口114A连通的、并且呈与上述环状部件114相对应的环状的气体通路114B。而且，在上述环状部件114中，相对于上述被处理基板112呈轴对称地形成有与上述气体通路114B连通的多个气体导入口114C。
因此，被供给至上述气体供给端口114A的Ar、Kr、Xe以及H2等气体，从上述气体通路114B被供给至上述导入口114C，从上述导入口114C向上述处理容器111内部的上述盖板117正下方的空间111A放出。
在上述处理容器111上，进一步在上述盖板117上，与上述盖板117距离4～5mm的间隔设置有具有图17(B)所示放射面的径向线缝隙天线130。
上述径向线缝隙天线130经由密封环116B而被安装在上述环状部件114上，经由同轴导波管121与外部的微波波源(图未示出)连接。上述径向线缝隙天线130通过来自于上述微波波源的微波，对放出至上述空间111A中的等离子体气体进行激励。
上述径向线缝隙天线130由与上述同轴导波管121的外侧导波管121A连接的平坦盘状的天线主体122、和形成于上述天线主体122的开口部上的、形成有图16(B)所示的多个槽118a以及与其正交的多个槽118b的放射板118所构成，在上述天线主体122和上述放射板118之间插入有由厚度一定的介电体板形成的滞波板119。此外，上述放射板1 18与构成同轴导波管121的中心导体121B连接。在上述天线主体122上设置有包括制冷剂通路120A的冷却块120。
在上述结构的径向线缝隙天线130中，从上述同轴导波管121供电的微波在上述盘状的天线主体122和放射板118之间沿着半径方向扩散前进，此时利用上述滞波板119的作用将波长压缩。因此，对应于这样沿半径方向行进的微波的波长，上述槽118a以及118b形成为同心圆状并且彼此互相正交，由此，能够在实质上垂直的方向上向上述放射板118放射具有圆偏波的平面波。
通过使用上述径向线缝隙天线130，能够在上述盖板117正下方的空间111A均匀地形成高密度等离子体。这样形成的高密度等离子体的电子温度低，因此，不会对被处理基板112产生损伤，此外，也不会产生起因于处理容器111的容器壁的溅射的金属污染。
接着，在上述处理室83中，形成有上述HfSiO4膜23的图14的状态的硅基板21，作为被处理基板112例如以400℃的温度被保持在上述基板保持台113上，向上述空间111同时供给氮气和Ar气体，通过Ar的等离子体激励，产生氮自由基N*。这样形成的氮自由基N*与上述硅基板21上的HfSiO4膜作用，将其氧原子的一部分置换，从而将其转换成HfSiON膜。
在图16(A)、(B)的微波等离子体处理装置中，因为等离子体的电子温度为几电子伏特(electron volt)，比较低，因此即便进行等离子体处理，电荷也不会侵入到HfSiO4膜中。
通过对HfSiO4膜进行这样的氮化处理，当在栅极绝缘膜中使用所述HfSiO4膜时，能够阻止在离子注入工序中产生的搀杂物侵入到特别是B的沟槽区域中，从而使电场效应晶体管的阈值特性稳定化。此外，通过上述HfSiO4膜的氮化处理，能够使HfSiO4膜的K值增大，并降低SiO2换算膜厚。
最后，对于这样得到的HfSiO4膜，在处理容器84中进行热处理(步骤25)，然后使其返回至负载锁定室81A或者81B。
其中，上述群组型基板处理装置100的控制通过控制装置85进行。
上述控制装置85，典型地由图17所示结构的通用计算机所构成，利用记录于计算机可读记录介质86中的控制程序代码单元来实施上述控制。
图17表示的是上述控制装置85的简要结构。
参照图17上述控制装置85包括系统总线85A，上述系统总线85A与CPU85B、存储单元85C、显卡85D、输入输出装置85E、界面卡85F、硬盘单元85G、网络控制器85H等相结合，上述控制装置85通过上述界面卡85F对上述群组型基板处理装置80进行控制。
特别是，上述输入输出装置85在上述CPU85B的控制下读取记录有控制程序代码的磁性记录介质或者光记录介质，并在存储单元85C或者硬盘单元85G上展开控制程序。而且，上述CPU依次执行这样展开的控制程序，通过上述界面卡对基板处理装置80进行控制。
此外，上述控制程序也可以从网络85I经由网络控制器85H下载。
以上，对本发明的优选实施例进行了说明，但是本发明并不局限于特定的实施方式，在权利要求记载的要旨内可以进行种种变形以及变更。
以上，对本发明的优选实施例进行了说明，但是本发明并不局限于特定的实施例，在权利要求记载的要旨内可以进行种种变形以及变更。
本发明包括主张基于2005年10月12日申请的日本专利申请2005-298158号的全部内容。

Claims (22)

1.一种高介电体膜的成膜方法，用于在硅基板上形成高介电体膜，其特征在于，包括：
对所述硅基板表面进行稀氟酸处理的工序；
在所述稀氟酸处理工序之后，向所述硅基板表面供给含有Hf和氮的有机金属原料，进行HfN的核形成的工序；以及
在所述核形成工序之后，向所述硅基板表面供给含Hf的有机金属原料和含Si的有机原料，利用CVD法形成硅酸Hf膜的工序。
2.如权利要求1所述的高介电体膜的成膜方法，其特征在于：
所述HfN的核形成工序在400℃以下的温度下实施。
3.如权利要求1所述的高介电体膜的成膜方法，其特征在于：
所述含有Hf和氮的有机金属原料由铪的酰胺化合物构成。
4.如权利要求1所述的高介电体膜的成膜方法，其特征在于：
所述HfN的核形成工序包括使作为所述含有Hf和氮的有机金属原料的四(二乙胺基)铪沿着所述硅基板表面流动的工序。
5.如权利要求1所述的高介电体膜的成膜方法，其特征在于：
还包括在所述HfN的核形成工序之后，在所述硅酸Hf膜的成膜之前，利用紫外光激励氧自由基对所述硅基板表面进行氧化，形成硅氧化膜的工序。
6.如权利要求5所述的高介电体膜的成膜方法，其特征在于：
还包括利用被等离子体激励的氮自由基对所述硅氧化膜的至少表面部分进行氮化的工序。
7.如权利要求1所述的高介电体膜的成膜方法，其特征在于：
形成所述硅酸Hf膜的CVD工序，在向所述硅基板表面供给分别作为含Hf的有机金属原料和含Si的有机原料的叔丁氧基铪和四乙氧基硅烷的同时来进行。
8.如权利要求1所述的高介电体膜的成膜方法，其特征在于：
所述CVD工序在400℃以上的温度下实施。
9.如权利要求1所述的高介电体膜的成膜方法，其特征在于：
包括在所述CVD工序之后，对所述介电体膜进行等离子体氮化的工序。
10.如权利要求1所述的高介电体膜的成膜方法，其特征在于：
所述核生成工序在第一处理容器内实施，所述CVD工序在作为第二处理容器的另外的处理容器内实施。
11.如权利要求1所述的高介电体膜的成膜方法，其特征在于：
所述核生成工序和CVD工序在同一处理容器中在各自的基板温度下实施。
12.一种计算机可读记录介质，记录有利用通用计算机对基板处理装置进行控制，使所述基板处理装置实施在硅基板上形成高介电体膜的成膜处理的程序，其特征在于，所述高介电体膜的成膜处理包括：
对所述硅基板表面进行稀氟酸处理的工序；
在所述稀氟酸处理工序之后，向所述硅基板表面供给含有Hf和氮的有机金属原料，进行HfN的核形成的工序；以及
在所述核形成工序之后，向所述硅基板表面供给含Hf的有机金属原料和含Si的有机原料，利用CVD法形成硅酸Hf膜的工序。
13.如权利要求12所述的计算机可读记录介质，其特征在于：
所述HfN的核形成工序在400℃以下的温度下实施。
14.如权利要求12所述的计算机可读记录介质，其特征在于：
所述含有Hf和氮的有机金属原料由铪的酰胺化合物构成。
15.如权利要求12所述的计算机可读记录介质，其特征在于：
所述HfN的核形成工序包括使作为所述含有Hf和氮的有机金属原料的四(二乙胺基)铪沿着所述硅基板表面流动的工序。
16.如权利要求12所述的计算机可读记录介质，其特征在于：
还包括在所述HfN的核形成工序之后，在所述硅酸Hf膜的成膜之前，利用紫外光激励氧自由基对所述硅基板表面进行氧化，形成硅氧化膜的工序。
17.如权利要求16所述的计算机可读记录介质，其特征在于：
还包括利用被等离子体激励的氮自由基对所述硅氧化膜的至少表面部分进行氮化的工序。
18.如权利要求12所述的计算机可读记录介质，其特征在于：
形成所述硅酸Hf膜的CVD工序，在向所述硅基板表面供给分别作为含Hf的有机金属原料和含Si的有机原料的叔丁氧基铪和四乙氧基硅烷的同时来进行。
19.如权利要求12所述的计算机可读记录介质，其特征在于：
所述CVD工序在400℃以上的温度下实施。
20.如权利要求12所述的计算机可读记录介质，其特征在于：
包括在所述CVD工序之后，对所述介电体膜进行等离子体氮化的工序。
21.如权利要求12所述的计算机可读记录介质，其特征在于：
所述核生成工序在第一处理容器内实施，所述CVD工序在作为第二处理容器的另外的处理容器内实施。
22.如权利要求12所述的计算机可读记录介质，其特征在于：
所述核生成工序和CVD工序在同一处理容器中在各自的基板温度下实施。
CNA2006800382226A 2005-10-12 2006-09-22 金属硅酸盐膜的形成方法以及记录介质 Pending CN101288161A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005298158A JP4823635B2 (ja) 2005-10-12 2005-10-12 成膜方法およびコンピュータ可読記録媒体
JP298158/2005 2005-10-12

Publications (1)

Publication Number Publication Date
CN101288161A true CN101288161A (zh) 2008-10-15

Family

ID=37942563

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800382226A Pending CN101288161A (zh) 2005-10-12 2006-09-22 金属硅酸盐膜的形成方法以及记录介质

Country Status (5)

Country Link
US (1) US20080242113A1 (zh)
JP (1) JP4823635B2 (zh)
KR (1) KR100966388B1 (zh)
CN (1) CN101288161A (zh)
WO (1) WO2007043312A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6006040B2 (ja) 2012-08-27 2016-10-12 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974547B2 (ja) * 2003-03-31 2007-09-12 株式会社東芝 半導体装置および半導体装置の製造方法
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
JP4499374B2 (ja) * 2003-05-14 2010-07-07 富士通株式会社 半導体装置及びその製造方法
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
CN100524822C (zh) * 2004-04-09 2009-08-05 东京毅力科创株式会社 栅极绝缘膜的形成方法

Also Published As

Publication number Publication date
WO2007043312A1 (ja) 2007-04-19
JP4823635B2 (ja) 2011-11-24
KR20080044914A (ko) 2008-05-21
US20080242113A1 (en) 2008-10-02
KR100966388B1 (ko) 2010-06-28
JP2007109824A (ja) 2007-04-26

Similar Documents

Publication Publication Date Title
US9190264B2 (en) Method of manufacturing semiconductor device, method of processing substrate and non-transitory computer readable recording medium
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
CN100359649C (zh) 在基板上形成绝缘膜的方法、半导体装置的制造方法和基板处理装置
US8846546B2 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus and recording medium
US9090969B2 (en) Semiconductor device manufacturing and processing methods and apparatuses for forming a film
EP1361605A1 (en) Method for producing material of electronic device
US20150031216A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2009177161A (ja) 絶縁膜の形成方法
US7776763B2 (en) In-situ formation of oxidized aluminum nitride films
US9741556B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9330903B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
CN105518835B (zh) 衬底处理方法、衬底处理装置及半导体器件的制造方法
US9412584B2 (en) Method of manufacturing a thin film having a high tolerance to etching and non-transitory computer-readable recording medium
US8518834B2 (en) Method and apparatus for forming oxide film on carbon film
US11788185B2 (en) Film formation method and film formation device
CN101326620B (zh) 基板处理方法、基板处理装置和基板处理系统
CN100485885C (zh) 成膜方法
KR100865581B1 (ko) 반도체장치의 제조방법 및 기판처리장치
CN101288161A (zh) 金属硅酸盐膜的形成方法以及记录介质
JP2009044093A (ja) 成膜方法、成膜装置及び記憶媒体
JP2003257967A (ja) 膜形成材料、膜形成方法、及び素子
KR100324822B1 (ko) 반도체소자의 게이트 산화막 제조방법
JP5106769B2 (ja) 金属シリケート膜形成方法および半導体装置の製造方法、コンピュータ可読記録媒体
JP4353379B2 (ja) 膜形成材料、膜形成方法、及び素子
TW202118894A (zh) 基板處理裝置、電漿生成裝置、半導體裝置之製造方法及程式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081015