CN101276565A - 液晶驱动器电路和驱动包括它的液晶显示器件的方法 - Google Patents

液晶驱动器电路和驱动包括它的液晶显示器件的方法 Download PDF

Info

Publication number
CN101276565A
CN101276565A CNA2008100907564A CN200810090756A CN101276565A CN 101276565 A CN101276565 A CN 101276565A CN A2008100907564 A CNA2008100907564 A CN A2008100907564A CN 200810090756 A CN200810090756 A CN 200810090756A CN 101276565 A CN101276565 A CN 101276565A
Authority
CN
China
Prior art keywords
signal
liquid crystal
sequential
gate drivers
driver circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100907564A
Other languages
English (en)
Inventor
柿内隆明
大贺功一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Publication of CN101276565A publication Critical patent/CN101276565A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及液晶驱动器电路和驱动包括其的液晶显示器件的方法。液晶驱动器电路(100)，包括从其发射至少两个控制信号(VSP，VOE，VCK)的时序控制器(1)、和从时序控制器接收控制信号的至少两个栅极驱动器(2A－2N)。控制控制信号使得其信号电平不同时变化。

Description

液晶驱动器电路和驱动包括它的液晶显示器件的方法
技术领域
本发明涉及一种液晶驱动器电路、包括它的液晶显示器件、和驱动该液晶显示器件的方法。
背景技术
最近的液晶显示器件被设计成包括大尺寸屏幕并具有高分辨率。
由大尺寸屏幕导致的配线长度增加导致增加了配线延迟时间。此外，高分辨率导致驱动器频率较高。这导致液晶显示器件中使用的栅极驱动器的数量增加，最终导致施加在栅极驱动器上的负载增加。
鉴于上述问题，日本公开专利申请No.11-259050(1999年9月公开)提出了一种延迟单元，其用于延迟设置在用于红色、绿色和蓝色的显示数据的比特之间的信号传输时序。
图1是在现有液晶驱动器电路中运行的用于驱动液晶显示器件的控制信号的时序图。
如图1中所示，从液晶显示电路中装备的时序控制器传输到栅极驱动器的信号包括，例如，开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号，作为用于控制栅极驱动器的栅极信号。
如图1中所示，在现有液晶驱动器电路中，输出使能(VOE)信号与时钟(VCK)信号同步。
液晶驱动器电路包括彼此级联连接的多个栅极驱动器。第一栅极驱动器，即，设置在栅极驱动器中最上游的栅极驱动器输出栅极信号VOUT1，第二栅极驱动器，即相邻第一栅极驱动器设置的栅极驱动器输出栅极信号VOUT2，且第三栅极驱动器，即相邻第二栅极驱动器设置的栅极驱动器输出栅极信号VOUT3。当输出使能(VOE)信号下降时，每个栅极信号VOUT1，VOUT2和VOUT3都上升。
上述公开专利中提出的延迟单元涉及到下述问题，即没有考虑栅极信号传输的时序，导致给栅极驱动器施加较重的负载。
此外，因为在图1的时序图中输出使能(VOE)信号和时钟(VCK)信号同时上升，所以因为输出使能(VOE)信号和时钟(VCK)信号同时上升，逻辑负载同时施加在栅极驱动器上。结果，导致了一个问题，即在栅极驱动器上施加较重的负载，导致电源波动增加。
发明内容
鉴于现有技术中的上述问题，本发明的典型目的是提供一种液晶驱动器电路、包括其的液晶显示器件，和驱动液晶显示器件的方法，它们都能够减小逻辑电源波动。
在本发明的第一典型方面中，提供了一种液晶驱动器电路，其包括从其发射至少两个控制信号的时序控制器、和从时序控制器接收控制信号的至少两个栅极驱动器，其特征在于控制所述控制信号，使得其信号电平不同时变化。
在本发明的第二典型方面中，提供了一种液晶显示器件，其包括上述的液晶驱动器电路和液晶面板，其中液晶显示面板从用于其操作的栅极驱动器接收栅极控制信号。
在本发明的第三典型方面中，提供了一种驱动包括液晶驱动器电路和液晶显示面板的液晶显示器件的方法，液晶驱动器电路包括从其发射至少两个控制信号的时序控制器、和接收控制信号并向液晶显示面板输出栅极控制信号的至少两个栅极驱动器，该方法包括：(a)在时序控制器中产生至少两个控制信号，(b)相对于其余控制信号的信号电平变化时的时序，改变控制信号中的至少其中之一的信号电平变化时的时序，和(c)将控制信号从液晶驱动器电路传输到液晶显示面板。
本发明的上述和其他目的和有利特征将从下面参照附图的描述变得显而易见，其中在整个附图中相同的参考字符表示相同或相似的部件。
附图说明
图1是在现有液晶驱动器电路中运行的用于驱动液晶显示器件的控制信号的时序图；
图2是依照本发明第一典型实施例的液晶驱动器电路的框图；
图3是在依照本发明第一典型实施例的液晶驱动器电路中运行的控制信号的时序图；
图4是依照本发明第一典型实施例的包含液晶驱动器电路的液晶显示器件的框图；
图5是依照本发明第一典型实施例的第一变形例的液晶驱动器电路的框图；
图6是依照本发明第一典型实施例的第二变形例的液晶驱动器电路的框图；
图7是依照本发明第一典型实施例的第三变形例的液晶驱动器电路的框图；
图8是依照本发明第二典型实施例的液晶驱动器电路的框图；
图9是依照本发明第二典型实施例的第一变形例的液晶驱动器电路的框图；
图10是依照本发明第二典型实施例的第二变形例的液晶驱动器电路的框图；
图11是依照本发明第二典型实施例的第三变形例的液晶驱动器电路的框图；
图12是依照本发明第三典型实施例的液晶驱动器电路的框图；
图13是依照本发明第四典型实施例的液晶驱动器电路的框图；
图14是依照本发明第四典型实施例的第一变形例的液晶驱动器电路的框图；
图15是依照本发明第四典型实施例的第二变形例的液晶驱动器电路的框图；
图16是依照本发明第四典型实施例的第三变形例的液晶驱动器电路的框图。
具体实施方式
下面将参照附图解释依照本发明的典型实施例。
[第一典型实施例]
图2是依照本发明第一典型实施例的液晶驱动器电路100的框图。
如图2中所示，依照本发明第一典型实施例的液晶驱动器电路100由时序控制器1和多个栅极驱动器2A到2N构成。
每个栅极驱动器2A到2(N-1)通过信号线6与其下游紧挨着设置的栅极驱动器电气连接。就是说，栅极驱动器2A到2N彼此电气级联连接。
时序控制器1包括第一信号产生器15A、第二信号产生器15B、信号调整电路4A和延迟电路4B。
第一信号产生器15A与信号调整电路4A电气连接，信号调整电路4A通过信号线7与第一栅极驱动器2A电气连接。这里，第一栅极驱动器2A表示在栅极驱动器2A到2N中设置在最上游的栅极驱动器。
第二信号产生器15B与延迟电路4B电气连接，延迟电路4B通过信号线7与第一栅极驱动器2A电气连接。
第一信号产生器15A产生均作为栅极控制信号的开始脉冲(VSP)信号和输出使能(VOE)信号，并将这些信号输出到信号调整电路4A。
第二信号产生器15B产生作为栅极控制信号的时钟(VCK)信号，并将时钟(VCK)信号输出到延迟电路4B。
如之后参照图3所述的，第一信号产生器15A产生开始脉冲(VSP)信号和输出使能(VOE)信号，且相对于从第一信号产生器15A接收的输出使能(VOE)信号的信号电平下降时的时序，信号调整电路4A将从第一信号产生器15A接收的开始脉冲(VSP)信号的信号电平下降时的时序设定为早Δta或晚Δtb，由此确保这些时序彼此不一致。
如后面参照图3所述的，第二信号产生器15B产生时钟(VCK)信号，相对于输出使能(VOE)信号的信号电平上升时的时序，延迟电路4B将从第二信号产生器15B接收的时钟(VCK)信号的信号电平上升时的时序延迟Δtc。
第一栅极驱动器2A通过信号线6将从时序控制器1接收的栅极控制信号(即开始脉冲(VSP)信号、输出使能(VOE)信号、和时钟(VCK)信号)传输到第二栅极驱动器2B。然而，第二栅极驱动器2B通过信号线6将从第一栅极驱动器2A接收的栅极控制信号传输到第三栅极驱动器2C。以同样的方式，栅极驱动器2M(A＜M＜N)通过信号线6将从栅极驱动器2(M-1)接收的栅极控制信号传输到栅极驱动器2(M+1)。
每个栅极驱动器2A到2N都在接收到的栅极控制信号所确定的时序将作为驱动信号的栅极信号VOUT传输到后面所述的液晶面板110(见图4)。
例如，每个信号调整电路4A和延迟电路4B都由延迟线构成。
时序控制器1和栅极驱动器2A到2N共同地从电源16接收电力用于其工作。
图3是在依照该第一典型实施例的液晶驱动器电路100中运行的控制信号的时序图。
如上所述，第一信号产生器15A产生开始脉冲(VSP)信号和输出使能(VOE)信号。开始脉冲(VSP)信号和输出使能(VOE)信号被从第一信号产生器15A传输到信号调整电路4A。
例如，信号调整电路4A将开始脉冲(VSP)信号的信号电平下降时的时序设定为比输出使能(VOE)信号下降时的时序早Δta。可选择地，例如，信号调整电路4A将开始脉冲(VSP)信号的信号电平下降时的时序设定为比输出使能(VOE)信号下降时的时序晚Δtb。
第二信号产生器15B产生时钟(VCK)信号。时钟(VCK)信号被从第二信号产生器15B传输到延迟电路4B。
第一信号产生器15A通过信号线7K向延迟电路4B传输一信号，该信号表示输出使能(VOE)信号上升时的时序。
如图3中所示，相对于输出使能(VOE)信号的时序，时序控制器1中安装的延迟电路4B给予时钟(VCK)信号的时序一延迟时间Δtc。
具体地说，如图3中所示，相对于输出使能(VOE)信号上升时的时序，延迟电路4B将时钟(VCK)信号上升时的时序延迟Δtc。
然后，开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号被通过信号线7从时序控制器1传输到第一栅极驱动器2A。
然后，第一栅极驱动器2A根据接收到的栅极控制信号(开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号)输出栅极信号VOUT1。
然后，第一栅极驱动器2A通过信号线6向第二栅极驱动器2B输出栅极控制信号。
接收栅极控制信号时，第二栅极驱动器2B根据接收到的栅极控制信号输出栅极信号VOUT1。
以同样的方式，从其上游紧挨着设置的栅极驱动器接收栅极控制信号时，栅极驱动器2M(A＜M＜N)根据接收到的栅极控制信号输出栅极信号VOUTM，并且之后，将栅极控制信号传输到其下游紧挨着设置的栅极驱动器2(M+1)。
当输出使能(VOE)信号下降时，每个栅极信号VOUT1到VOUTN上升。
因为相对于输出使能(VOE)信号延迟了时钟(VCK)信号，所以时钟(VCK)信号和输出使能(VOE)信号被以彼此不同的时序输入到栅极驱动器2A到2N。这确保，尽管在上述相关液晶驱动器电路中负载在一时间被施加在栅极驱动器上，但负载被以不同的时序部分地施加在栅极驱动器2A到2N上。
如上所述，时序控制器1产生开始脉冲(VSP)信号和输出使能(VOE)信号，例如，使得开始脉冲(VSP)信号的信号电平下降时的时序比输出使能(VOE)信号下降时的时序早Δta。可选择地，时序控制器1产生开始脉冲(VSP)信号和输出使能(VOE)信号，例如，使得开始脉冲(VSP)信号的信号电平下降时的时序比输出使能(VOE)信号下降时的时序晚Δtb。
因而，开始脉冲(VSP)信号的信号电平下降时的时序与输出使能(VOE)信号下降时的时序不一致。
当开始脉冲(VSP)信号的信号电平下降时的时序被设定为比输出使能(VOE)信号下降时的时序晚Δtb时，优选地Δtb与Δtc不一致。例如，优选地Δtb大于Δtb(Δtb＞Δtb)。这确保了开始脉冲(VSP)信号的信号电平下降时的时序、输出使能(VOE)信号下降时的时序、和时钟(VCK)信号的信号电平下降时的时序彼此不一致。
图4是依照本发明第一典型实施例的包含液晶驱动器电路100的液晶显示器件150的框图。
如图4中所示，液晶显示器件150由液晶驱动器电路100和液晶面板110构成。
液晶面板110根据从栅极驱动器2A到2N接收的栅极信号VOUT1到VOUTN、和从源极驱动器10A到10N(见图13)接收的源极信号SOUT1到SOUTN来显示图像。
如上所述，除了从液晶驱动器电路100接收栅极信号VOUT1到VOUTN和源极信号SOUT1到SOUTN之外，液晶面板110具有与现有液晶面板相同的结构。
在依照第一典型实施例的液晶驱动器电路100中，相对于输出使能(VOE)信号上升时的时序，时钟信号(VCK)信号上升时的时序被延迟电路4B延迟了Δtc，此外，时序控制器1产生开始脉冲(VSP)信号和输出使能(VOE)信号，例如，使得开始脉冲(VSP)信号的信号电平下降时的时序比输出使能(VOE)信号下降时的时序早Δta或晚Δtb。因而，开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号的信号电平不同时变化。这带来了下面的优点。
第一个优点是可减小逻辑电源波动。
这是因为控制信号彼此的时序偏离使得逻辑输入信号的时序彼此偏离，最终导致分散了由锁存驱动产生的瞬时电流。
第二个优点是可减小电力消耗。
如第一个优点上面所述的电源波动的减小使得电源具有减小的容量。结果，因为可利用用于电源的部件作为低电流部件，所以可减小电源电路中电力的损耗，导致电力消耗的减小。
第三个优点是可选择最佳的控制信号时序，以服从用于定义控制信号输入进栅极驱动器的时序的标准。
这是因为可通过使时序彼此偏离来调整控制信号输入进栅极驱动器的时序，不管是否受由配线延迟施加的影响。
第四个优点是可建立对EMI的反措施。
这是因为减小了逻辑电源波动。
在第一典型实施例中，延迟电路4由延迟线构成。延迟电路4的结构不限于延迟线。
例如，仅在通过其传输特定控制信号(例如时钟(VCK)信号)的信号传输通路中增加控制信号发生器中装备的缓冲器电路的数量，该控制信号发生器被装备于时序控制器1中并从其向信号线7输出控制信号，在该情形中，该特定控制信号相对于其他控制信号被延迟。在该情形中，延迟电路4由附加的缓冲器电路构成。例如，假定缓冲器电路的标准数量是六个，且增加的缓冲器电路的数量是三个，则延迟电路4由附加的三个缓冲器电路构成。
作为选择，仅在通过其传输特定控制信号(例如时钟(VCK)信号)的信号传输通路中减小上述缓冲器电路的数量，在该情形中，该特定控制信号比其他控制信号传输得早。
作为选择，在传输除特定控制信号(例如时钟(VCK)信号)之外的其他控制信号的信号传输通路中，增加上述缓冲器电路的数量，在该情形中，该特定控制信号比其他控制信号传输得早。
在上述第一典型实施例中，相对于输出使能(VOE)信号下降时的时序，时序控制器1改变开始脉冲(VSP)信号的信号电平下降时的时序。作为选择，相对于开始脉冲(VSP)信号的信号电平下降时的时序，时序控制器1改变了输出使能(VOE)信号下降时的时序。简要地说，相对于其余控制信号下降时的时序，时序控制器1改变了控制信号之一下降时的时序。
在上述第一典型实施例中，相对于输出使能(VOE)信号上升时的时序，延迟电路4B将时钟(VCK)信号上升时的时序延迟了Δtc。相反，延迟电路4B可被设计成相对于时钟(VCK)信号延迟输出使能(VOE)信号。
作为选择，延迟电路4B可被设计成相对于其余控制信号延迟任意两个或多个控制信号。
[第一典型实施例的第一变形例]
图5是依照本发明第一典型实施例的第一变形例的液晶驱动器电路120的框图。
尽管在第一典型实施例中延迟电路4B被装备在时序控制器1中，但在第一变形例中，每个栅极驱动器2A到2N被设计成其中包括延迟电路4B，如图5中所示。
第一变形例与第一典型实施例结构上不同在于，延迟电路4B被装备在每个栅极驱动器2A到2N中，而不是在时序控制器1中，除此之外，第一变形例与第一典型实施例在结构上相同。因而，与第一典型实施例对应的部件或元件提供了相同的参考标记，并以与第一实施例中相应的部件或元件相同的方式工作，除非下面另有说明。
在第一栅极驱动器2A根据从时序控制器1接收到的时钟(VCK)信号产生并输出栅极信号VOUT1之前，第一个栅极驱动器2A中装备的延迟电路4B延迟从时序控制器1接收到的时钟(VCK)信号。在第二栅极驱动器2B根据从第一栅极驱动器2A接收到的时钟(VCK)信号产生并输出栅极信号VOUT2之前，第二栅极驱动器2B中装备的延迟电路4B延迟从第一栅极驱动器2A接收到的时钟(VCK)信号。因而，在栅极驱动器2M根据从栅极驱动器2(M-1)接收到的时钟(VCK)信号产生并输出栅极信号VOUTM之前，栅极驱动器2M(A≤M≤N)中装备的延迟电路4B延迟从时序控制器1或栅极驱动器2(M-1)接收到的时钟(VCK)信号。
每个栅极驱动器2A到2N都被设计成包括栅极信号产生器17，其产生栅极信号VOUT并将其输出到液晶面板110(见图4)。
在每个栅极驱动器2A到2N中，在通过其传输时钟(VCK)信号的信号传输通路中，延迟电路4B被设置在栅极信号产生器17的上游。具体地说，每个栅极驱动器2A到2N都从时序控制器1或在其上游紧挨着设置的栅极驱动器接收时钟(VCK)信号，根据接收到的时钟(VCK)信号传输栅极信号VOUT，并将时钟(VCK)信号传输到在下游紧挨着设置的栅极驱动器。
如图5中所示，第一信号产生器15A产生开始脉冲(VSP)信号和输出使能(VOE)信号。开始脉冲(VSP)信号和输出使能(VOE)信号被从第一信号产生器15A传输到信号调整电路4A。
例如，信号调整电路4A将开始脉冲(VSP)信号的信号电平下降时的时序设定为比输出使能(VOE)信号下降时的时序早Δta。可选择地，例如，信号调整电路4A将开始脉冲(VSP)信号的信号电平下降时的时序设定为比输出使能(VOE)信号下降时的时序晚Δtb。
然后，开始脉冲(VSP)信号和输出使能(VOE)信号被通过信号线7A从信号调整电路4A传输到第一栅极驱动器2A中装备的栅极信号产生器17。
在输出栅极信号VOUT1之后，栅极信号产生器17通过信号线6A将开始脉冲(VSP)信号和输出使能(VOE)信号传输到第二栅极驱动器2B中装备的栅极信号产生器17。
以同样的方式，栅极驱动器2B到2(N-1)中装备的每个栅极信号产生器17从在其上游紧挨着设置的栅极驱动器接收开始脉冲(VSP)信号和输出使能(VOE)信号，并在输出栅极信号VOUT1之后将这些信号输出到在其下游紧挨着设置的栅极驱动器。
因而，开始脉冲(VSP)信号和输出使能(VOE)信号从不会通过每个栅极驱动器2A到2N中装备的延迟电路4B。
第二信号产生器15B产生时钟(VCK)信号，并通过信号线7B将时钟(VCK)信号传输到第一栅极驱动器2A中装备的延迟电路4B。
相对于输出使能(VOE)信号上升时的时序，第一栅极驱动器2A中装备的延迟电路4B将时钟(VCK)信号上升时的时序延迟了Δtc，如图3中所示。
然后，延迟电路4B通过信号线6B将被延迟的时钟(VCK)信号传输到第一栅极驱动器2A中装备的栅极信号产生器17。
第一栅极驱动器2A中装备的栅极信号产生器17根据接收到的时钟(VCK)信号传输栅极信号VOUT1。
然后，第一栅极驱动器2A中装备的栅极信号产生器17通过信号线6B将时钟(VCK)信号传输到第二栅极驱动器2B中装备的延迟电路4B。
与第一栅极驱动器2A中装备的延迟电路4B类似，第二栅极驱动器2B中装备的延迟电路4B延迟了接收到的时钟(VCK)信号，且与第一栅极驱动器2A中装备的栅极信号产生器17类似，栅极驱动器2B输出栅极信号VOUT2。然后，第二栅极驱动器2B中装备的栅极信号产生器17通过信号线6B将时钟(VCK)信号传输到第三栅极驱动器2C中装备的延迟电路4B。
在每个栅极驱动器2A到2N中都进行下述步骤，即从在其上游紧挨着设置的栅极驱动器接收时钟(VCK)信号、根据接收到的时钟(VCK)信号输出栅极信号VOUT、和将时钟(VCK)信号传输到在其下游紧挨着设置的栅极驱动器。
尽管开始脉冲(VSP)信号和输出使能(VOE)信号仅通过栅极驱动器2A到2N中装备的栅极信号产生器17，时钟(VCK)信号通过栅极驱动器2A和2N中装备的延迟电路4B和栅极信号产生器17两者。
第一典型实施例的第一变形例提供了与由前述第一典型实施例提供的相同的优点。
此外，依照第一典型实施例的第一变形例，在彼此电气级联连接的栅极驱动器2A到2N中，越设置在下游的栅极驱动器中延迟时间Δtc越大。
具体地说，例如，运行通过第一栅极驱动器2A的时钟(VCK)信号具有延迟时间Δtc，运行通过第二栅极驱动器2B的时钟(VCK)信号具有延迟时间2Δtc，运行通过第三栅极驱动器2C的时钟(VCK)信号具有延迟时间3Δtc。
依照第一典型实施例的第一变形例的液晶驱动器电路120被设计成包括通过其传输开始脉冲(VSP)信号和输出使能(VOE)信号的信号线6A和7A、以及通过其传输时钟(VCK)信号的信号线6B和7B。可选择地，代替信号线6A，7A，6B和7B，液晶驱动器电路120被设计成包括单个信号线，从而该信号线将时序控制器1和第一栅极驱动器2A彼此电气连接，并将彼此相邻设置的栅极驱动器电气连接，在该情形中，开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号被通过该单个信号线传输，但只有时钟(VCK)信号被延迟电路4B延迟，开始脉冲(VSP)信号和输出使能(VOE)信号没有被延迟电路4B延迟。
上述内容可应用于后述的典型实施例，其变形例包括用于传输开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号的多个信号线。
[第一典型实施例的第二变形例]
图6是依照本发明第一典型实施例的第二变形例的液晶驱动器电路130的框图。
尽管在第一变形例中延迟电路4B装备在所有的栅极驱动器2A到2N中，但在第二变形例中，延迟电路4B仅装备在第一栅极驱动器2A中，如图6中所示。
第二变形例与第一变形例结构上不同在于，延迟电路4B仅装备在第一栅极驱动器2A中，除此之外，第二变形例与第一变形例在结构上相同。因而，与第一变形例对应的部件或元件提供了相同的参考标记，并以与第一个实施例中相应的部件或元件相同的方式工作，除非下面另有说明。
在装备在第一栅极驱动器2A中的栅极信号产生器17在根据从时序控制器1接收到的时钟(VCK)信号产生并输出栅极信号VOUT1之前，装备在第一栅极驱动器2A中的延迟电路4B将从时序控制器1接收到的时钟(VCK)信号延迟。
每个栅极驱动器2A到2N都从时序控制器1或在其上游紧挨着设置的栅极驱动器接收时钟(VCK)信号，根据接收到的时钟(VCK)信号传输栅极信号VOUT，并将时钟(VCK)信号传输到在其下游紧挨着设置的栅极驱动器。
如图6中所示，第一信号产生器15A产生开始脉冲(VSP)信号和输出使能(VOE)信号。开始脉冲(VSP)信号和输出使能(VOE)信号被从第一信号产生器15A传输到信号调整电路4A。
例如，信号调整电路4A将开始脉冲(VSP)信号的信号电平下降时的时序设定为比输出使能(VOE)信号下降时的时序早Δta。可选择地，例如，信号调整电路4A将开始脉冲(VSP)信号的信号电平下降时的时序设定为比输出使能(VOE)信号下降时的时序晚Δtb。
然后，开始脉冲(VSP)信号和输出使能(VOE)信号被通过信号线7A从信号调整电路4A传输到第一栅极驱动器2A中装备的栅极信号产生器17。
第二信号产生器15B产生时钟(VCK)信号，并通过信号线7B将时钟(VCK)信号传输到第一栅极驱动器2A中装备的延迟电路4B。
相对于输出使能(VOE)信号上升时的时序，第一栅极驱动器2A中装备的延迟电路4B将时钟(VCK)信号上升时的时序延迟了Δtc，如图3中所示。
然后，延迟电路4B通过信号线6B将被延迟的时钟(VCK)信号传输到第一栅极驱动器2A中装备的栅极信号产生器17。
第一栅极驱动器2A中装备的栅极信号产生器17根据接收到的时钟(VCK)信号传输栅极信号VOUT1。
在输出栅极信号VOUT1之后，第一栅极驱动器2A中装备的栅极信号产生器17通过信号线6C将开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号传输到第二栅极驱动器2B中装备的栅极信号产生器17。
然后，第二栅极驱动器2B中装备的栅极信号产生器17根据接收到的栅极控制信号传输栅极信号VOUT2。
在输出栅极信号VOUT2之后，第二栅极驱动器2B中装备的栅极信号产生器17通过信号线6C将开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号传输到第三栅极驱动器2C中装备的栅极信号产生器17。
以同样的方式，装备在栅极驱动器2B到2(N-1)中的每个栅极信号产生器17都从在其上游紧挨着设置的栅极驱动器接收开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号，根据接收到的栅极控制信号输出栅极信号VOUT，并在输出栅极信号VOUT之后将栅极控制信号输出到在其下游紧挨着设置的栅极驱动器中装备的栅极信号产生器17。
因而、开始脉冲(VSP)信号和输出使能(VOE)信号从不会通过延迟电路4B，且时钟(VCK)信号仅通过延迟电路4B一次。
如上所述，相对于输出使能(VOE)信号上升时的时序，第一栅极驱动器2A中装备的延迟电路4B将时钟(VCK)信号上升时的时序延迟了Δtc。
被延迟的时钟(VCK)信号被传输到第二或随后的栅极驱动器2B到2N。
因而，第一典型实施例的第二变形例提供了与由前述第一典型实施例提供的相同的优点。
在第二变形例中，延迟时间Δtc在每个栅极驱动器2A到2N中是相同的。
[第一典型实施例的第三变形例]
图7是依照本发明第一典型实施例的第三变形例的液晶驱动器电路140的框图。
在图2所示的第一典型实施例中，延迟电路4B被装备在时序控制器1中，在图5所示的第一变形例中，延迟电路4B被装备在每个栅极驱动器2A到2N中。在第三变形例中，延迟电路4B被装备在时序控制器1和栅极驱动器2A到2N中，如图7中所示。
第三变形例与第一变形例(图5)结构上不同在于，延迟电路4B还被装备在时序控制器1中，除此之外，第三变形例与第一变形例在结构上相同。因而，与第一变形例对应的部件或元件提供了相同的参考标记，并以与第一个实施例中相应的部件或元件相同的方式工作，除非下面另有说明。
第一典型实施例的第三变形例提供了与由前述第一典型实施例提供的相同的优点。
依照第三变形例，在栅极驱动器2A到2N中，越设置在下游的栅极驱动器中延迟时间Δtc越大。
具体地说，例如，运行通过第一栅极驱动器2A的时钟(VCK)信号具有延迟时间2Δtc，运行通过第二栅极驱动器2B的时钟(VCK)信号具有延迟时间3Δtc，运行通过第三栅极驱动器2C的时钟(VCK)信号具有延迟时间4Δtc。
[第二典型实施例]
上述第一典型实施例及其变形例中，延迟电路4B被装备在时序控制器1或栅极驱动器中。相反，在第二典型实施例中，延迟电路4B被设置在时序控制器1和栅极驱动器2A到2N外部。
图8是依照本发明第二典型实施例的液晶驱动器电路200的框图。
如图8中所示，依照本发明第二典型实施例的液晶驱动器电路200由时序控制器1、延迟电路4B、和多个栅极驱动器2A到2N构成。
每个栅极驱动器2A到2(N-1)通过信号线6与其下游紧挨着设置的栅极驱动器电气连接。就是说，栅极驱动器2A到2N彼此电气级联连接。
时序控制器1包括第一信号产生器15A、第二信号产生器15B、和信号调整电路4A。
第一信号产生器15A与信号调整电路4A电气连接，信号调整电路4A通过信号线7与第一栅极驱动器2A电气连接。
第二信号产生器15B与延迟电路4B电气连接，延迟电路4B通过信号线7与第一栅极驱动器2A电气连接。
第一信号产生器15A产生均作为栅极控制信号的开始脉冲(VSP)信号和输出使能(VOE)信号，并将这些信号输出到信号调整电路4A。
第二信号产生器15B产生作为栅极控制信号的时钟(VCK)信号，并将时钟(VCK)信号输出到延迟电路4B。
第一信号产生器15A产生开始脉冲(VSP)信号和输出使能(VOE)信号，相对于从第一信号产生器15A接收的输出使能(VOE)信号的信号电平下降时的时序，信号调整电路4A将从第一信号产生器15A接收的开始脉冲(VSP)信号的信号电平下降时的时序设定为早Δta或晚Δtb，由此确保这些时序彼此不一致。
第二信号产生器15B产生时钟(VCK)信号，并且相对于输出使能(VOE)信号的信号电平上升时的时序，延迟电路4B将从第二信号产生器15B接收的时钟(VCK)信号的信号电平上升时的时序延迟Δtc。
第一栅极驱动器2A通过信号线6将从时序控制器1接收的栅极控制信号(即开始脉冲(VSP)信号、输出使能(VOE)信号、和时钟(VCK)信号)传输到第二栅极驱动器2B。然后，第二栅极驱动器2B通过信号线6将从第一栅极驱动器2A接收的栅极控制信号传输到第三栅极驱动器2C。以同样的方式，栅极驱动器2M(A＜M＜N)通过信号线6将从栅极驱动器2(M-1)接收的栅极控制信号传输到栅极驱动器2(M+1)。
每个栅极驱动器2A到2N都以接收到的栅极控制信号所确定的时序将作为驱动信号的栅极信号VOUT传输到液晶面板110(见图4)。
例如，每个信号调整电路4A和延迟电路4B都由延迟线构成。
时序控制器1、延迟电路4B、和栅极驱动器2A到2N共同从电源16接收电力用于其工作。
依照第二典型实施例的液晶驱动器电路200以与依照第一典型实施例的液晶驱动器电路100的工作相同地工作。
与图4中所述的液晶显示器件150类似，液晶显示器件由液晶驱动器电路200和液晶面板110构成。
液晶面板110根据从栅极驱动器2A到2N接收到的栅极信号VOUT1到VOUTN、以及从源极驱动器10A到10N(见图13)接收到的源极信号SOUT1到SOUTN两者来显示图像。
第二典型实施例提供了与由前述第一典型实施例提供的相同的优点。
[第二典型实施例的第一变形例]
图9是依照本发明第二典型实施例的第一变形例的液晶驱动器电路210的框图。
尽管在第二典型实施例中延迟电路4B被设置在时序控制器1外部的信号线7中，但在第二典型实施例的第二变形例中，延迟电路4B被设置在用于将彼此相邻设置的栅极驱动器电气连接的每个信号线6B中，如图9中所示。
第二典型实施例的第一变形例与第二典型实施例结构上不同如下所述。
第一，如上所述，延迟电路4B被设置在用于将彼此相邻设置的栅极驱动器电气连接的每个信号线6B中。
第二，栅极驱动器2A到2N被设计成包括向液晶面板110(见图4)输出栅极信号VOUT的栅极信号产生器17，彼此相邻设置的栅极驱动器中装备的栅极信号产生器17通过信号线6A彼此电气连接。
如下面所述，时钟(VCK)信号通过信号线6B，但开始脉冲(VSP)信号和输出使能(VOE)信号通过信号线6A。
因而，与第二典型实施例对应的部件或元件提供了相同的参考标记，并以与第一个实施例中相应的部件或元件相同的方式工作，除非下面另有说明。
下面解释液晶驱动器电路210的工作。
第一信号产生器15A产生开始脉冲(VSP)信号和输出使能(VOE)信号。开始脉冲(VSP)信号和输出使能(VOE)信号被从第一信号产生器15A传输到信号调整电路4A。
例如，信号调整电路4A将开始脉冲(VSP)信号的信号电平下降时的时序设定为比输出使能(VOE)信号下降时的时序早Δta。可选择地，例如，信号调整电路4A将开始脉冲(VSP)信号的信号电平下降时的时序设定为比输出使能(VOE)信号下降时的时序晚Δtb。
然后，开始脉冲(VSP)信号和输出使能(VOE)信号被通过信号线7A传输到第一栅极驱动器2A中装备的栅极信号产生器17。
第二信号产生器15B产生时钟(VCK)信号。
时钟(VCK)信号被通过信号线7B传输到第一栅极驱动器2A中装备的栅极信号产生器17。
接收开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号时，第一栅极驱动器2A根据接收到的栅极控制信号向液晶面板110(见图4)传输栅极信号VOUT1。
当在第一栅极驱动器2A中接收开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号时，输出使能(VOE)信号的信号电平上升时的时序与时钟(VCK)的信号电平上升时的时序一致。
在栅极信号VOUT1被输出到液晶面板110之后，第一栅极驱动器2A中装备的栅极信号产生器17向设置于将第一栅极驱动器2A与第二栅极驱动器2B彼此连接的信号线6B中的延迟电路4B输出时钟(VCK)信号，并进一步通过信号线6A向第二栅极驱动器2B中装备的栅极信号产生器17输出开始脉冲(VSP)信号和输出使能(VOE)信号。
第一栅极驱动器2A中装备的栅极信号产生器17进一步通过信号线6B向延迟电路4B传输时序信号，该时序信号表示输出使能(VOE)信号上升时的时序。
从第一栅极驱动器2A中装备的栅极信号产生器17接收时钟(VCK)信号和时序信号时，相对于输出使能(VOE)信号的时序，装备的延迟电路4B给予时钟(VCK)信号的时序一延迟时间Δtc。
具体地说，如图3中所示，相对于输出使能(VOE)信号的时序，延迟电路4B将时钟(VCK)信号上升时的时序延迟了Δtc。
然后，这样延迟的时钟(VCK)信号被通过信号线6B从延迟电路4B传输到第二栅极驱动器2B中装备的栅极信号产生器17。
然后，第二或随后的栅极驱动器2B到2N和与栅极驱动器2B到2N相关的延迟电路4B以与第一栅极驱动器2A和与第一栅极驱动器2A相关的延迟电路4B相同的方式来工作。
具体地说，栅极驱动器2M(B＜M＜(N-1))中装备的栅极信号产生器17通过信号线6A从栅极驱动器2(M-1)中装备的栅极信号产生器17接收开始脉冲(VSP)信号和输出使能(VOE)信号，并进一步从与栅极驱动器2(M-1)相关的延迟电路4B接收时钟(VCK)信号。
然后，栅极驱动器2M中装备的栅极信号产生器17根据接收到的栅极控制信号产生栅极信号VOUTM并向液晶面板110输出栅极信号VOUTM。
然后，栅极驱动器2M中装备的栅极信号产生器17通过信号线6A将开始脉冲(VSP)信号和输出使能(VOE)信号传输到栅极驱动器2(M+1)，并与上述的时序信号一起进一步将时钟信号(VCK)信号传输到设置于栅极驱动器2M与栅极驱动器2(M+1)之间的信号线6B中的延迟电路4B。
在接收时钟(VCK)信号和时序信号时，延迟电路4B将时钟(VCK)信号相对于输出使能(VOE)信号进行延迟。
然后，延迟电路将延迟的时钟(VCK)信号传输到栅极驱动器2(M+1)中装备的栅极信号产生器17。
依照第二典型实施例的第一变形例，尽管因为时钟(VCK)信号上升时的时序与输出使能(VOE)信号上升时的时序一致，在第一栅极驱动器2A中没有分散峰值电流，但在第二和随后的栅极驱动器2B到2N中获得了与由第一个典型实施例的上述第一变形例提供的相同的优点。
此外，依照第二典型实施例的第一变形例，在栅极驱动器2A到2N中，越设置在下游的栅极驱动器中延迟时间Δtc越大。
具体地说，例如，运行通过第二栅极驱动器2B的时钟(VCK)信号具有延迟时间Δtc，运行通过第三栅极驱动器2C的时钟(VCK)信号具有延迟时间2Δtc，运行通过第四栅极驱动器2D的时钟(VCK)信号具有延迟时间3Δtc。
[第二典型实施例的第二变形例]
图10是依照本发明第二典型实施例的第二变形例的液晶驱动器电路220的框图。
尽管如图9中所示，延迟电路4B被设置在用于将彼此相邻设置的栅极驱动器电气连接的每个信号线6B中，但在第二典型实施例的第二变形例中，延迟电路4B仅被设置在用于电气连接第一栅极驱动器2A和第二栅极驱动器2B的信号线6B中。
第二典型实施例的第二变形例与第二典型实施例的第一变形例结构上不同如下所述。
第一，如上所述，延迟电路4B仅被设置在用于彼此电气连接第一栅极驱动器2A和第二栅极驱动器2B的信号线6B中。
第二，栅极驱动器2B到2N中装备的栅极信号产生器17通过信号线6C彼此电气连接。
如下面所述，开始脉冲(VSP)、输出使能(VOE)信号和时钟(VCK)信号通过栅极驱动器2B到2N中的信号线6C。
因而，与第二典型实施例的第一变形例对应的部件或元件提供了相同的参考标记，并以与第一实施例中相应的部件或元件相同的方式工作，除非下面另有说明。
时序控制器1、第一栅极驱动器2A、和与第一栅极驱动器4A相关的延迟电路4B，即设置于第一栅极驱动器2A与第二栅极驱动器2B之间的信号线6B中的延迟电路4B以与第二典型实施例的第一变形例相同的方式进行工作。
第二和随后的栅极驱动器2B到2N以与第二典型实施例的第一变形例不同的方式进行操作。
例如，第二栅极驱动器2B中装备的栅极信号产生器17通过信号线6A从第一栅极驱动器2A中装备的栅极信号线17接收开始脉冲(VSP)信号和输出使能(VOE)信号，并进一步从延迟电路4B接收延迟的时钟(VCK)信号。
然后，栅极信号产生器17根据接收到的栅极控制信号，即，开始脉冲(VSP)信号、输出使能(VOE)信号和时钟(VCK)信号，向液晶面板110(见图4)传输栅极信号VOUT2。
在输出栅极信号VOUT2之后，栅极信号产生器17通过信号线6C将栅极控制信号传输到第三栅极驱动器2C中装备的栅极信号产生器17。
在从第二栅极驱动器2B中装备的栅极信号产生器17接收栅极控制信号时，第三栅极驱动器2C中装备的栅极信号产生器17根据接收到的栅极控制信号将栅极信号VOUT3传输到液晶面板110(见图4)。
然后，第三栅极驱动器2C中装备的栅极信号产生器17通过信号线6C将栅极控制信号传输到第四栅极驱动器2D中装备的栅极信号产生器17。
因而，栅极驱动器2B到2N以相同的方式工作。
依照第二典型实施例的第二变形例，相对于输出使能(VOE)信号上升时的时序，延迟的时钟(VCK)信号上升时的时序保持为延迟Δtc。因此，第二典型实施例的第二变形例提供了与由第二典型实施例的第一变形例提供的相同的优点。
在第二典型实施例的第二变形例中，延迟时间Δtc在每个栅极驱动器2B到2N中是相同的。
[第二典型实施例的第三变形例]
图11是依照本发明第二典型实施例的第三变形例的液晶驱动器电路230的框图。
在第二典型实施例(见图8)中，延迟电路4B被设置在时序控制器1外部的信号线7中，在第二典型实施例的第二变形例(见图10)中，延迟电路4B被设置在用于将第一栅极驱动器2A和第二栅极驱动器2B彼此电气连接的信号线6B中。将第二典型实施例(见图8)和第二典型实施例的第二变形例(图10)彼此组合。具体地说，依照第二典型实施例的第三变形例的液晶驱动器电路230被设计成包括在时序控制器1外部的信号线7中的延迟电路4B、和在用于将第一栅极驱动器2A和第二栅极驱动器2B彼此电气连接的信号线6B中的延迟电路4B两者。
第二典型实施例的第三变形例与第二典型实施例的第二变形例结构上区别在于还包括被设置在时序控制器1外部的信号线7中的延迟电路4B。因而，与第二典型实施例的第二变形例对应的部件或元件提供了相同的参考标记，并以与第一实施例中相应的部件或元件相同的方式工作，除非下面另有说明。
依照第二典型实施例的第三变形例，在第一栅极驱动器2A中，相对于输出使能(VOE)信号上升时的时序，延迟的时钟(VCK)信号上升时的时序被延迟了Δtc，在第二到第N栅极驱动器2B到2N中，相对于输出使能(VOE)信号上升时的时序，延迟的时钟(VCK)信号上升时的时序保持延迟2Δtc。因此，第二典型实施例的第三变形例提供了与由第二典型实施例提供的相同的优点。
在上述第二典型实施例及其变形例中，相对于输出使能(VOE)信号下降时的时序，时序控制器1改变开始脉冲(VSP)信号的信号电平下降时的时序。可选择地，相对于开始脉冲(VSP)信号的信号电平下降时的时序，时序控制器1改变输出使能(VOE)信号下降时的时序。简要地说，相对于其余控制信号下降时的时序，时序控制器1改变控制信号之一下降时的时序。
在上述第二典型实施例及其变形例中，相对于输出使能(VOE)信号上升时的时序，延迟电路4B将时钟(VCK)信号上升时的时序延迟了Δtc。相反，延迟电路4B被设计成相对于时钟(VCK)信号将输出使能(VOE)信号延迟。
可选择地，延迟电路4B可被设计成相对于其余信号将任意两个或多个控制信号延迟。
将第一典型实施例和第二典型实施例彼此组合。具体地说，延迟电路4B被装备在时序控制器1、第一栅极驱动器2A或所有栅极驱动器2A到2N中，并进一步被装备在信号线7(或7B)中，或者被装备在信号线6B中。
[第三典型实施例]
图12是依照本发明第三典型实施例的液晶驱动器电路300的框图。
如图12中所示，依照第三典型实施例的液晶驱动器电路300由时序控制器1、信号调整电路4A、和多个栅极驱动器2A到2N构成。
每个栅极驱动器2A到2(N-1)通过信号线6与其下游紧挨着设置的栅极驱动器电气连接。就是说，栅极驱动器2A到2N彼此电气级联连接。
时序控制器1包括第一信号产生器15A、第二信号产生器15B、和延迟电路4B。
第一信号产生器15A与信号调整电路4A电气连接，信号调整电路4A通过信号线7与第一栅极驱动器2A电气连接。
第二信号产生器15B与延迟电路4B电气连接，延迟电路4B通过信号线7与第一栅极驱动器2A电气连接。
第一信号产生器15A产生均作为栅极控制信号的开始脉冲(VSP)信号和输出使能(VOE)信号，并将这些信号输出到信号调整电路4A。
第二信号产生器15B产生作为栅极控制信号的时钟(VCK)信号，并将时钟(VCK)信号输出到延迟电路4B。
第一信号产生器15A产生开始脉冲(VSP)信号和输出使能(VOE)信号。在该阶段，开始脉冲(VSP)信号的信号电平下降时的时序与输出使能(VOE)信号的信号电平下降时的电平一致。从第一信号产生器15A接收开始脉冲(VSP)信号和输出使能(VOE)信号时，相对于从第一信号产生器15A接收的输出使能(VOE)信号的信号电平下降时的时序，信号调整电路4A将从第一信号产生器15A接收的开始脉冲(VSP)信号的信号电平下降时的时序设定为早Δta或晚Δtb，由此确保这些时序彼此不一致。
第二信号产生器15B产生时钟(VCK)信号，并且相对于输出使能(VOE)信号的信号电平上升时的时序，延迟电路4B将从第二信号产生器15B接收的时钟(VCK)信号的信号电平上升时的时序延迟Δtc。
第一栅极驱动器2A通过信号线6将从时序控制器1接收的栅极控制信号(即开始脉冲(VSP)信号、输出使能(VOE)信号、和时钟(VCK)信号)传输到第二栅极驱动器2B。然后，第二栅极驱动器2B通过信号线6将从第一栅极驱动器2A接收的栅极控制信号传输到第三栅极驱动器2C。以同样的方式，栅极驱动器2M(A＜M＜N)通过信号线6将从栅极驱动器2(M-1)接收的栅极控制信号传输到栅极驱动器2(M+1)。
每个栅极驱动器2A到2N都在接收到的栅极控制信号所确定的时序将作为驱动信号的栅极信号VOUT传输到液晶面板110(见图4)。
例如，信号调整电路4A由集成电路(IC)构成。
时序控制器1、延迟电路4B、和栅极驱动器2A到2N共同从电源16接收电力用于其工作。
依照第三典型实施例的液晶驱动器电路300与依照第一典型实施例的液晶驱动器电路100在结构上区别仅在于信号调整电路4A没有被设置在时序控制器1中，而是被设置在时序控制器1外部的信号线7中。因而，依照第三典型实施例的液晶驱动器电路300以与依照第一典型实施例的液晶驱动器电路100的工作相同地进行工作。
与图4中所述的液晶显示器件150类似，液晶显示器件由液晶驱动器电路300和液晶面板110构成。
液晶面板110根据从栅极驱动器2A到2N接收到的栅极信号VOUT1到VOUTN、以及从源极驱动器10A到10N(见图13)接收到的源极信号SOUT1到SOUTN两者来显示图像。
第三典型实施例提供了与由前述第一典型实施例提供的相同的优点。
第一典型实施例的变形例、第二典型实施例、和第二典型实施例的变形例可与第三典型实施例组合。
可选择地，信号调整电路4A可被设置在第一栅极驱动器2A、每个第一到第N栅极驱动器2A到2N、和/或将彼此相邻设置的栅极驱动器电气连接的信号线6中。
在上述第三典型实施例中，信号调整电路4A被设计成相对于输出使能(VOE)信号的信号电平下降时的时序，将开始脉冲(VSP)信号的信号电平下降时的时序设置为较早或较晚。可选择地，信号调整电路4A可被设计成相对于输出使能(VOE)信号的信号电平上升时的时序，将开始脉冲(VSP)信号的信号电平上升时的时序设置为较早或较晚，或者可被设计为相对于输出使能(VOE)信号的信号电平下降时的时序和输出使能(VOE)信号的信号电平上升时的时序，分别将开始脉冲(VSP)信号的信号电平下降时的时序和开始脉冲(VSP)信号的信号电平上升时的时序设置为较早或较晚。
[第四典型实施例]
图13是依照本发明第四典型实施例的液晶驱动器电路400的框图。
依照第四典型实施例的液晶驱动器电路400与依照第一典型实施例的液晶驱动器电路100在结构上不同如下所述。
第一，液晶驱动器电路400附加地包括每个都向液晶面板110发射源极信号SOUT1到SOUTL的第一到第L源极驱动器10A到10L。
第二，第四典型实施例中的时序控制器1附加地包括第三信号产生器15C和第二延迟电路4C。
除了上述不同之外，依照第四典型实施例的液晶驱动器电路400与第一典型实施例的液晶驱动器电路100结构上相同。因而，与第一典型实施例对应的部件或元件提供了相同的参考标记，并以与第一实施例中相应的部件或元件相同的方式工作，除非下面另有说明。
第三信号产生器15C被设计成产生，例如，作为源极控制信号的极性反转(PC)信号和数据锁存脉冲(DLP)信号。产生的极性反转(PC)信号和数据锁存脉冲(DLP)信号被从第三信号产生器15C传输到第二延迟电路4C。
第二延迟电路4C从第三信号产生器15C接收极性反转(PC)信号和数据锁存脉冲(DLP)信号。
第二延迟电路4C通过信号线7S与第二信号产生器4B电气连接。第二延迟电路4C通过信号线7S接收时序信号，该时序信号表示时钟(VCK)信号的信号电平变化时的时序，例如，时钟(VCK)信号的信号电平上升时的时序。
接收极性反转(PC)信号和时序信号时，相对于时钟(VCK)信号的信号电平变化时的时序，第二延迟电路4C将极性反转(PC)信号的信号电平变化时的时序延迟预定的时间Δt。
例如，第二延迟电路4C由延迟线构成。
每个源极驱动器2A到2L都通过信号线7L与第二延迟电路4C电气连接。
每个源极驱动器2A到2L从电源16接收电力用于其工作。
对于栅极信号VOUT1到VOUTN的传输，依照第四典型实施例的液晶驱动器电路400以与第一典型实施例的液晶驱动器电路100相同的方式工作。因此，下面解释在依照第四典型实施例的液晶驱动器电路400中用于输出源极信号SOUT1到SOUTL的工作。
第三信号产生器15C产生极性反转(PC)信号和数据锁存脉冲(DLP)信号，并将这些信号传输到第二延迟电路4C。
从第三信号产生器15C接收极性反转(PC)信号和数据锁存脉冲(DLP)信号时，以及通过信号线7S进一步从第二信号产生器15B接收时序信号时，相对于时钟(VCK)信号的信号电平变化时的电平，第二延迟电路4C将极性反转(PC)信号的信号电平变化时的时序延迟了预定时间Δt。
然后，第二延迟电路4C通过信号线7L将延迟的极性反转(PC)信号和数据锁存脉冲(DLP)信号输出到第一到第L源极驱动器2A到2L的每一个。
接收延迟的极性反转(PC)信号和数据锁存脉冲(DLP)信号时，每个源极驱动器2A到2L分别将源极信号SOUT1到SOUTL输出到液晶面板110(见图4)。
第四典型实施例提供了与由第一典型实施例提供的相同的优点，并附加提供了下述优点，即通过相对于时钟(VCK)信号的信号电平变化时的时序，将极性反转(PC)信号的信号电平变化时的时序延迟预定时间Δt，可减小电力消耗和逻辑电源的波动。
在上述第四典型实施例中，第二延迟电路4C被设计成相对于时钟(VCK)信号的信号电平变化时的时序，将极性反转(PC)信号的信号电平变化时的时序延迟预定时间Δt。可选择地，第二延迟电路4C被设计成相对于时钟(VCK)信号的信号电平变化时的时序，将数据锁存脉冲(DLP)信号的信号电平变化时的时序延迟预定时间Δt，或者相对于时钟(VCK)信号的信号电平变化时的时序，将极性反转(PC)信号的信号电平变化时的时序和数据锁存脉冲(DLP)信号的信号电平变化时的时序均延迟预定时间Δt。
代替延迟线，第二延迟电路4C由集成电路构成，在该情形中，可相对于时钟(VCK)信号的信号电平下降时的时序将极性反转(PC)信号和/或数据锁存脉冲(DLP)信号的信号电平下降时的时序设置为较早或较晚，或者被设计成相对于输出使能(VOE)信号的信号电平下降时的时序和输出使能(VOE)信号的信号电平上升时的时序，分别将极性反转(PC)信号和/或数据锁存脉冲(DLP)信号的信号电平下降时的时序和极性反转(PC)信号和/或数据锁存脉冲(DLP)信号的信号电平上升时的时序设置为较早或较晚。
依照第四典型实施例的液晶驱动器电路400被设计成包括依照第一典型实施例的液晶驱动器电路100。可选择地，代替依照第一典型实施例的液晶驱动器电路100，液晶驱动器电路400可被设计成包括依照第一典型实施例的变形例、第二典型实施例、或第二典型实施例的变形例的液晶驱动器电路。
依照第四典型实施例的液晶驱动器电路400被设计成包括通过其将极性反转(PC)信号和数据锁存脉冲(DLP)信号传输到第一到第L源极驱动器2A到2L的多个信号线7L。可选择地，代替多个信号线7L，液晶驱动器电路400被设计成包括单个信号线7L，从而该单个信号线将时序控制器1和每个源极驱动器2A到2L彼此电气连接，在该情形中，通过该单个信号线传输极性反转(PC)信号和数据锁存脉冲(DLP)信号。
上述内容可应用于后述的典型实施例，其变形例包括用于将极性反转(PC)信号和数据锁存脉冲(DLP)信号传输到源极驱动器2A到2L的多个信号线7L。
[第四典型实施例的第一变形例]
图14是依照本发明第四典型实施例的第一变形例的液晶驱动器电路410的框图。
依照第四典型实施例的第一变形例的液晶驱动器电路410与第四典型实施例的液晶驱动器电路400结构上不同如下所述。
第一，在第四典型实施例的第一变形例中的时序控制器1被设计成不包括第二延迟电路4C。
第二，第一到第L源极驱动器10A到10L的每一个被设计成包括产生源极信号SOUT1到SOUTL并向液晶面板110输出源极信号SOUT1到SOUTL的源极信号产生器18。
第三，第一到第L源极驱动器10A到10L的每一个都被设计成包括第三延迟电路4D。
除了上述区别，依照第四典型实施例的第一变形例的液晶驱动器电路410与依照第一典型实施例的液晶驱动器电路400结构上相同。因而，与第四典型实施例对应的部件或元件提供了相同的参考标记，并以与第一实施例中相应的部件或元件相同的方式工作，除非下面另有说明。
第一到第L源极驱动器10A到10L中装备的每个第三延迟电路4D通过信号线7L与第三信号产生器15C电气连接，并进一步分别与第一到第L源极驱动器10A到10L中装备的每个源极信号产生器18电气连接。就是说，第一到第L源极驱动器10A到10L中装备的每个第三延迟电路4D被设置在信号线7L中第三信号产生器15C的下游，并被设置在每个源极信号产生器18的上游。极性反转(PC)信号被通过信号线7L从第三信号产生器15C传输到第三延迟电路4D。
源极驱动器10A到10L中装备的每个源极信号产生器18通过信号线7M与第三信号产生器15C电气连接。数据锁存脉冲(DLP)信号被通过信号线7M从第三信号产生器15C传输到源极信号产生器18。
依照第四典型实施例的第一变形例的液晶驱动器电路410的工作与依照第四典型实施例的液晶驱动器电路400的工作区别仅在于，在第四典型实施例中极性反转(PC)信号被第二延迟电路4C延迟，而在第四典型实施例的第一变形例中极性反转(PC)信号被每个第三延迟电路4D延迟。
时序控制器1中装备的第三信号产生器15C通过信号线7L和7M分别将极性反转(PC)信号和数据锁存脉冲(DLP)信号传输到第一到第L源极驱动器10A到10L中装备的每个第三延迟电路4D。
在接收极性反转(PC)信号时，第一到第L源极驱动器10A到10L中装备的每个第三延迟电路4D相对于时钟(VCK)信号将极性反转(PC)信号延迟。具体地说，相对于时钟(VCK)信号的信号电平变化时的时序，每个第三延迟电路4D将极性反转(PC)信号的信号电平变化时的时序延迟预定的时间Δt。
然后，每个第三延迟电路4D将延迟的极性反转(PC)信号输出到相关的源极信号产生器18。
在从相关的第三延迟电路4D接收极性反转(PC)信号时，根据从相关的第三延迟电路4D接收的极性反转(PC)信号和从第三信号产生器15C接收的数据锁存脉冲(DLP)信号，第一到第L源极驱动器10A到10L中装备的源极信号产生器18分别将源极信号SOUT1到SOUTL输出到液晶面板110。
依照第四典型实施例的第一变形例的液晶驱动器电路410提供了与由依照第四典型实施例的液晶驱动器电路400提供的相同的优点。
依照第四典型实施例的第一变形例的液晶驱动器电路410被设计成包括通过其将极性反转(PC)信号传输到第三延迟电路4D的信号线7L和通过其将数据锁存脉冲(DLP)信号传输到源极信号产生器18的信号线7M。可选择地，液晶驱动器电路410可被设计成包括单个信号线代替信号线7L和7M，从而该单个信号线将第三信号产生器15C和第一源极驱动器10A彼此电气连接，并进一步将彼此相邻设置的源极驱动器电气连接，在该情形中，通过单个信号线传输极性反转(PC)信号和数据锁存脉冲(DLP)信号，但仅极性反转(PC)信号被第三延迟电路4D延迟，且数据锁存脉冲(DLP)信号没有被第三延迟电路4D延迟。
上述内容可应用于后述的典型实施例，其变形例包括用于将极性反转(PC)信号和数据锁存脉冲(DLP)信号传输到源极驱动器2A到2L的多个信号线7L和7M。
[第四典型实施例的第二变形例]
图15是依照本发明第四典型实施例的第二变形例的液晶驱动器电路420的框图。
依照第四典型实施例的第二变形例的液晶驱动器电路420与第四典型实施例的液晶驱动器电路400结构上区别如下所述。
第一，第四典型实施例的第二变形例中的时序控制器1被设计成不包括第二延迟电路4C。
第二，第四延迟电路4E被分别设置在将第三信号产生器15C与第一到第L源极驱动器10A到10L电气连接的每个信号线7L中。
除了上述区别，依照第四典型实施例的第二变形例的液晶驱动器电路420与依照第一典型实施例的液晶驱动器电路400结构上相同。因而，与第四典型实施例对应的部件或元件提供了相同的参考标记，并以与第一实施例中相应的部件或元件相同的方式工作，除非下面另有说明。
依照第四典型实施例的第二变形例的液晶驱动器电路420的工作与依照第四典型实施例的液晶驱动器电路400的工作的区别仅在于，在第四典型实施例中极性反转(PC)信号被第二延迟电路4C延迟，而在第四典型实施例的第二变形例中极性反转(PC)信号被每个第四延迟电路4E延迟。
因而，依照第四典型实施例的第二变形例的液晶驱动器电路420提供了与由依照第四典型实施例的液晶驱动器电路400提供的相同的优点。
[第四典型实施例的第三变形例]
图16是依照本发明第四典型实施例的第三变形例的液晶驱动器电路430的框图。
依照第四典型实施例的第三变形例的液晶驱动器电路430与第四典型实施例的液晶驱动器电路400结构上区别如下所述。
第一，第一到第L源极驱动器10A到10L的每一个都被设计成包括产生并向液晶面板110输出源极信号SOUT1到SOUTL的源极信号产生器18。
第二，第一到第L源极驱动器10A到10L的每一个都被设计成包括第三延迟电路4D。
第三，第四延迟电路4E被分别设置在将第三信号产生器15C与第一到第L源极驱动器10A到10L电气连接的每个信号线7L中。
除了上述区别，依照第四典型实施例的第三变形例的液晶驱动器电路430与依照第一典型实施例的液晶驱动器电路400结构上相同。因而，与第四典型实施例对应的部件或元件提供了相同的参考标记，并以与第一实施例中相应的部件或元件相同的方式工作，除非下面另有说明。
简要地说，依照第四典型实施例的第三变形例的液晶驱动器电路430具有与依照第四典型实施例的液晶驱动器电路400、依照第四典型实施例的第一变形例的液晶驱动器电路410、和依照第四典型实施例的第二变形例的液晶驱动器电路420的结构的组合相对应的结构。
依照第四典型实施例的第三变形例的液晶驱动器电路430的工作与依照第四典型实施例的液晶驱动器电路400的工作的区别仅在于，在第四典型实施例中极性反转(PC)信号被第二延迟电路4C延迟，在第四典型实施例的第三变形例中极性反转(PC)信号被第二延迟电路4C、第四延迟电路4E和第三延迟电路4D延迟。
因而，依照第四典型实施例的第三变形例的液晶驱动器电路430提供了与由依照第四典型实施例的液晶驱动器电路400提供的相同的优点。
在依照第四典型实施例的第三变形例的液晶驱动器电路430中，极性反转(PC)信号在每个第一到第L源极驱动器10A到10L中延迟了相同的时间。具体地说，假定极性反转(PC)信号被第二延迟电路4C延迟了Δt1，被第四延迟电路4E延迟了Δt2，被第三延迟电路4E延迟了Δt3，则在第一到第L源极驱动器10A到10L的每一个中极性反转(PC)信号被延迟了(Δt1+Δt2+Δt3)。
本领域技术人员应当清楚，可以将第四典型实施例及其第一到第三变形例的任意一个或多个彼此进行组合。
例如，通过将第四典型实施例及其第一变形例彼此组合，最终的液晶驱动器电路将包括图13中所示的第二延迟电路4C和图14中所示的第三延迟电路4D。可选择地，通过将第四典型实施例及其第二变形例彼此组合，最终的液晶驱动器电路将包括图13中所示的第二延迟电路4C和图15中所示的第四延迟电路4E。
依照上述第一到第四典型实施例及其变形例的液晶驱动器电路优选地用于有源矩阵型液晶显示器件，尤其用于TFT(薄膜晶体管)液晶显示器件。
除上述典型实施例之外，本发明还具有如下所述的优选典型实施例。
在液晶驱动器电路的优选典型实施例中，相对于其余控制信号的信号电平变化时的时序，时序控制器将控制信号的至少其中之一的信号电平变化时的时序延迟。
在液晶驱动器电路的优选典型实施例中，时序控制器将控制信号的至少其中之一的信号电平变化时的时序设置为比其余控制信号变化时的时序早或晚。
在液晶驱动器电路的优选典型实施例中，液晶驱动器电路进一步包括延迟电路，其用于相对于其余控制信号的信号电平变化时的时序，该延迟电路将控制信号的至少其中之一的信号电平变化时的时序延迟。
在液晶驱动器电路的优选典型实施例中，液晶驱动器电路进一步包括信号调整电路，该信号调整电路将控制信号的至少其中之一的信号电平变化时的时序设置为比其余控制信号变化时的时序早或晚。
在液晶驱动器电路的优选典型实施例中，控制信号包括时钟信号和输出使能信号，相对于输出使能信号的信号电平变化时的时序，时序控制器将时钟信号的信号电平变化时的时序延迟。
在液晶驱动器电路的优选典型实施例中，控制信号包括时钟信号和输出使能信号，相对于输出使能信号的信号电平变化时的时序，延迟电路将时钟信号的信号电平变化时的时序延迟。
在液晶驱动器电路的优选典型实施例中，液晶驱动器电路进一步包括从时序控制器接收至少两个控制信号的至少两个元件驱动器、和第二延迟电路，其用于相对于至少两个控制信号的其余控制信号的信号电平变化时的时序，该第二延迟电路将该至少两个控制信号的至少其中之一的信号电平变化时的时序延迟。
在液晶驱动器电路的优选典型实施例中，延迟电路由延迟线和集成电路之一构成。
在液晶驱动器电路的优选典型实施例中，延迟电路被装备在每个栅极驱动器中。
在液晶驱动器电路的优选典型实施例中，栅极驱动器彼此电气级联连接，延迟电路仅被装备在栅极驱动器中被设置在最上游的栅极驱动器中。
在液晶驱动器电路的优选典型实施例中，延迟电路被装备在时序控制器和每个栅极驱动器中。
在液晶驱动器电路的优选典型实施例中，栅极驱动器彼此电气级联连接，延迟电路被设置在时序控制器与栅极驱动器中被设置在最上游的栅极驱动器之间。
在液晶驱动器电路的优选典型实施例中，栅极驱动器彼此电气级联连接，延迟电路被设置在栅极驱动器中彼此相邻设置的栅极驱动器之间。
在液晶驱动器电路的优选典型实施例中，栅极驱动器彼此电气级联连接，延迟电路被设置在栅极驱动器中设置于最上游的第一栅极驱动器与相邻第一栅极驱动器设置的第二驱动器之间。
在液晶驱动器电路的优选典型实施例中，第二延迟电路被设置在时序控制器、每个源极驱动器、和将时序控制器与源极驱动器彼此电气连接的每个信号线的至少其中之一中。
在驱动液晶显示器件的方法的优选典型实施例中，步骤(b)包括下述步骤，即将控制信号的至少其中之一的信号电平变化时的时序设置为比其余控制信号变化时的时序早或晚。
在驱动液晶显示器件的方法的优选典型实施例中，假定液晶驱动器电路进一步包括从时序控制器接收至少两个控制信号的至少两个源极驱动器，则该方法进一步包括相对于该至少两个控制信号的其余控制信号的信号电平变化时的时序，改变该至少两个控制信号中的至少其中之一的信号电平变化时的时序。
下面描述由上述典型实施例及其变形例获得的典型优点。
依照上述实施例，因为所有控制信号的信号电平被设计成不同时变化，所以可减小逻辑电源波动。
此外，因为在液晶面板中运行的控制信号不同时变化，所以可将峰值电流分散到不同的时序中。
尽管结合特定的典型实施例描述了本发明，但应当理解，本发明包含的主题并不限于这些具体的实施例。相反，本发明的主题意在包括落在随后权利要求的精神和范围内的所有选择、修改和等价物。
本申请基于并要求2007年3月29日提交的日本专利申请No.2007-087877的优先权，其全部内容，包括说明书、权利要求书、附图和摘要在这里全部结合作为参考。

Claims (20)

1.一种液晶驱动器电路，包括：
从其发射至少两个控制信号的时序控制器；和
从所述时序控制器接收所述控制信号的至少两个栅极驱动器，
其特征在于控制所述控制信号，使得其信号电平不同时变化。
2.根据权利要求1所述的液晶驱动器电路，其中，所述时序控制器相对于其余所述控制信号的信号电平变化时的时序，将所述控制信号中的至少一个的信号电平变化时的时序延迟。
3.根据权利要求1所述的液晶驱动器电路，其中，所述时序控制器将所述控制信号中的至少一个的信号电平变化时的时序设置为比其余所述控制信号变化时的时序早或晚。
4.根据权利要求1所述的液晶驱动器电路，进一步包括延迟电路，该延迟电路相对于其余所述控制信号的信号电平变化时的时序，将所述控制信号中的至少一个的信号电平变化时的时序延迟。
5.根据权利要求1所述的液晶驱动器电路，进一步包括信号调整电路，该信号调整电路将所述控制信号中的至少一个的信号电平变化时的时序设置为比其余所述控制信号变化时的时序早或晚。
6.根据权利要求2所述的液晶驱动器电路，其中，所述控制信号包括时钟信号和输出使能信号，所述时序控制器相对于所述输出使能信号的信号电平变化时的时序，将所述时钟信号的信号电平变化时的时序延迟。
7.根据权利要求4所述的液晶驱动器电路，其中，所述控制信号包括时钟信号和输出使能信号，所述延迟电路相对于所述输出使能信号的信号电平变化时的时序，将所述时钟信号的信号电平变化时的时序延迟。
8.根据权利要求4所述的液晶驱动器电路，其中，所述延迟电路由延迟线和集成电路之一构成。
9.根据权利要求4所述的液晶驱动器电路，其中，所述延迟电路被装备在每个所述栅极驱动器中。
10.根据权利要求4所述的液晶驱动器电路，其中，所述栅极驱动器彼此电气级联连接，并且所述延迟电路仅被装备在所述栅极驱动器中被设置在最上游的栅极驱动器中。
11.根据权利要求4所述的液晶驱动器电路，其中，所述延迟电路被装备在所述时序控制器和每个所述栅极驱动器中。
12.根据权利要求4所述的液晶驱动器电路，其中，所述栅极驱动器彼此电气级联连接，并且所述延迟电路被设置在所述时序控制器与所述栅极驱动器中被设置在最上游的栅极驱动器之间。
13.根据权利要求4所述的液晶驱动器电路，其中，所述栅极驱动器彼此电气级联连接，并且所述延迟电路被设置在所述栅极驱动器中彼此相邻设置的各栅极驱动器之间。
14.根据权利要求4所述的液晶驱动器电路，其中，所述栅极驱动器彼此电气级联连接，并且所述延迟电路被设置在所述栅极驱动器中被设置于最上游的第一栅极驱动器和邻近所述第一栅极驱动器设置的第二驱动器之间。
15.根据权利要求1到14中任意一个所述的液晶驱动器电路，进一步包括从所述时序控制器接收至少两个控制信号的至少两个源极驱动器、和第二延迟电路，该第二延迟电路用于相对于所述至少两个控制信号的其余控制信号的信号电平变化时的时序，将所述至少两个控制信号中的至少一个的信号电平变化时的时序延迟。
16.根据权利要求15所述的液晶驱动器电路，其中，所述第二延迟电路被设置在所述时序控制器、每个所述源极驱动器、和将所述时序控制器与所述源极驱动器彼此电气连接的每个信号线中的至少之一中。
17.一种液晶显示器件，包括：
如权利要求1到14中任意一个定义的液晶驱动器电路；和
液晶面板，
其中所述液晶显示面板从所述栅极驱动器接收所述栅极控制信号用于其操作。
18.一种驱动包括液晶驱动器电路和液晶面板的液晶显示器件的方法，所述液晶驱动器电路包括从其发射至少两个控制信号的时序控制器、和接收所述控制信号并向所述液晶显示面板输出栅极控制信号的至少两个栅极驱动器，
所述方法包括：
(a)在所述时序控制器中产生至少两个控制信号；
(b)相对于其余控制信号的信号电平变化时的时序，改变所述控制信号中的至少一个的信号电平变化时的时序；和
(c)将所述控制信号从所述液晶驱动器电路传输到所述液晶面板。
19.根据权利要求18所述的方法，其中，所述步骤(b)包括下述步骤，将所述控制信号中的至少一个的信号电平变化时的时序设置为比其余所述控制信号变化时的时序早或晚。
20.根据权利要求18或19所述的方法，其中，所述液晶驱动器电路进一步包括从所述时序控制器接收至少两个控制信号的至少两个源极驱动器，
所述方法进一步包括相对于所述至少两个控制信号的其余控制信号的信号电平变化时的时序，改变所述至少两个控制信号中的至少一个的信号电平变化时的时序。
CNA2008100907564A 2007-03-29 2008-03-31 液晶驱动器电路和驱动包括它的液晶显示器件的方法 Pending CN101276565A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-087877 2007-03-29
JP2007087877A JP2008249811A (ja) 2007-03-29 2007-03-29 液晶駆動回路、これを備える液晶表示装置及び駆動方法

Publications (1)

Publication Number Publication Date
CN101276565A true CN101276565A (zh) 2008-10-01

Family

ID=39793417

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100907564A Pending CN101276565A (zh) 2007-03-29 2008-03-31 液晶驱动器电路和驱动包括它的液晶显示器件的方法

Country Status (3)

Country Link
US (1) US20080238844A1 (zh)
JP (1) JP2008249811A (zh)
CN (1) CN101276565A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890923A (zh) * 2012-10-23 2013-01-23 深圳市华星光电技术有限公司 一种液晶面板的扫描驱动电路、液晶显示装置和驱动方法
WO2017000621A1 (zh) * 2015-06-30 2017-01-05 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168486B2 (en) * 2009-06-24 2012-05-01 Intersil Americas Inc. Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
TWI380377B (en) * 2009-12-23 2012-12-21 Intersil Inc Methods for manufacturing enhancement-mode hemts with self-aligned field plate
KR101688599B1 (ko) 2010-06-01 2016-12-23 삼성전자 주식회사 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ｉｃ 및 영상신호처리시스템
KR20120134804A (ko) 2011-06-03 2012-12-12 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9311840B2 (en) * 2011-08-26 2016-04-12 Himax Technologies Limited Display and operating method thereof
CN104078015B (zh) * 2014-06-18 2016-04-06 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示装置及驱动方法
JP6513447B2 (ja) * 2015-03-25 2019-05-15 シナプティクス・ジャパン合同会社 半導体装置、電子機器及び制御方法
CN105070244B (zh) * 2015-09-18 2017-10-03 京东方科技集团股份有限公司 驱动电路及其驱动方法、触控显示面板和触控显示装置
KR102525544B1 (ko) * 2017-07-21 2023-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890923A (zh) * 2012-10-23 2013-01-23 深圳市华星光电技术有限公司 一种液晶面板的扫描驱动电路、液晶显示装置和驱动方法
WO2014063335A1 (zh) * 2012-10-23 2014-05-01 深圳市华星光电技术有限公司 一种液晶面板的扫描驱动电路、液晶显示装置和驱动方法
CN102890923B (zh) * 2012-10-23 2016-03-09 深圳市华星光电技术有限公司 一种液晶面板的扫描驱动电路、液晶显示装置和驱动方法
WO2017000621A1 (zh) * 2015-06-30 2017-01-05 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置
US9875712B2 (en) 2015-06-30 2018-01-23 Boe Technology Group Co., Ltd. Gate driving circuit and driving method thereof, and display device

Also Published As

Publication number Publication date
US20080238844A1 (en) 2008-10-02
JP2008249811A (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
CN101276565A (zh) 液晶驱动器电路和驱动包括它的液晶显示器件的方法
US9824614B2 (en) Gate driving method and display device
CN110164352B (zh) 移位寄存器电路及其驱动方法、栅极驱动电路和显示面板
CN108877638B (zh) 驱动电路、升压芯片及显示装置
CN100524436C (zh) 驱动显示板以减少灰度级电压产生器功耗的设备和方法
CN105390116B (zh) 栅极驱动电路
US20180204494A1 (en) Shift register unit, gate driving circuit and driving method thereof, and display apparatus
CN101350167B (zh) 显示装置及其驱动方法
CN102013244B (zh) 液晶显示器驱动电路及相关驱动方法
CN110956919A (zh) 移位寄存器电路及其驱动方法、栅极驱动电路和显示面板
CN105654905A (zh) 移位寄存器及其驱动方法、驱动电路和显示装置
CN104252851A (zh) 移位寄存器
CN100573645C (zh) 一种可产生延迟驱动信号的驱动电路
CN102098831A (zh) 驱动光源的装置和方法
CN109064993A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN101025906B (zh) 显示装置及其驱动方法
CN105096874A (zh) 一种goa电路、阵列基板和液晶显示器
JP2009258733A (ja) 液晶ディスプレーの駆動方法及び駆動装置
KR102224890B1 (ko) 게이트 구동 방법 및 표시장치
WO2020177688A1 (zh) 时钟信号测试电路及其控制方法、显示面板及测试装置
CN104347028A (zh) 级和使用级的有机发光显示装置
US8786353B2 (en) Multi-channel semiconductor device and display device comprising same
CN113113071A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105976778A (zh) 液晶显示面板的数据驱动系统
US11587512B2 (en) Display panel and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081001