CN100573645C - 一种可产生延迟驱动信号的驱动电路 - Google Patents
一种可产生延迟驱动信号的驱动电路 Download PDFInfo
- Publication number
- CN100573645C CN100573645C CNB2006101084090A CN200610108409A CN100573645C CN 100573645 C CN100573645 C CN 100573645C CN B2006101084090 A CNB2006101084090 A CN B2006101084090A CN 200610108409 A CN200610108409 A CN 200610108409A CN 100573645 C CN100573645 C CN 100573645C
- Authority
- CN
- China
- Prior art keywords
- signal
- delay
- order
- enabling signal
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 235000012431 wafers Nutrition 0.000 claims description 51
- 239000010409 thin film Substances 0.000 claims description 28
- 238000003860 storage Methods 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 239000000872 buffer Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000001052 transient effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提出一种可产生延迟驱动信号的驱动电路，至少包含：驱动单元耦接数据线，其中此驱动单元可接收时钟信号以及第一启动信号，来产生驱动信号以驱动数据线，以及延迟单元耦接此驱动单元，用以接收时钟信号以及第一启动信号，可根据控制信号产生延迟于该第一启动信号一时间周期的第二启动信号。
Description
技术领域
本发明与一种驱动电路有关，特别是与液晶显示器驱动电路有关。
背景技术
一般而言，对于一个液晶显示器而言，其结构如图1所示，其中该液晶显示器面板是由交叉的数据线D1，D2，D3...Dy和扫描线G1，G2，G3...Gx所组成，每一对数据线和扫描线可控制一像素区域，例如，数据线D1和扫描线G1可用以控制像素区域100。
像素区域100的等效电路如图1所示，每一个像素区域具有相同的结构，包括控制用的薄膜晶体管101，储存电容Cs和由像素电极和共同电极结构而成的液晶电容Clc。薄膜晶体管的栅极与漏极分别连接扫描线G1与数据线D1，通过扫描线G1上所传送的扫描信号可控制薄膜晶体管101的导通，因此图像信号可由数据线D1写入像素区域100内。
扫描线驱动电路102会根据扫描控制数据序列送出扫描信号至扫描线G1，G2，G3...Gx上，当其中一扫描线被扫描信号扫描到后，连接于此扫描线的薄膜晶体管会被导通，而未被扫描到的薄膜晶体管会被关闭，当此列的薄膜晶体管被导通后，源极驱动电路104会根据图像数据送出图像信号到数据线D1，D2，D3...Dy上，以显示图像。当扫描线驱动电路102完成所有扫描线的扫描后，单一图像图场的显示即告完成，其中扫描线的扫描会重复进行，因此后续的图像图场会连续显示。
然而，由于扫描信号传送会经过一条很长的扫描线，因此会造成传送波形产生延迟的状况，如图2所示。例如以扫描扫描线G1为例，其最初端点的扫描信号为扫描波形201，而当扫描信号传递至远端时，其扫描信号为扫描波形202，其正缘上升波形与负缘下降波形均产生严重的延迟情况，此现象将造成远端薄膜晶体管完全开启的时间较近端短，导致源极驱动电路对储存电容充电时间较短，造成充电不足的现象。此外负缘下降波形延迟的情况，有可能会造成相邻两扫描线控制的薄膜晶体管同时被开启而造成误操作。传统上为解决此问题，如图3所示，通过触发信号301让相邻两扫描线的扫描信号间具有时间间隔t，例如周期302为扫描扫描线G1的周期，而周期303为扫描扫描线G2的周期，两者间具有时间间隔t，其中点306为薄膜晶体管的截止点。依此，扫描线G1最初端点的扫描信号为扫描波形304，而远端为扫描波形305，两者间虽有延迟情况，但因扫描完扫描线G1后，会在时间间隔t后，再进行扫描扫描线G2，因此可杜绝相邻两扫描线控制的薄膜晶体管同时被开启的情况发生，而完整地将数据波形307写入。
虽然可通过此时间间隔来解决薄膜晶体管同时被开启的情况，但无可避免若要对远端晶体管的储存电容进行完全充电，势必要拉长时间间隔，藉以确保不会因扫描信号的延迟，而使得远端晶体管的储存电容充电时间不足。然如此会造成因各液晶电容显示电压不均匀而影响输出画面质量，因此如何降低此时间间隔t，即成为追求的目标。
发明内容
因此，本发明的主要目的是在提供一种电路装置，其可避免相邻两扫描线控制的薄膜晶体管同时被开启而造成误操作。
本发明的一目的是在提供一种电路装置，其可增加储存电容的充电时间。
本发明的一目的是在提供一种串接式的源极驱动电路装置，藉以循序触发数据线。
本发明的一目的是在提供一种串接式的源极驱动电路装置，藉以减少对储存电容进行充电时的瞬间大电流。
本发明的一目的是在提供一种电路装置，其可降低相邻两扫描线的扫描信号的时间间隔。
本发明的一目的是在提供一种电路装置，其可调整相邻两扫描线的扫描信号间的时间间隔。
鉴于上述目的，本发明提出一种电路装置，其可根据控制信号来驱动液晶显示器的数据线，此电路装置至少包含，驱动单元耦接数据线，其中此驱动单元可接收时钟信号以及第一启动信号，来产生驱动信号以驱动数据线，以及延迟单元耦接此驱动单元，用以接收时钟信号以及第一启动信号，可根据控制信号产生延迟于该第一启动信号一时间周期的第二启动信号，以对应扫描信号的延迟，其中，所述第二启动信号中的高电平的起始时间和第一启动信号中的高电平的起始时间同步，而该高电平的结束时间晚于第一启动信号中的相应高电平的结束时间。
在一实施例中，本发明的延迟单元还包括控制电路，接收控制信号以产生多个切换信号，以及至少一延迟元件耦接该控制电路，用以接收时钟信号、第一启动信号以及切换信号。
在一实施例中，每一延迟元件包含多个切换开关以及一对应的延迟电路，而每一延迟电路对应特定延迟时间，切换信号会切换开关来选择延迟时间以输出第二启动信号。
在另一实施例中，本发明亦提供一种驱动方法，用以驱动包括多条数据线以及多条交叉横跨该些数据线的扫描线的液晶面板，其中于数据线与扫描线交叉处形成像素区域，而每一像素区域包含有至少一薄膜晶体管以及一储存电容，该方法包括顺序驱动该些条扫描线；以及当任一该些扫描线被驱动时，顺序驱动该些条数据线，使得像素区域的薄膜晶体管被对应扫描线开启时，其对应的数据线同时被驱动，其中所述启动信号中的高电平的起始时间彼此同步，而相应高电平的结束时间依次延迟，以对应扫描信号的延迟。
在另一实施例中，本发明亦提供一种驱动电路元件，用以驱动液晶显示器的多条数据线，至少包含：驱动单元耦接该些条数据线，用以接收至少一时钟信号以及一第一启动信号，藉以产生驱动信号以驱动该些条数据线；以及延迟单元耦接该驱动单元，用以接收该时钟信号以及该第一启动信号，并根据控制信号产生延迟于该第一启动信号一时间周期的第二启动信号，以对应扫描信号的延迟，其中，所述第二启动信号中的高电平的起始时间和第一启动信号中的高电平的起始时间同步，而该高电平的结束时间晚于第一启动信号中的相应高电平的结束时间。
由于本发明让行方向各驱动集成电路晶片所产生的驱动信号，亦以时间差的方式来驱动对应的各数据线，以搭配扫描线上的扫描信号延迟。因此可配合薄膜晶体管的开启时间，确实对连接扫描线各级薄膜晶体管的储存电容进行充电。
附图说明
为让本发明的上述和其他目的、特征、和优点能更明显易懂，配合所附图式，加以说明如下：
图1所示为一液晶显示器的上视图。
图2所示为一扫描信号产生波形延迟状况的示意图。
图3所示为传统上用以解决扫描信号延迟所使用的驱动波形示意图。
图4所示为根据本发明一实施例的液晶显示器上视图。
图5所示为根据本发明使用一具延迟的数据信号与扫描信号间的关系图。
图6所示为行方向各驱动集成电路晶片X1，X2...Xn，在接受上一级驱动集成电路晶片所传送的启动信号触发后，再行产生一启动信号传送给下一级驱动集成电路晶片的各波形。
图7所示为根据本发明行驱动集成电路晶片的电路架构图。
图8所示为延迟控制电路的详细电路图。
图9所示为根据本发明另一实施例的延迟控制电路详细电路图。
图10所示为将此延迟控制电路整合于驱动集成电路晶片中的概略图示。
[主要元件标号说明]
D1，D2，D3...Dy 数据线
G1，G2，G3...Gx 扫描线
Cs 储存电容
Clc 液晶电容
Y1，Y2...Yn 列方向的驱动集成电路晶片
X1，X2...Xn 行方向的驱动集成电路晶片
W1，W2...Wn 驱动信号
S-1，S-2，S-3...，S-2 p 开关
O-1，O-2，O-3...，O-2 p 切换信号
100 像素区域 101 薄膜晶体管
102 扫描线驱动电路 104 源极驱动电路
201、202、304和305 扫描波形
301 触发信号 302、303 周期
306 薄膜晶体管的截止点
307 数据波形 400 液晶面板
404 时钟控制器 406 灰阶电压产生器
408 直流/直流转换器 501和502 启动信号
503和504 扫描信号 505 数据信号
70 驱动集成电路晶片 700 驱动单元
701 移位寄存器 702 数据暂存器
703 数据锁存器 704 电压转换器
705 数字/模拟转换器 706 输出缓冲器
707 RGB接脚
708、709、711、712和713 接脚
710和900 延迟控制电路
7101 控制电路 7102 延迟元件
7103 延迟电路
9011，9012，...，901m 启动信号
具体实施方式
参阅图4所示为根据本发明较佳实施例的液晶显示器架构概略图。其中包含位于玻璃基板(图中未显示出)上用以显示图像的液晶面板400、列方向的驱动集成电路晶片Y1，Y2...Yn、行方向的驱动集成电路晶片X1，X2...Xn、时钟控制器404、灰阶电压产生器406及直流/直流转换器408。其中列方向的驱动集成电路晶片Y1，Y2...Yn用以产生扫描信号来驱动扫描线，而行方向的驱动集成电路晶片X1，X2...Xn用以产生数据信号来驱动数据线。时钟控制器404用以产生基准时钟给列方向的驱动集成电路晶片和行方向的驱动集成电路晶片。灰阶电压产生器406，作为将数字数据转换为电压时的基准电压，此基准电压会被传送至行方向的驱动集成电路晶片。而直流/直流转换器408则用以提供电源给列方向的驱动集成电路晶片Y1，Y2...Yn、行方向的驱动集成电路晶片X1，X2...Xn和灰阶电压产生器406。
其中本发明的直流/直流转换器408所产生的电力，灰阶电压产生器406所产生的基准电压，以及时钟控制器404所产生的基准时钟信号，均是以序列的方式，亦即以一个接一个(Cascade)的方式，传给行方向的驱动集成电路晶片X1，X2...Xn，来控制驱动集成电路晶片，以于面板上显示图像。
本发明通过让行方向的驱动信号，亦以时间差的方式来驱动各数据线，藉以搭配扫描线上的扫描信号延迟，以避免由于扫描线初端与末端的扫描信号延迟的缘故，造成连接于相邻扫描线的晶体管开启与关闭时间差异所造成的误操作。其作法如下所述，请参阅图5。图5所示为根据本发明使用具延迟的数据信号与扫描信号间的关系图。
请同时参阅图3与图5。传统上当使用不具延迟的数据信号进行储存电容的充电时，如图3所示，为了避免因为扫描信号的延迟，造成远端晶体管与邻接扫描线的近端晶体管同时开启，而造成误操作，因此会使用触发信号301让相邻两扫描线的扫描信号间具有一时间间隔，亦即藉此时间间隔让扫描线终端的晶体管关闭后，再行触发相邻的扫描线。
图5所示为根据本发明使用具延迟的数据信号与扫描信号间的关系图。在此图示中，仅绘出两触发信号501与502来分别代表触发行方向中的第一个驱动集成电路晶片X1与最后一个驱动集成电路晶片Xn(展示于图4中)，使其所产生的数据信号具时间差。然值得注意的是，在此两触发信号501与502中间仍具有多个触发信号，藉以触发行方向中的其他驱动集成电路晶片。
请参阅图6，其绘示行方向各驱动集成电路晶片X1，X2...Xn，在接受上一级驱动集成电路晶片所传送的启动信号触发后，再行产生启动信号传送给下一级驱动集成电路晶片的各波形。请同时参阅图6与图4，由于本发明的各信号均是以序列的方式，亦即以一个接一个(Ca scade)的方式，传给行方向的驱动集成电路晶片X1，X2...Xn，因此各启动信号亦是以循序的方式进行传送。其中波形600为时钟控制器404所产生的基准时钟信号，而启动信号W1为用以驱动驱动集成电路晶片X1的驱动信号。当驱动集成电路晶片X1接受此启动信号W1后，会产生另一延迟于启动信号W1的启动信号W2，用以驱动驱动集成电路晶片X2。而在驱动集成电路晶片X2接受此启动信号W2后，会产生另一延迟于启动信号W2的启动信号W3，用以驱动驱动集成电路晶片X3，依此类推。其中各启动信号间的延迟可由使用者自行设定，藉以对应扫描信号的延迟。
请再次参阅图5，扫描线近端所发出的扫描信号503传递至远端后，例如为扫描信号504，两者间会有时间差异。而本发明会根据此时间差异，来分别触发对应的行方向驱动集成电路，于本实施例中，启动信号501用以触发行方向中的第一个驱动集成电路晶片X1，使其送出对应的数据信号，而启动信号502，为由前一级驱动集成电路晶片Xn-1所产生，用以触发最后一个驱动集成电路晶片Xn，使其送出如图中所示的数据信号505。
根据此实施例，由于行方向驱动集成电路所送出的数据信号，会对应于延迟的扫描信号，亦即，薄膜晶体管的开启时间与行方向驱动集成电路所送出的数据信号同时，因此数据信号可对连接此薄膜晶体管的储存电容完全充电，且可避免传统上因对应的薄膜晶体管并未完全开启，即进行充电所造成的充电不足现像。另一方面，由于本发明是以循序的方式来依序触发行方向的驱动集成电路，因此可配合薄膜晶体管的开启时间，确实对连接扫描线各级薄膜晶体管的储存电容进行充电。换言之，根据本发明的电路装置，并不要求长的间隔时间来确保相邻扫描线的薄膜晶体管因同时开启而造成误操作，因此相邻两扫描线的扫描信号间的时间间隔可被缩短，在另一方面，也由于面板上的所有源极驱动电路会同时从供应电源端汲取相当大的瞬时大电流，进而造成供应电源产生瞬间压降，此现象会造成灰阶分压电阻串分压出不准确的灰阶电压，亦可通过时间差将瞬时大充电电流平均分配在时间轴上进而达到减少单一时间瞬时大电流的现象。
参阅图7所示为根据本发明行驱动集成电路晶片70的电路架构图，包括驱动单元700和延迟控制电路710。其中驱动单元700用以输出驱动信号Y1，Y2...Yn给连接此驱动集成电路晶片70的各数据线，而延迟控制电路710则是用以产生触发下一级驱动集成电路晶片70的启动信号，延迟特定时间后，在将其传送至下一级的驱动集成电路晶片，藉以触发下一级的驱动集成电路晶片。
其中驱动单元700包括移位寄存器701、数据暂存器702、数据锁存器703、电压转换器704、数字/模拟转换器705和输出缓冲器706。其中数字显示信号由RGB接脚707，依每一个时钟有一笔像素数据输入到数据暂存器702中储存，而此数据的储存是由移位寄存器701所控制。当像素数据在数据暂存器702中排满后，数据锁存器703会受接脚708所输入的驱动信号所控制开启，在一实施例中若为驱动集成电路晶片X1，则此驱动信号为图6中的W1，使像素数据往下，经电压转换器704进行像素数据的电压转换后，由数字/模拟转换器705根据接脚709所输入的参考电压值转换成模拟信号后，再由输出缓冲器706驱动面板。
而本发明为了产生延迟于此驱动电路驱动信号的另一驱动信号，来驱动下级驱动电路。因此于图7的电路架构中，会另行形成延迟控制电路710耦接此驱动单元，其中延迟控制电路710由接脚711所输入的控制信号所控制。此控制信号会控制延迟控制电路710，根据接脚712所输入的时钟信号，以及接脚708所输入的启动信号，例如为第一启动信号，产生延迟于此第一启动信号的第二启动信号由接脚713输出。
参阅图8所示为延迟控制电路710的详细电路图，其包括控制电路7101以及延迟元件7102。其中延迟元件7102包括延迟电路7103与耦接此延迟电路7103的开关S-1，S-2，S-3...，S-2 p。控制电路7101是由从行驱动集成电路晶片接脚711所输入的控制信号所控制。此控制信号会控制控制电路7101输出一系列的切换信号O-1，O-2，O-3...，O-2 p，来分别切换延迟电路7103的开关S-1，S-2，S-3...，S-2 p。而延迟元件7102则会接收行驱动集成电路晶片接脚712所输入的时钟信号，以及接脚708所输入的启动信号，并根据控制电路7101所输出一系列的切换信号O-1，O-2，O-3...，O-2 p，对开关S-1，S-2，S-3...，S-2 p所进行的切换，由接脚713输出一个延迟的启动信号。其中此启动信号的延迟时间与时钟信号有关。根据此实施例，若具有P组外部电压来组合接脚711所输入的控制信号，则此控制电路可产生2P种组合的切换信号来切换延迟元件7102的开关S-1，S-2，S-3...，S-2 p，以设定接脚713输出启动信号的延迟时间，而此延迟时间是以时钟信号周期为最小单位的整数倍周期。其中此控制电路7101例如为多工器。
值得注意的是，上述的实施例是以驱动集成电路晶片为延迟的最小单位，但在其他实施例中，亦可以单一数据线为延迟的最小单位，或以数根数据线为延迟的最小单位。参阅图9所示为根据本发明另一实施例的延迟控制电路900详细电路图，于此实施例中是以数根数据线为延迟的最小单位，若行方向驱动集成电路晶片可驱动n条数据线，则此延迟控制电路900中具有m个延迟元件7102，其中m小于n。其中每一延迟元件7102，均会接收行驱动集成电路晶片接脚712所输入的时钟信号，而第一个延迟元件7102接收接脚708所输入的启动信号，并根据控制电路7101所输出的切换信号进行切换，而对应输出延迟的启动信号9011，9012，...，901m至输出缓冲器706。其中启动信号901m除了传送给耦接的输出缓冲器706外，另传送给下一级的驱动集成电路晶片作为启动信号。
参阅图10所示为将此延迟控制电路900整合于驱动集成电路晶片中的概略图示。请同时参阅图9与图10。其中延迟控制电路900所输出的各启动信号9011，9012，...，901m是传送至输出缓冲器706，用以输出对应的驱动信号给耦接的数据线。
综上所述，本发明让行方向各驱动集成电路晶片所产生的驱动信号，亦以时间差的方式来驱动对应的各数据线，以搭配扫描线上的扫描信号延迟。由于行方向的驱动信号完全对应于延迟的扫描信号，因此可配合薄膜晶体管的开启时间，确实对连接扫描线各级薄膜晶体管的储存电容进行充电。因此并不要求长的间隔时间来确保不会有上一条扫描线的晶体管尚未关闭时下一条扫描线的晶体管便开启的现象，所以扫描信号间的时间间隔可被缩短。
本发明驱动电路架构与传统架构最大不同处在于，将延迟控制电路整合于驱动集成电路晶片中。其中通过控制信号控制此延迟控制电路，来决定所输出信号的延迟时间，而此延迟时间与所输入的时钟信号有关。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (14)
1.一种驱动电路元件，用以驱动液晶显示器的多条数据线，至少包含：
驱动单元耦接该些条数据线，用以接收至少一时钟信号以及一第一启动信号，藉以产生驱动信号以驱动该些条数据线；以及
延迟单元耦接该驱动单元，用以接收该时钟信号以及该第一启动信号，并根据控制信号产生延迟于该第一启动信号一时间周期的第二启动信号，以对应扫描信号的延迟，
其中，所述第二启动信号中的高电平的起始时间和第一启动信号中的高电平的起始时间同步，而该高电平的结束时间晚于第一启动信号中的相应高电平的结束时间。
2.根据权利要求1所述的驱动电路元件，其中该驱动单元包括：
移位寄存器；
数据暂存器耦接该移位寄存器，用以储存该像素数据；
数据锁存器耦接该数据暂存器，用以锁存该数据暂存器所传送的像素数据；
数字/模拟转换器耦接该数据锁存器，用以将该像素数据转换成模拟信号：以及
输出缓冲器耦接该数字/模拟转换器，用以接收该模拟信号并据以驱动该些条数据线。
3.根据权利要求1所述的驱动电路元件，其中该延迟单元包括：
控制电路，用以接收该控制信号以产生多个切换信号：以及
至少一延迟元件耦接该控制电路，用以接收该时钟信号、该第一启动信号以及该些切换信号，其中每一延迟元件包含多个切换开关以及一对应的延迟电路，而每一延迟电路对应特定延迟时间，该些切换信号会切换该些开关来选择延迟时间来输出该第二启动信号。
4.根据权利要求3所述的驱动电路元件，其中该控制电路为多工器。
5.根据权利要求3所述的驱动电路元件，其中该延迟时间为该时钟信号周期的倍数。
6.一种电路装置，是形成于液晶面板周边，用以驱动该液晶面板的多条数据线，至少包含：
多个驱动集成电路耦接该些条数据线，并以串接的方式排列于该液晶面板的一侧，其中每一该些驱动集成电路所需的电力以及信号是依序传送至该些驱动集成电路晶片，而每一该些驱动集成电路至少包括：
驱动单元耦接该些条数据线，用以接收至少一时钟信号以及一第一启动信号，藉以产生驱动信号以驱动该些条数据线；以及
延迟单元耦接该驱动单元，用以接收该时钟信号以及该第一启动信号，并根据控制信号产生延迟于该第一启动信号一时间周期的第二启动信号，以对应扫描信号的延迟，
其中，所述第二启动信号中的高电平的起始时间和第一启动信号中的高电平的起始时间同步，而该高电平的结束时间晚于第一启动信号中的相应高电平的结束时间。
7.根据权利要求6所述的电路装置，其中该驱动单元包括：
移位寄存器；
数据暂存器耦接该移位寄存器，用以储存该像素数据；
数据锁存器耦接该数据暂存器，用以锁存该数据暂存器所传送的像素数据；
数字/模拟转换器耦接该数据锁存器，用以将该像素数据转换成模拟信号：以及
输出缓冲器耦接该数字/模拟转换器，用以接收该模拟信号并据以驱动该些条数据线。
8.根据权利要求6所述的电路装置，其中该延迟单元包括：
控制电路，用以接收该控制信号以产生多个切换信号；以及
至少一延迟元件耦接该控制电路，用以接收该时钟信号、该第一启动信号以及该些切换信号，其中每一延迟元件包含多个切换开关以及一对应的延迟电路，而每一延迟电路对应特定延迟时间，该些切换信号会切换该些开关来选择延迟时间来输出该第二启动信号。
9.根据权利要求8所述的电路装置，其中该控制电路为多工器。
10.根据权利要求8所述的电路装置，其中该延迟时间为该时钟信号周期的倍数。
11.一种驱动方法，用以驱动液晶面板，其中该液晶面板至少包括多条数据线以及多条交叉横跨该些数据线的扫描线，于数据线与扫描线交叉处形成像素区域，而每一像素区域包含有至少一薄膜晶体管以及一储存电容，其中该方法至少包括：
顺序驱动该些条扫描线；以及
当任一该些扫描线被驱动时，顺序驱动该些条数据线，使得像素区域的薄膜晶体管被对应扫描线开启时，其对应的数据线同时被驱动，
其中顺序驱动该些条数据线还包括以具时间差的启动信号分别触发驱动电路，其中所述启动信号中的高电平的起始时间彼此同步，而相应高电平的结束时间依次延迟，以对应扫描信号的延迟。
12.根据权利要求11所述的驱动方法，其中该些条数据线是耦接于多个驱动电路。
13.根据权利要求12所述的驱动方法，其中该些驱动电路以串接的方式排列于该液晶面板的一侧。
14.根据权利要求11所述的驱动方法，其中以具时间差的启动信号来分别触发该些驱动电路，还包括使用延迟单元来接收第一启动信号，并产生延迟于该第一启动信号的第二启动信号，其中该第二启动信号用以触发下一级的驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101084090A CN100573645C (zh) | 2006-08-02 | 2006-08-02 | 一种可产生延迟驱动信号的驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101084090A CN100573645C (zh) | 2006-08-02 | 2006-08-02 | 一种可产生延迟驱动信号的驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1904996A CN1904996A (zh) | 2007-01-31 |
| CN100573645C true CN100573645C (zh) | 2009-12-23 |
Family
ID=37674246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101084090A Expired - Fee Related CN100573645C (zh) | 2006-08-02 | 2006-08-02 | 一种可产生延迟驱动信号的驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100573645C (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011017869A (ja) * | 2009-07-08 | 2011-01-27 | Renesas Electronics Corp | 表示パネル駆動装置、表示装置、及び、表示パネル駆動方法 |
| CN104361878B (zh) * | 2014-12-10 | 2017-01-18 | 京东方科技集团股份有限公司 | 一种显示面板、其驱动方法及显示装置 |
| CN105139826B (zh) | 2015-10-22 | 2017-09-22 | 重庆京东方光电科技有限公司 | 信号调整电路和显示面板驱动电路 |
| TWI579824B (zh) * | 2016-04-01 | 2017-04-21 | 瑞鼎科技股份有限公司 | 閘極驅動電路 |
| CN105825803B (zh) * | 2016-05-06 | 2018-12-28 | 深圳市华星光电技术有限公司 | 显示装置 |
| TWI649744B (zh) * | 2018-02-09 | 2019-02-01 | 友達光電股份有限公司 | 影像顯示裝置、其驅動控制電路及其驅動方法 |
| US10594309B2 (en) * | 2018-07-02 | 2020-03-17 | Apple Inc. | Phase modulation systems and methods |
| CN109785813B (zh) * | 2019-03-26 | 2021-01-26 | 京东方科技集团股份有限公司 | 源极驱动电路及驱动方法、源极驱动单元、源极驱动器、显示装置 |
| US10706800B1 (en) * | 2019-07-02 | 2020-07-07 | A.U. Vista, Inc. | Bendable flexible active matrix display panel |
| US11495174B1 (en) * | 2021-11-07 | 2022-11-08 | Himax Technologies Limited | Display device and driving method thereof |
-
2006
- 2006-08-02 CN CNB2006101084090A patent/CN100573645C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1904996A (zh) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100573645C (zh) | 一种可产生延迟驱动信号的驱动电路 | |
| CN105390116B (zh) | 栅极驱动电路 | |
| CN103366822B (zh) | 移位寄存电路以及削角波形产生方法 | |
| KR101992889B1 (ko) | 쉬프트 레지스터 | |
| CN104252851B (zh) | 移位寄存器 | |
| CN100507985C (zh) | 驱动显示装置的装置 | |
| CN104575436B (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
| CN108877627A (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 | |
| CN104464595B (zh) | 扫描驱动电路及显示装置 | |
| CN109523969B (zh) | 显示面板的驱动电路及其方法，以及显示装置 | |
| WO2018145347A1 (zh) | 显示驱动电路及液晶显示面板 | |
| CN101320171A (zh) | 液晶显示器及改善其关机残影的方法 | |
| GB2135099A (en) | Drive circuit for matrix display device | |
| CN102778798B (zh) | 液晶显示面板以及显示驱动方法 | |
| CN101369460A (zh) | 移位缓存器 | |
| CN107731170A (zh) | 补偿模块、栅极驱动单元、电路及其驱动方法和显示装置 | |
| CN109410886A (zh) | Goa电路 | |
| CN108597430A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| CN102402936A (zh) | 栅极驱动电路单元、栅极驱动电路和显示装置 | |
| US11328682B2 (en) | Display device capable of high-speed charging/discharging and switching scanning order of gate bus lines | |
| US20210366352A1 (en) | Gate Driver Circuit, Display Device and Driving Method | |
| JPH10260661A (ja) | 表示装置の駆動回路 | |
| CN109410810A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
| CN206040190U (zh) | 移位寄存器单元及栅极驱动电路、显示装置 | |
| CN101339810A (zh) | 移位寄存器和采用该移位寄存器的液晶显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091223 |