CN109785813B - 源极驱动电路及驱动方法、源极驱动单元、源极驱动器、显示装置 - Google Patents

Abstract

本发明提供一种源极驱动电路及驱动方法、源极驱动单元、源极驱动器、显示装置，涉及显示技术领域，用于解决如何使亚像素快速充电的问题。源极驱动电路，包括：充电子电路，连接扫描信号端、数据电压端以及待充电亚像素，用于在所述扫描信号端的控制下，将所述数据电压端的信号传输至所述待充电亚像素；控制子电路，连接所述扫描信号端、所述数据电压端以及延时子电路，用于在所述扫描信号端的控制下，将所述数据电压端的信号传输至所述延时子电路；所述延时子电路，还连接所述待充电亚像素，用于将所述数据电压端的信号延迟传输，待所述充电子电路停止向所述待充电亚像素充电后，将所述数据电压端的信号传输至所述待充电亚像素。

Description

源极驱动电路及驱动方法、源极驱动单元、源极驱动器、显示 装置

技术领域

本发明涉及显示技术领域，尤其涉及一种源极驱动电路及驱动方法、源极驱动单元、源极驱动器、显示装置。

背景技术

显示装置内部设置有多个亚像素，通过控制亚像素的显示，来形成画面显示。具体的，显示装置的每个亚像素内设置有用于控制亚像素进行显示的像素电路，像素电路在栅线提供的扫描信号和数据线提供的数据信号的控制下，控制亚像素显示。

而栅线和数据线提供的信号的情况，成为影响显示效果的重要因素。以数据线为例，若数据线提供的数据信号的时间较短，导致亚像素充电不足，会影响显示效果。

发明内容

本发明的实施例提供一种源极驱动电路及驱动方法、源极驱动单元、源极驱动器、显示装置，用于解决如何使亚像素快速充电的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种源极驱动电路，包括：充电子电路，连接扫描信号端、数据电压端以及待充电亚像素，用于在所述扫描信号端的控制下，将所述数据电压端的信号传输至所述待充电亚像素；控制子电路，连接所述扫描信号端、所述数据电压端以及延时子电路，用于在所述扫描信号端的控制下，将所述数据电压端的信号传输至所述延时子电路；所述延时子电路，还连接所述待充电亚像素，用于将所述数据电压端的信号延迟传输，待所述充电子电路停止向所述待充电亚像素充电后，将所述数据电压端的信号传输至所述待充电亚像素。

可选的，所述源极驱动电路还包括：存储子电路，连接所述充电子电路、所述待充电亚像素以及第一电压端，用于对所述充电子电路传输的所述数据电压端的信号进行存储，还用于将存储在该存储子电路内部的信号传输至所述待充电亚像素。

可选的，所述充电子电路包括第一晶体管；所述第一晶体管的栅极连接所述扫描信号端，所述第一晶体管的第一极连接所述数据电压端，所述第一晶体管的第二极连接所述待充电亚像素。

可选的，所述控制子电路包括第二晶体管；所述第二晶体管的栅极连接所述扫描信号端，所述第二晶体管的第一极连接所述数据电压端，所述第二晶体管的第二极连接所述延时子电路。

可选的，所述延时子电路包括第三晶体管、第四晶体管、第一电容以及第二电容；所述第三晶体管的栅极连接控制电压端，所述第三晶体管的第一极连接所述控制子电路，所述第三晶体管的第二极连接所述第四晶体管的栅极；所述第四晶体管的第一极连接所述控制子电路，所述第四晶体管的第二极连接所述待充电亚像素；所述第一电容的第一端连接所述控制子电路、所述第三晶体管的第一极以及所述第四晶体管的第一极，所述第一电容的第二端连接第一电压端；所述第二电容的第一端连接所述第四晶体管的第二极以及所述待充电亚像素，所述第二电容的第二端连接所述第一电压端。

可选的，所述存储子电路包括第三电容；所述第三电容的第一端连接所述充电子电路以及所述待充电亚像素，所述第三电容的第二端连接所述第一电压端。

第二方面提供一种源极驱动单元，包括至少一个源极驱动组；所述源极驱动组包括多个如第一方面任一项所述的源极驱动电路；所述源极驱动组包括的多个所述源极驱动电路中，每个所述源极驱动电路连接的待充电亚像素的发光颜色不同；所述源极驱动单元中的每个所述源极驱动电路连接不同的扫描信号端。

可选的，所述源极驱动单元包括的多个所述源极驱动电路连接同一数据电压端。

可选的，所述源极驱动单元包括两个所述源极驱动组，所述源极驱动组包括三个所述源极驱动电路。

第三方面，提供一种源极驱动器，包括至少一个如第二方面任一项所述的源极驱动单元；在所述源极驱动器包括多个所述源极驱动单元的情况下，每个所述源极驱动单元连接不同的数据电压端。

第四方面，提供一种显示装置，包括第三方面所述的源极驱动器。

第五方面，提供一种源极驱动电路的驱动方法，所述源极驱动电路包括充电子电路、控制子电路以及延时子电路；所述充电子电路，连接扫描信号端、数据电压端以及待充电亚像素；所述控制子电路，连接所述扫描信号端、所述数据电压端以及所述延时子电路；所述延时子电路，还连接所述待充电亚像素；所述源极驱动电路的驱动方法包括：所述扫描信号端输入开启信号，所述充电子电路在所述扫描信号端的控制下，将所述数据电压端的信号传输至所述待充电亚像素；所述控制子电路在所述扫描信号端的控制下，将所述数据电压端的信号传输至所述延时子电路；所述延时子电路将所述数据电压端的信号延迟传输；所述扫描信号端输入截止信号，所述充电子电路和所述控制子电路在所述扫描信号端的控制下截止，所述延时子电路将所述数据电压端的信号传输至所述待充电亚像素。

本申请实施例提供一种源极驱动电路及驱动方法、源极驱动单元、源极驱动器、显示装置，源极驱动电路中的充电子电路和延时子电路均用于向待充电亚像素充电，但两者向待充电亚像素充电的时刻不同。充电子电路用于在扫描信号端输入开启信号的时间段内向待充电亚像素充电，延时子电路用于在扫描信号端从开启信号转换为截止信号后向待充电亚像素充电。也就是说，在下一个源极驱动电路向下一个待充电亚像素充电时，上一个源极驱动电路中的延时子电路在向上一个待充电亚像素充电，延时子电路向待充电亚像素充电并不会导致总的充电时间增长。因此，本申请实施例提供的源极驱动电路在达到与现有技术的源极驱动电路相同的充电效果的情况下，所花费的充电时间明显减小。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种显示面板的框架示意图；

图2为本申请实施例提供的一种显示面板的电路排布示意图；

图3为相关技术提供的一种显示面板的电路排布示意图；

图4为相关技术提供的另一种显示面板的电路排布示意图；

图5为本申请实施例提供的一种源极驱动电路的结构示意图；

图6为本申请实施例提供的另一种源极驱动电路的结构示意图；

图7为图5中各子电路的一种具体结构示意图；

图8为图6中各子电路的一种具体结构示意图；

图9为本申请实施例提供的一种源极驱动单元的结构示意图；

图10为本申请实施例提供的一种图9的具体结构示意图；

图11为本申请实施例提供的另一种源极驱动单元的结构示意图；

图12为本申请实施例提供的一种图11的具体结构示意图；

图13为本申请实施例提供的一种源极驱动单元与像素电路的连接关系示意图；

图14为本申请实施例提供的另一种源极驱动单元与像素电路的连接关系示意图；

图15为本申请实施例提供的又一种源极驱动单元与像素电路的连接关系示意图；

图16为本申请实施例提供的一种源极驱动器与像素电路的连接关系示意图；

图17为本申请实施例提供的又一种源极驱动器与像素电路的连接关系示意图；

图18为本申请实施例提供的一种源极驱动器的驱动时序图；

图19为本申请实施例提供的一种源极驱动电路的驱动过程示意图。

附图标记：

10-显示面板；100-有效显示区；101-非显示区；20-亚像素；201-像素电路；01-源极驱动器；30-延时子电路；40-充电子电路；50-控制子电路；60-存储子电路；11-源极驱动单元。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。

此外，本申请中，“上”、“下”、“左”、“右”、“水平”以及“竖直”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。

本申请的一些实施例提供一种源极驱动电器01(如图1所示)。该源极驱动电器01可以制作于显示面板的衬底基板上，该源极驱动电器01用于驱动显示面板中的像素电路进行显示。

本申请的一些实施例提供一种显示装置。上述源极驱动电路01可以应用于该显示装置，例如包括手机、平板电脑、个人数字助理(personal digital assistant，PDA)、车载电脑等。本申请实施例对上述显示装置的具体形式不做特殊限制。

上述显示装置包括如图1所示的显示面板10。该显示面板10包括有效显示区(active area，AA)100和位于该有效显示区100周边的非显示区101。

上述有效显示区100包括多个亚像素(sub pixel)20。为了方便说明，本申请中上述多个亚像素20是以矩阵形式排列为例进行的说明。此时，沿水平方向X排列成一排的亚像素20称为同一行亚像素，沿竖直方向Y排列成一排的亚像素20称为同一列亚像素，同一行亚像素可以与一根栅线GL连接，同一列亚像素可以与一根数据线DL连接。亚像素20内设置有用于控制亚像素20进行显示的像素电路201，像素电路201设置在显示面板的衬底基板上。

以下以显示面板10为液晶显示面板为例，对亚像素20中的像素电路201进行举例说明。当然，显示面板10也可以是发光二极管显示面板，或有机发光二极管(organic lightemitting diode,OLED)显示面板。示例性的，如图2所示，像素电路201包括晶体管M和液晶电容C。该液晶电容C的两个极板分别由像素电极和公共电极构成。晶体管M的栅极连接栅线GL，第一极连接数据线DL，第二极连接液晶电容C，用于将数据线DL上的数据信号传输至液晶电容C。

如图2所示，每根数据线DL上均需接收数据信号，以显示面板10包括1080列亚像素20为例，有1080根数据线DL需要接收数据信号，为数据线DL提供数据信号的IC需要有1080个输出端口，导致显示装置中IC的制备成本增加，且占用面积增加。

相关技术中，为了减少IC输出数据信号的端口的总数，通常采用采用源极驱动器01对信号进行转换后，对亚像素20进行充电。源极驱动器01的结构，例如如图3所示，通过控制红色扫描信号端MUXR、绿色扫描信号端MUXG、蓝色扫描信号端MUXB的电平，使第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3依次开启，依次传输数据电压端Vs的信号，实现对红色亚像素R、绿色亚像素G、蓝色亚像素B的充电。位于同一像素的三个亚像素连接同一个数据电压端Vs，这样一来，IC的输出端口的数量可以减少到原来的三分之一。

在此基础上，由于窄边框显示转置已经成为当下流行的趋势，因此，为了减小显示装置的边框占比，实现超窄边框的全面屏。如图4所示，进一步采用1根数据线DL为6个亚像素20充电的方案，扫描信号端依次开启，依次为6个亚像素20充电，从而可降低IC成本与尺寸，以实现超窄边框的全面屏。

然而，每个亚像素20需要的充电时间是固定的，这就导致虽然IC输出端口的数量减少，但对亚像素20进行充电时间较长。但若是减少每个亚像素20的充电时间，就会导致亚像素20充电不足，影响显示效果。

示例的，一根数据线DL的充电总时间为3.6us，如果1根数据线DL为3个亚像素20充电，每个亚像素20的充电时间为1.2us，还可以保证显示装置的正常显示。但如果采用1根数据线DL为6个亚像素20充电的方案，每个亚像素20的充电时间为0.6us，充电时间缩短一半，导致亚像素20充电不足，显示效果就会变差。因此，如何缩短为每个亚像素20充电的时间，成为本领域技术人员要解决的技术问题。

基于此，本发明实施例提供一种源极驱动电路，如图5所示，包括：

充电子电路40，连接扫描信号端MUX、数据电压端Vs以及待充电亚像素pixel，用于在扫描信号端MUX的控制下，将数据电压端Vs的信号传输至待充电亚像素pixel。

可以理解的是，充电子电路40实际是将数据电压端Vs的信号传输至用于控制待充电亚像素pixel显示的像素电路201。进一步的，以图2所示的像素电路201为例，充电子电路40是将数据电压端Vs的信号传输至数据线DL，进而传输至像素电路201中晶体管M的第一极。

待充电亚像素pixel可以是显示面板10中包括的任一亚像素20，例如可以是红色亚像素R、绿色亚像素G、蓝色亚像素B等。

控制子电路50，连接扫描信号端MUX、数据电压端Vs以及延时子电路30，用于在扫描信号端MUX的控制下，将数据电压端Vs的信号传输至延时子电路30。

控制子电路50实质上相当于一个开关，任何能达到与控制子电路50效果相同的结构均属于本申请保护的范围。

延时子电路30，还连接待充电亚像素pixel，用于将数据电压端Vs的信号延迟传输，待充电子电路40停止向待充电亚像素pixel充电后，将数据电压端Vs的信号传输至待充电亚像素pixel。

在扫描信号端MUX的控制下，充电子电路40将数据电压端Vs的信号直接传输至待充电亚像素pixel，同时，控制子电路50将数据电压端Vs的信号传输至延时子电路30，但延时子电路30并未将数据电压端Vs的信号传输至待充电亚像素pixel。充电时间到后，扫描信号端MUX关闭，充电子电路40停止向待充电亚像素pixel充电，控制子电路50停止将数据电压端Vs的信号传输至延时子电路30。此时，延时子电路30才将控制子电路50开启时传输至该延时子电路30的数据电压端Vs的信号传输至待充电亚像素pixel。

也就是说，本申请提供的源极驱动电路中，充电子电路40和延时子电路30均用于向待充电亚像素pixel传输数据电压信号。充电子电路40和延时子电路30虽然同时接收到数据电压端Vs上的信号，但两者是在不同时刻将数据电压端Vs的信号传输至待充电亚像素pixel的，延时子电路30具有减缓信号传输速度的作用。本申请实施例不对延时子电路30的具体结构进行限定，能够起到减缓信号传输速度作用的子电路结构均属于本申请的保护范围。

可以理解的是，延时子电路30对信号进行延时后，对待充电亚像素pixel充电时能够持续充电的时间，与延时子电路30的具体结构有关，可以根据需要合理设置。

例如，扫描信号端MUX开启的时间为0.6us，通过设置延时子电路30的结构，使得延时子电路30对信号进行延时后，对待充电亚像素pixel充电时能够持续充电的时间也为0.6us。这样一来，为每个亚像素充电花费的时间为0.6us，但达到的效果与花费1.2us充电的效果相同。

本申请实施例提供的源极驱动电路，源极驱动电路中的充电子电路40和延时子电路30均用于向待充电亚像素pixel充电，但两者向待充电亚像素pixel充电的时刻不同。充电子电路40用于在扫描信号端MUX输入开启信号的时间段内向待充电亚像素pixel充电，延时子电路30用于在扫描信号端MUX从开启信号转换为截止信号后向待充电亚像素pixel充电。也就是说，在下一个源极驱动电路向下一个待充电亚像素pixel充电时，上一个源极驱动电路中的延时子电路30在向上一个待充电亚像素pixel充电，延时子电路30向待充电亚像素pixel充电并不会导致总的充电时间增长。因此，本申请实施例提供的源极驱动电路在达到与现有技术的源极驱动电路相同的充电效果的情况下，所花费的充电时间明显减小。

当将本申请提供的源极驱动电路应用于源极驱动器01时，可在减少与源极驱动器01连接的IC的输出端口的同时，不影响每个亚像素20的充电效果。

为了提高充电子电路40对待充电亚像素pixel充电过程中信号的稳定性，可选的，如图6所示，源极驱动电路，还包括：

存储子电路60，连接充电子电路40、待充电亚像素pixel以及第一电压端V1，用于对充电子电路40传输的数据电压端Vs的信号进行存储，还用于将存储在该存储子电路60内部的信号传输至待充电亚像素pixel。

其中，本申请实施例中第一电压端V1例如可以是接地端，也可以是固定电压端。

在一些实施例中，如图7所示，充电子电路40包括第一晶体管T1。

第一晶体管T1的栅极连接扫描信号端MUX，第一晶体管T1的第一极连接数据电压端Vs，第一晶体管T1的第二极连接待充电亚像素pixel。

需要说明的是，充电子电路40还可以包括与第一晶体管T1并联的多个开关晶体管。上述仅仅是对充电子电路40的举例说明，其它与该充电子电路40功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

在一些实施例中，如图7所示，控制子电路50包括第二晶体管T2。

第二晶体管T2的栅极连接扫描信号端MUX，第二晶体管T2的第一极连接数据电压端Vs，第二晶体管T2的第二极连接延时子电路30。

需要说明的是，控制子电路50还可以包括与第二晶体管T2并联的多个开关晶体管。上述仅仅是对控制子电路50的举例说明，其它与该控制子电路50功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

在一些实施例中，如图7所示，延时子电路30包括第三晶体管T3、第四晶体管T4、第一电容C1以及第二电容C2。

第三晶体管T3的栅极连接控制电压端Vc，第三晶体管T3的第一极连接控制子电路50，第三晶体管T3的第二极连接第四晶体管T4的栅极。

第四晶体管T4的第一极连接控制子电路50，第四晶体管T4的第二极连接待充电亚像素pixel。

第一电容C1的第一端连接控制子电路50、第三晶体管T3的第一极以及第四晶体管T4的第一极，第一电容C1的第二端连接第一电压端V1。

第二电容C2的第一端连接第四晶体管T4的第二极以及待充电亚像素pixel，第二电容C2的第二端连接第一电压端V1。

控制电压端Vc输出的信号控制第三晶体管T3开启和关闭。

需要说明的是，此处仅是以一种延时子电路30进行示意，不做任何限定，其它与该延时子电路30功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

在一些实施例中，如图8所示，存储子电路60包括第三电容C3。

第三电容C3的第一端连接充电子电路40以及待充电亚像素pixel，第三电容C3的第二端连接第一电压端V1。

本申请提供的源极驱动电路，在扫描信号端MUX输入开启信号时，第一晶体管T1将数据电压端Vs的信号传输至待充电亚像素pixel，同时，第三电容C3对数据电压端Vs的信号进行存储，以提高通过第一晶体管T1传输至待充电亚像素pixel的信号的稳定性。与此同时，在扫描信号端MUX开启信号的控制下，第二晶体管T2将数据电压端Vs的信号传输至延时子电路30，延时子电路30相当于一个π型延时电路，第三晶体管T3和第四晶体管T4的连接方式，使得从第四晶体管T4的源极看上去等效为一个电感，第三晶体管T3的导通电阻与电感阻抗为线性变化，控制电压端Vc通过控制第三晶体管T3处于线性区的导通电阻，调整电路零点的位置，改变电感阻抗的大小，从而可以控制延迟时间，以延迟数据电压端Vs的信号的传输。待扫描信号端MUX输入截止信号，此时延时子电路30正好将数据电压端Vs的信号传输至待充电亚像素pixel，待充电亚像素pixel继续充电，以延长待充电亚像素pixel的充电时间。

需要说明的是，第一、本发明实施例对各个子电路中的晶体管的类型不做限定，即上述第一晶体管T1T1、第二晶体管T2T2、第三晶体管T3T3、第四晶体管T4T4可以是为N型晶体管或者P型晶体管。本发明以下实施例均是以上述晶体管均为N型晶体管为例进行的说明。

其中，上述晶体管的第一极可以是漏极、第二极可以是源极；或者，第一极可以是源极、第二极可以是漏极。本发明实施例对此不作限制。

此外，根据晶体管导电方式的不同，可以将上述源极驱动电路中的晶体管分为增强型晶体管和耗尽型晶体管。本发明实施例对此不作限制。

本申请实施例提供一种源极驱动单元11，如图9-图12所示，包括至少一个源极驱动组；源极驱动组包括多个上述源极驱动电路。

源极驱动组包括的多个源极驱动电路中，每个源极驱动电路连接的待充电亚像素pixel的发光颜色不同；源极驱动单元11中的每个源极驱动电路连接不同的扫描信号端MUX。

图9和图10以源极驱动单元11包括一个源极驱动组为例进行示意，图11和图12以源极驱动单元11包括两个源极驱动组为例进行示意。

图12中，R1和R2表示位于不同列的红色待充电亚像素，G1和G2表示位于不同列的绿色待充电亚像素，B1和B2表示位于不同列的蓝色待充电亚像素。例如，将显示面板10中的像素分为奇数列和偶数列，图12中，R1表示位于奇数列的像素中的红色待充电亚像素，G1表示位于奇数列的像素中的绿色待充电亚像素，B1表示位于奇数列的像素中的蓝色待充电亚像素；R2表示位于偶数列的像素中的红色待充电亚像素，G2表示位于偶数列的像素中的绿色待充电亚像素，B2表示位于偶数列的像素中的蓝色待充电亚像素。

如图13所示，在一个源极驱动单元11包括一个源极驱动组，一个源极驱动组包括三个源极驱动电路的情况下，一个数据电压端Vs用于向三个待充电亚像素pixel充电。

如图14所示，在一个源极驱动单元11包括两个源极驱动组，一个源极驱动组包括三个源极驱动电路的情况下，一个数据电压端Vs用于向六个待充电亚像素pixel充电。

当然，可以理解的是，为了减少数据线DL的数量，减少IC的输出端口，在一些实施例中，如图13和图14所示，一列亚像素连接同一根数据线DL，也就是说，一列亚像素连接同一个数据电压端Vs。

源极驱动组包括的多个源极驱动电路中，每个源极驱动电路连接的待充电亚像素pixel的发光颜色不同；源极驱动单元11中的每个源极驱动电路连接不同的扫描信号端MUX。

当然，本申请实施例提供的源极驱动单元11，包括的源极驱动组的数量并不限于两个或三个，每个源极驱动组包括的源极驱动电路的数量也不限于三个，图9-图12仅为一种示意。

位于同一个源极驱动组的源极驱动电路连接的待充电亚像素pixel发光颜色不同，也就是说，一个源极驱动组中不会存在有两个源极驱动电路连接用于发同一种颜色光的待充电亚像素pixel。这样一来，一个源极驱动组中包含的源极驱动电路的数量小于等于一个像素中包括的亚像素的数量。

在一些实施例中，如图13和图14所示，一个源极驱动组对应一个像素，也就是一个源极驱动组用于向位于同一个像素中的待充电亚像素pixel充电。

为了提高充电质量，防止发生干扰，在一些实施例中，如图15所示，一个源极驱动组对应不同的像素，也就是一个源极驱动组用于向位于不同像素中的待充电亚像素pixel充电。图15中一个虚线框表示一个像素，图15中以一个源极驱动单元11包括一个源极驱动组为例进行示意。

示例的，一个源极驱动单元11包括三个源极驱动电路，一行包括三个像素，源极驱动单元11中的第一个源极驱动电路向第一个像素中的红色待充电亚像素R充电，第二个源极驱动电路向第二个像素中的绿色待充电亚像素G充电，第三个源极驱动电路向第三个像素中的蓝色待充电亚像素B充电。当然，还可以是其他对应方式。

本申请实施例提供的源极驱动单元11，为了减少IC的输出端口，无论是一个源极驱动单元11向三个待充电亚像素pixel充电，还是一个源极驱动单元11向六个待充电亚像素pixel充电，或者是其他数量。由于源极驱动单元11中的每个源极驱动电路在达到相同充电目的的情况下，所需要的充电时常较短。因此，当将上述源极驱动电路应用于源极驱动单元11时，在减少IC的输出端口的情况下，每个待充电亚像素pixel能够保证充足的充电，保证显示效果。

可选的，为了进一步减少数据电压端Vs的数量，如图10和图12所示，源极驱动单元11包括的多个源极驱动电路连接同一数据电压端Vs。

也就是说，一个源极驱动单元11对应一个数据电压端Vs，隶属于同一源极驱动单元11的源极驱动电路连接同一数据电压端Vs。

为了提高适用范围，可选的，如图11和图12所示，源极驱动单元11包括两个源极驱动组，源极驱动组包括三个源极驱动电路。

也就是说，一个源极驱动单元11用于向六个待充电亚像素pixel充电。

本申请实施例还提供一种源极驱动器01，如图16所示，包括至少一个上述源极驱动单元11(图16以包括两个为例进行示意)；在源极驱动器01包括多个源极驱动单元11的情况下，每个源极驱动单元11连接不同的数据电压端Vs。

本申请实施例提供的源极驱动器01包括上述源极驱动单元11，其有益效果与源极驱动单元11的有益效果相同，此处不再赘述。

为了减少端口的数量，可选的，如图17所示，将显示面板中的像素划分为奇数列像素和偶数列像素，将位于奇数列像素中的发同一种颜色光的亚像素连接同一扫描信号端MUX，将位于偶数列像素中的发同一种颜色光的亚像素连接同一扫描信号端MUX。

以红色亚像素为例，将奇数列的红色待充电亚像素R1的充电与否由奇数红色扫描信号端MUXR1控制，将偶数列的红色待充电亚像素R2的充电与否由偶数红色扫描信号端MUXR2控制。以绿色亚像素为例，将奇数列的绿色待充电亚像素G1的充电与否由奇数绿色扫描信号端MUXG1控制，将偶数列的绿色待充电亚像素G2的充电与否由偶数绿色扫描信号端MUXG2控制。以蓝色亚像素为例，将奇数列的蓝色待充电亚像素B1的充电与否由奇数蓝色扫描信号端MUXB1控制，将偶数列的蓝色待充电亚像素B2的充电与否由偶数蓝色扫描信号端MUXB2控制。

以下，对如图17所示的源极驱动器01的工作过程进行示意说明：

在亚像素充电过程中，栅线GL逐行开启，每一行栅线GL开启后，源极驱动器01的工作过程是相同的，因此，此处以第一行栅线GL开启后，源极驱动器01的工作过程进行举例说明。

如图18所示，奇数红色扫描信号端MUXR1、奇数绿色扫描信号端MUXG1、奇数蓝色扫描信号端MUXB1、偶数红色扫描信号端MUXR2、偶数绿色扫描信号端MUXG2、偶数蓝色扫描信号端MUXB2依次输入开启信号，左边的源极驱动器01连接的数据电压端Vs1在奇数红色扫描信号端MUXR1和偶数红色扫描信号端MUXR2输入开启信号时输入数据信号，因此，与左边的源极驱动器01连接的前六个待充电亚像素pixel中，只有位于奇数列的红色待充电亚像素R和位于偶数列的红色待充电亚像素R充电，其余四个待充电亚像素pixel并未充电。右边的源极驱动器01连接的数据电压端Vs2在偶数蓝色扫描信号端MUXB2输入开启信号时输入数据信号，因此，与右边的源极驱动器01连接的后六个待充电亚像素pixel中，只有位于偶数列的蓝色待充电亚像素B充电，其余五个待充电亚像素pixel并未充电。可以理解的是，图18中的R1-1表示与第一个源极驱动单元连接的奇数列红色亚像素，G1-1表示与第一个源极驱动单元连接的奇数列绿色亚像素，B1-1表示与第一个源极驱动单元连接的奇数列蓝色亚像素，R2-1表示与第一个源极驱动单元连接的偶数列红色亚像素，G2-1表示与第一个源极驱动单元连接的偶数列绿色亚像素，B2-1表示与第一个源极驱动单元连接的偶数列蓝色亚像素；R1-2表示与第二个源极驱动单元连接的奇数列红色亚像素，G1-2表示与第二个源极驱动单元连接的奇数列绿色亚像素，B1-2表示与第二个源极驱动单元连接的奇数列蓝色亚像素，R2-2表示与第二个源极驱动单元连接的偶数列红色亚像素，G2-2表示与第二个源极驱动单元连接的偶数列绿色亚像素，B2-2表示与第二个源极驱动单元连接的偶数列蓝色亚像素。

每一行栅线GL输入扫描信号后，如图18所示，源极驱动器01重复上述过程。

本申请实施例还提供一种源极驱动电路的驱动方法，如图5所示，源极驱动电路包括充电子电路40、控制子电路50以及延时子电路30；充电子电路40，连接扫描信号端MUX、数据电压端Vs以及待充电亚像素pixel；控制子电路50，连接扫描信号端MUX、数据电压端Vs以及延时子电路30；延时子电路30，还连接待充电亚像素pixel。

如图19所示，源极驱动电路的驱动方法包括：

S10、扫描信号端MUX输入开启信号，充电子电路40在扫描信号端MUX的控制下，将数据电压端Vs的信号传输至待充电亚像素pixel；控制子电路50在扫描信号端MUX的控制下，将数据电压端Vs的信号传输至延时子电路30；延时子电路30将数据电压端Vs的信号延迟传输。

S20、扫描信号端MUX输入截止信号，充电子电路40和控制子电路50在扫描信号端MUX的控制下截止，延时子电路30将数据电压端Vs的信号传输至待充电亚像素pixel。

本申请实施例提供的源极驱动电路的驱动方法的有益效果与上述源极驱动电路的有益效果相同，此处不再赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种源极驱动电路，其特征在于，包括：

充电子电路，连接扫描信号端、数据电压端以及待充电亚像素，用于在所述扫描信号端的控制下，将所述数据电压端的信号传输至所述待充电亚像素；

控制子电路，连接所述扫描信号端、所述数据电压端以及延时子电路，用于在所述扫描信号端的控制下，将所述数据电压端的信号传输至所述延时子电路；

所述延时子电路，还连接所述待充电亚像素，用于将所述数据电压端的信号延迟传输，待所述充电子电路停止向所述待充电亚像素充电后，将所述数据电压端的信号传输至所述待充电亚像素；

所述延时子电路包括第三晶体管、第四晶体管、第一电容以及第二电容；

所述第三晶体管的栅极连接控制电压端，所述第三晶体管的第一极连接所述控制子电路，所述第三晶体管的第二极连接所述第四晶体管的栅极；

所述第四晶体管的第一极连接所述控制子电路，所述第四晶体管的第二极连接所述待充电亚像素；

所述第一电容的第一端连接所述控制子电路、所述第三晶体管的第一极以及所述第四晶体管的第一极，所述第一电容的第二端连接第一电压端；

所述第二电容的第一端连接所述第四晶体管的第二极以及所述待充电亚像素，所述第二电容的第二端连接所述第一电压端。

2.根据权利要求1所述的源极驱动电路，其特征在于，所述源极驱动电路还包括：

存储子电路，连接所述充电子电路、所述待充电亚像素以及第一电压端，用于对所述充电子电路传输的所述数据电压端的信号进行存储，还用于将存储在该存储子电路内部的信号传输至所述待充电亚像素。

3.根据权利要求1所述的源极驱动电路，其特征在于，

所述充电子电路包括第一晶体管；

所述第一晶体管的栅极连接所述扫描信号端，所述第一晶体管的第一极连接所述数据电压端，所述第一晶体管的第二极连接所述待充电亚像素；

和/或，

所述控制子电路包括第二晶体管；

所述第二晶体管的栅极连接所述扫描信号端，所述第二晶体管的第一极连接所述数据电压端，所述第二晶体管的第二极连接所述延时子电路。

4.根据权利要求2所述的源极驱动电路，其特征在于，所述存储子电路包括第三电容；

所述第三电容的第一端连接所述充电子电路以及所述待充电亚像素，所述第三电容的第二端连接所述第一电压端。

5.一种源极驱动单元，其特征在于，包括至少一个源极驱动组；所述源极驱动组包括多个如权利要求1-4任一项所述的源极驱动电路；

所述源极驱动组包括的多个所述源极驱动电路中，每个所述源极驱动电路连接的待充电亚像素的发光颜色不同；

所述源极驱动单元中的每个所述源极驱动电路连接不同的扫描信号端。

6.根据权利要求5所述的源极驱动单元，其特征在于，所述源极驱动单元包括的多个所述源极驱动电路连接同一数据电压端。

7.根据权利要求5或6所述的源极驱动单元，其特征在于，所述源极驱动单元包括两个所述源极驱动组，所述源极驱动组包括三个所述源极驱动电路。

8.一种源极驱动器，其特征在于，包括至少一个如权利要求5-7任一项所述的源极驱动单元；

在所述源极驱动器包括多个所述源极驱动单元的情况下，每个所述源极驱动单元连接不同的数据电压端。

9.一种显示装置，其特征在于，包括权利要求8所述的源极驱动器。

10.一种源极驱动电路的驱动方法，其特征在于，所述源极驱动电路包括充电子电路、控制子电路以及延时子电路；所述充电子电路，连接扫描信号端、数据电压端以及待充电亚像素；所述控制子电路，连接所述扫描信号端、所述数据电压端以及所述延时子电路；所述延时子电路，还连接所述待充电亚像素；

所述延时子电路包括第三晶体管、第四晶体管、第一电容以及第二电容；

所述第三晶体管的栅极连接控制电压端，所述第三晶体管的第一极连接所述控制子电路，所述第三晶体管的第二极连接所述第四晶体管的栅极；

所述第四晶体管的第一极连接所述控制子电路，所述第四晶体管的第二极连接所述待充电亚像素；

所述第一电容的第一端连接所述控制子电路、所述第三晶体管的第一极以及所述第四晶体管的第一极，所述第一电容的第二端连接第一电压端；

所述第二电容的第一端连接所述第四晶体管的第二极以及所述待充电亚像素，所述第二电容的第二端连接所述第一电压端；

所述源极驱动电路的驱动方法包括：

所述扫描信号端输入开启信号，所述充电子电路在所述扫描信号端的控制下，将所述数据电压端的信号传输至所述待充电亚像素；所述控制子电路在所述扫描信号端的控制下，将所述数据电压端的信号传输至所述延时子电路；所述延时子电路将所述数据电压端的信号延迟传输；

所述扫描信号端输入截止信号，所述充电子电路和所述控制子电路在所述扫描信号端的控制下截止，所述延时子电路将所述数据电压端的信号传输至所述待充电亚像素。

Images