CN101273322A

CN101273322A - 配电网络中的功率谐振消除

Info

Publication number: CN101273322A
Application number: CNA2006800351675A
Authority: CN
Inventors: J·麦卡尔; J·萨尔蒙
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2005-09-29
Filing date: 2006-09-26
Publication date: 2008-09-24
Anticipated expiration: 2026-09-26
Also published as: GB2442410B; US7447929B2; GB2442410A; WO2007041151A3; GB0801694D0; CN101273322B; TWI323841B; US20070074055A1; DE112006002608B4; TW200722971A; DE112006002608T5; WO2007041151A2

Abstract

本发明的实施例包括计数器以提供计数值、与计数器耦合的启用逻辑、与启用逻辑耦合的电路；如果计数器值在电路加电或断电的谐振带宽外，则电路将加电或断电。实施例可包括在电路位于待机模式时初始化计数器，读取计数器，以及在计数器未指示谐振带宽时为电路加电的方法。实施例也可以为系统，包括：包括功率输送网络以输送功率的装置；与装置耦合的链路，链路与装置进行电通信；以及与链路耦合的控制电路，控制电路限制链路在功率输送网络的谐振频率处进行加电或断电。

Description

配电网络中的功率谐振消除

背景技术

功率输送/分配网络(PDN)一般需要提供稳定的直流(DC)电压。为向各个逻辑门提供稳定的电压，PDN可能需要管理通过母板、封装互连、封装、集成电路(IC)互连、片上电路，并最终到各个逻辑门和晶体管的功率输送。PDN必须满足各级别特定的约束以便确保正确操作。

半导体和信令接口以及消耗DC电流的许多其它电路可在闲置期间或其它受限使用期间自行断电。对电路DC电流进行功率管理可使PDN在谐振条件运行。此谐振条件可产生不合需要的噪声，影响相关联电路的定时和电压预算，因而限制了系统性能。

通常，可通过降低PDN网络的阻抗剖面(impedance profile)而消除(counter)PDN谐振。阻抗剖面可通过修改母板去耦合、封装去耦合、片上去耦合，通过添加功率引脚等而降低。通过降低阻抗剖面，可使特定谐振峰值处发生的噪声处于容限内。

然而，降低PDN网络的阻抗剖面会产生上述的费用。例如，丝焊封装可能要转换为倒晶封装以降低电感，片上去耦合可能要添加到半导体器件从而增大基片面积等等。

附图说明

通过参照附图阅读公开内容，可最好地理解本发明实施例，其中：

图1示出通过控制操作频率消除谐振的实施例设备。

图2示出通过控制操作频率而消除谐振的实施例系统。

图3是示出通过控制操作频率而消除谐振的实施例方法的流程图。

具体实施方式

在下面的说明中，陈述了许多特定细节。然而，可理解实践本发明可无需这些特定细节。在其它情况下，熟知的电路、结构和技术未详细显示以免混淆对此说明的理解。

说明书对“一个实施例”或“实施例”等的引用指结合该实施例描述的特定特性、结构或特征包括在本发明的至少一个方面中。在说明书中各个位置出现的“在一个实施例中”词语不一定全部指同一实施例。

通常，通过控制操作频率可消除谐振。控制操作频率以消除谐振是低成本的解决方案，可满足噪声目标，并且可在对性能只有轻微影响的情况下实现，即强制控制器避免某些频率会造成更长的等待时间。

例如，实施例可避免高速差分接口(differential interface)，该接口在闲置状态消耗DC电流，并可定期断电以节约电能，降热等。差分接口在PDN的谐振频率处加电(power up)或断电(power down)时会产生大量的噪声。

因此，本实施例可限制在PDN的谐振频率处发生功率循环。在此示例中，新总线设计呈现了新的设计观注，如数据率超出电路中的物理变化，从而又允许新解决方案。虽然数据率在根据摩尔定律而继续增大，但物理尺寸未如此变化，因此，PDN谐振保持在10-100MHz附近。

常规方案吸收PDN谐振的定时/电压影响。在数据率大幅增大时，吸收PDN谐振的定时/电压影响日益成为问题。实施例通常可用于通过简单地避免在电路、链路等的谐振频率处的操作而在多种电路、链路等中限制谐振。

实施例可使用功能模块的数字控制以防止PDN谐振。此外，本实施例可用于降低片上电容(on-die capacitance)，并且它还可提供相对较低成本方案以控制谐振，而无需浪费可用于功能目标(即用于逻辑功能)的宝贵的硅面积。

图1示出通过控制操作频率而消除谐振的实施例100。在图1中，逻辑110与计数器(counter)120和功能单元模块(FUB)140耦合。在此示例中，功能单元模块是模拟模块，但实施例无需受此限制。此外，计数器120和逻辑110示为与从计数器120和逻辑110接收输出的限定器模块130耦合。在实施例中，限定器模块130可以为第二逻辑模块。限定器模块130从逻辑模块110接收输出，并将它与计数器120输出限定在一起，并相应地控制FUB 140。

FUB 140可具有其它输入和输出以发送或接收数据或功率或其它电子信号。虽然图1不同模块是单独显示，但它们的任何组合可位于同一装置、电路等中。例如，计数器120和逻辑110可以为同一IC的一部分，在同一封装中，在同一PCB上等等。

PDN网络可经管理以通过更改网络的无源组件而降低和偏移谐振点。实施例可使用简单的逻辑以消除某些操作区域。

参照图1，逻辑110可操作地启用或禁用电路，以限制电路加电或断电引起的谐振。谐振例如可由于电路在PDN谐振频率处加电和断电而发生在PDN中。实施例不限于图1，并且实际上可用于限制任何功率网中的噪声。

在图1的实施例中，计数器120可表示“功率管理”时间，它指定某电路的“无转变区域”。“无转变区域”可以是表示电路谐振带宽的计数器值范围。此外，图1实施例包括可启用或禁用例如FUB 140等一些电路的逻辑110。在此方面，计数器120和逻辑110可通过限制何时一些电路可加电或断电以避免功率网络中的谐振而消除谐振。

参照图1，计数器120可用于跟踪自FUB 140加电后的时长。如果计数器120达到指定时间，或者提供某个值，则FUB 140可加电或返回断电。实施例也可结合在谐振频率处保持可接受级别阻抗的无源组件一起使用。

实施例设备100可包括提供计数器值的计数器120、与计数器120耦合的启用逻辑110及与启用逻辑110耦合的电路140，如果计数器值在电路140加电或断电的谐振带宽外，则电路140将加电或断电。在实施例中，限定器逻辑130可从启用逻辑110和计数器120接收输出，并且可基于计数器120和启用逻辑110的输出，而指定电路140是否要加电或断电。

在所示实施例中，计数器120可操作以计数(count)置位时间，并在电路140未使用时将其断电。实施例可操作以便电路140在使用时，在电路断电前让计数器120达到某个值。实施例可使计数器120和启用逻辑110至少之一可编程。

图2示出通过控制操作频率而消除谐振的实施例系统。在实施例200中，第一装置210和第二装置220通过链路230、240、250和260耦合。链路230是从装置220到装置210的数据链路，宽度为“n”个信道。链路240传递链路230的时钟信息。链路250是从装置210到装置220的数据链路，宽度为“n”个信道，并且示为与传递链路250加时钟信号的链路260相邻。

本实施例示出包括链路230、240、250和260的两个双向总线，但无需受此限制。例如，链路可以为差分/电流模式驱动链路，或者为单端/电压模式驱动链路、双向或单向链路等。链路甚至可具有与数据信号等一起在带内时钟信息。通常，实施例并不限于装置之间的任何类型链路。

在本实施例中，如果诸如装置210或装置220等一个或多个装置的PDN谐振已知，则PDN解决方案可降低(封装改进、片上去耦合电容器等)，代价是限制在PDN包装(envelope)中的操作。实施例可应用到任何电网，在这些电网中最差情况定时/电压预算发生在装置PDN谐振处。

参照图2中的实施例，可在闲置期间为数据链路230和250断电以节约电能。在装置210或装置220的PDN谐振处为数据链路加电/断电时，会发生最差情况装置/信道定时和电压预算。因此，装置210或装置220可包含通过控制操作频率消除谐振的电路。

实施例系统可包括：装置210，包括PDN以输送功率(PDN未示出，但在装置210内)；与装置210耦合的链路250，链路250与装置210进行电通信；以及与链路250耦合的控制电路，控制电路限制链路在PDN的谐振频率处加电或断电。

在图2中，控制电路未示出，但可位于装置210内或其它地方。例如，图1实施例设备100可位于装置210内，并且限制链路在装置210的PDN的谐振频率处加电或断电。然而，实施例无需受此限制，并且可位于图2任何装置内或者在单独的装置中或者作为独立电路。

在实施例中，如实施例设备100中所示，控制电路可包括计数器120和某个启用逻辑110。在此实施例中，计数器120可提供计数器值以跟踪链路250已加电或断电的持续时间，并且在计数器值表示为链路250加电或断电将产生结果谐振时，启用逻辑110能够限制为链路250加电或断电。

本实施例还可包括具有PDN的第二装置220，第二装置耦合到诸如链路230或250等链路，控制电路限制链路在装置210或装置220的谐振频率加电或断电。在实施例中，计数器或启用逻辑可编程。

图3是示出通过控制操作频率而消除谐振的实施例方法的流程图。在此实施例中，电路位于如方框310所示的待机模式时，可初始化计数器。在方框320，可读取计数器，并且如果计数器未指示谐振带宽，则可为电路加电。

实施例还包括电路不在活动状态时，在置位时间后将电路断电。本实施例还包括自计数器初始化后等待直至计数器达到某个值，并且如果电路尚未加电，则为电路加电。

在不脱离本发明精神或基本特征的情况下，本发明能够以特定的形式实施。所述实施例要在所有方面视为只是描述而不是约束或限制。因此，本发明范围由随附权利要求书而不是上述说明指示。在权利要求书等效意义、精神和范围内的所有更改、修改和变化均涵盖在随附权利要求书范围内。

Claims

1.一种系统，包括：

包括功率输送网络以输送功率的装置；

与所述装置耦合的链路，所述链路与所述装置进行电通信；以及

与所述链路耦合的控制电路，所述控制电路限制所述链路在所述功率输送网络的谐振频率处进行加电或断电。

2.如权利要求1所述的系统，其特征在于，所述控制电路包括计数器和启用逻辑，所述计数器提供计数器值以跟踪链路已加电或断电的持续时间，并且在所述计数器值表示对所述链路加电或断电将导致结果谐振时，所述启用逻辑限制对所述链路进行加电或断电。

3.如权利要求1所述的系统，其特征在于，所述链路是电压模式链路和电流模式链路中的至少之一。

4.如权利要求3所述的系统，其特征在于，所述链路是单向链路和双向链路中的至少之一。

5.如权利要求1所述的系统，其特征在于，还包括具有功率输送网络的第二装置，所述第二装置耦合到所述链路，所述控制电路限制所述链路在任一装置的功率输送网络的谐振频率处进行加电或断电。

6.如权利要求1所述的系统，其特征在于，所述控制电路在所述装置中。

7.如权利要求2所述的系统，其特征在于，所述计数器值是可编程的。

8.一种方法，包括：

在电路位于待机模式时初始化计数器；

读取所述计数器；以及

在所述计数器未指示谐振带宽时为所述电路加电。

9.如权利要求8所述的方法，其特征在于，还包括在所述电路不在活动状态时，在置位时间后将所述电路断电。

10.如权利要求9所述的方法，其特征在于，还包括自所述计数器初始化后，等待直至所述计数器达到某个值，并且如果所述电路尚未加电的话，则为所述电路加电。

11.如权利要求8所述的方法，其特征在于，所述计数器是可编程的。

12.一种设备，包括：

提供计数值的计数器；

与所述计数器耦合的启用逻辑；以及

与所述启用逻辑耦合的电路，如果所述计数器值在所述电路加电或断电的谐振带宽外，则所述电路将加电或断电。

13.如权利要求12所述的设备，其特征在于，所述计数器要计数置位时间，所述电路在未使用时被断电。

14.如权利要求13所述的设备，其特征在于，所述电路在使用时，在所述电路断电前所述计数器到达某个值。

15.如权利要求12所述的设备，其特征在于，所述计数器和所述启用逻辑中的至少之一是可编程的。

16.一种系统，包括：

包括功率输送部件以输送功率的装置；

与所述装置耦合的通信部件，所述通信部件与所述装置进行电通信；以及

与所述通信部件耦合的控制部件，所述控制部件限制所述通信部件在所述功率输送部件的谐振频率处进行加电或断电。

17.如权利要求16所述的系统，其特征在于，所述通信部件是电压模式链路和电流模式链路中的至少之一。

18.如权利要求16所述的系统，其特征在于，所述通信部件是单向链路和双向链路中的至少之一。

19.如权利要求16所述的系统，其特征在于，所述控制部件包括计数器和启用逻辑，所述计数器提供计数器值以跟踪通信部件已加电或断电的持续时间，并且在所述计数器表示对所述通信部件加电或断电将导致结果谐振时，所述启用逻辑限制对所述通信部件进行加电或断电。

20.如权利要求19所述的系统，其特征在于，所述计数器和所述启用逻辑中的至少之一是可编程的。

21.如权利要求16所述的系统，其特征在于，还包括具有功率输送部件的第二装置，所述第二装置耦合到所述通信部件，所述控制部件限制所述通信部件在任一装置的功率输送部件的谐振频率处进行加电或断电。