TWI323841B - System, method and apparatus to counter resonance - Google Patents
System, method and apparatus to counter resonance Download PDFInfo
- Publication number
- TWI323841B TWI323841B TW095135988A TW95135988A TWI323841B TW I323841 B TWI323841 B TW I323841B TW 095135988 A TW095135988 A TW 095135988A TW 95135988 A TW95135988 A TW 95135988A TW I323841 B TWI323841 B TW I323841B
- Authority
- TW
- Taiwan
- Prior art keywords
- counter
- circuit
- link
- power
- powered
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/02—Arrangements for reducing harmonics or ripples
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
- Logic Circuits (AREA)
Description
九、發明說明: 【發明所屬之技術領織】 發明領域 本發明係有關於電力共振阻遏技術。 發明背景 輸配電網路(PDN)典型需要提供穩定直流(DC)電壓。 為了供應穩定電壓至個別邏輯閘,PDN需要管理電力的輸 送通過-母板、職體互連裝置、—封裝體、韻電路(IC) 互連裝置、晶片上電路及最終送至個別邏輯閘及電晶體之 電力。PDN必須符合於個別層面的特定限制來確保適當操 作。 半導體以及發訊介面以及多種其它耗用直流電流的電 路可能於閒置期間或其它限制使用週期期間自行斷電。電 路的DC電流的電力管理’可能造成咖於共振狀態操 作。此種共振情況可能產生非期望_訊,影響相關聯電 路的時序及電壓計劃,如此限制系統效能。 通常經由降低PDN網路的阻抗側寫,可阻遏pDN共 振。阻抗側寫可經由修改母板_、封裝體解_、晶粒上 解輕來減少’㈣增加f力接腳f來減少。經由降低阻抗 旬寫’可將於特S共振蜂出現的雜訊調整至可忍受的限度 範圍内。 但降低PDN網路的阻抗側寫,造成前述犧牲 。例如接 線封裝體可能必須轉換成覆晶晶片封裝體來降低電感,可 1323841 增加晶粒上解耦至半導體裝置,但須犧牲晶粒面積等。 t發明内容3 發明概要 依據本發明之一實施例,係特地提出一種系統,其包 5 含有:一元件,包括有用來輸送電力之一電力輸送網路; 耦接該元件之一鏈路,該鏈路與該元件電氣連通;以及耦 接該鏈路之控制電路,該控制電路將限制該鏈路使之不能 以該電力輸送網路之一共振頻率供電或斷電。 圖式簡單說明 10 經由參照附圖研讀揭示將最為明瞭本發明之實施例 ,附圖者: 第1圖顯示經由控制操作頻率來阻遏共振之一個裝置 實施例。 第2圖顯示經由控制操作頻率來阻遏共振之一個系統 15 實施例。 第3圖為流程圖,顯示經由控制操作頻率來阻遏共振之 一個方法實施例。
I:實施方式:J 較佳實施例之詳細說明 20 於後文說明中,陳述多項特定細節。但須瞭解可無此 等特定細節來實作本發明之實施例。 於其它情況下,眾所周知之電路、結構及技術等並未 說明其細節以免混淆本文說明之瞭解。 說明書中述及「一個實施例」或「一實施例」等表示 6 就該實施例所述之特疋特徵、結構或特性係含括於至少一 個本發明之態樣。「於一個實施例J中—詞出現於說明書中 多個位置並#必然全部表示同一個實施例。 通常經由控制操作頻率可阻遏共振。阻遏共振之操作 5頻率的控制是一種低成本的解決之道,該辦法可滿足雜訊 需求,可實作而對效能只產生微小衝擊,換言之經由迫使 控制器避開某些頻率可造成潛伏期延遲的增加。 舉例言之,一個實施例T能涉及一高速差動介面,於 閒置狀態耗用直流電流,可常規斷電來節省電力,減少發 10熱專。若泫差動介面係於之共振頻率供電或斷電,則 可能造成相當大雜訊。 因此本實施例係限制於PDN共振頻率時免於出現電力 週期性循環。於本實例中,新的匯流排設計造成新的設計 問題,諸如資料速率過高超出電路的物理變化,轉而允許 15新的解決辦法。由於PDN共振維持於約HMOOMHz,當資 料速率隨著摩爾定律(M〇〇re,s Law)而持續增高時 ,物理尺 寸無法如此快速改變。 I知辦法可吸收PDN共振對時序/電壓的影響。當資料 速率實質增商時,PDN共振的時序/電壓影響的吸收逐漸成 2〇問題。-般實施例係經由單純避免於電路、鏈路等的共振 頻率操作來限制於廣泛範圍之電路、鍵路等的共振。 一個實施例係使用一功能區塊的數位控制來避免pDN 共振。此外,本實施例可用來降低晶粒上的電容,進一步 0知:供相田低成本辦法來控制共振,而未妨礙有價值的石夕 晶圓面積來用於功能目的,亦即用於邏輯功能。 第1圖顯示藉控制操作頻率來阻遏共振之一個實施例 100。第1圖中’邏輯110係耦接一計數器120及一功能單元 區塊(FUB)140。於本實例中,功能單元區塊為類比區塊, 5 但實施例並非囿限於此。此外,計數器120及邏輯110顯示 耦接限定器區塊130,限定器區塊130接收來自於計數器120 及邏輯110之輸出。於一個實施例中,限定器區塊130可為 第二邏輯區塊。限定器區塊130接收來自於邏輯區塊110之 輸出,且以計數器120的輸出來限定之,且據此來控制fuB 10 140。 FUB 140可有其它輸入及輸出來發送或接收資料、或 電力、或其它電子信號。雖然第1圖的不同區塊係分開顯 示’但其任一種組合可駐在於同一個元件、電路等上。舉 例言之,計數器120及邏輯110可構成同一個ic的一部分, 可於同一個封裝體内部,或於同一個PCB上等。 經由改變網路的被動元件,可管理PDN網路來降低及 遷移共振點。實施例可使用簡單邏輯來消除若干操作區。 參考第1圖,邏輯110可操作來讓電路可動作或不可動 作,來限制經由電路的供電或斷電所引發的共振。由於電 20 路於PDN的共振頻率被供電及斷電的結果,例如於pdn可 能出現共振。實施例並非限於第1圖,實際上可用來限制於 任何電力網路的雜訊。 於第1圖之實施例中,計數器120表示指示某些電路的 「無啟動區段之」電力管理時間。「無啟動區段」可為表示 8 1323841 電路的共振頻寬之一定計數值之範圍。此外,第1圖之實施
例包括可致能或去能之某些電路之邏輯110,例如FUB 140。就此方面而言,經由限制某些電路何時可被供電或斷 電來避免電力網路的共振,計數器120及邏輯11〇可阻遏共 5 振。 參考第1圖,計數器120可用來追蹤FUB 140開始供電 已經經過多少時間。若計數器120到達特定時間或提供某個 數值’貝ijFUB 140可被供電或斷電。實施例也可用來結合被 動元件’維持於共振頻率的阻遏於可接受的位準。 10 一個實施例之裝置1〇〇包含一計數器120來提供一計數 值’耗接該計數器120之致能邏輯11〇,以及耦接該致能邏 輯110之電路140 ’若計數值係於該欲被供電或斷電之電路 140之共振頻寬外側,則電路14〇將被供電或斷電》於一個 實施例中’ 一限定器邏輯130可接收來自於致能邏輯丨1〇及 15計數器120的輸出,且可基於該計數器120及致能邏輯11〇的 輸出,來指示電路140將被供電或斷電。 於本實施例中,計數器120可操作來計數安定時間,且 若電路140未使用,則讓電路140斷電。一個實施例可操作 來於電路使用時讓計數器120到達某個數值,隨後讓電路 20 140斷電。實施例可有計數器120及致能邏輯11〇中之一者可 經規劃。 第2圖顯示經由控制操作頻率來阻遏共振之一實施例 系統。於實施例200中,第一元件21〇和第二元件220係藉鏈 路230、240、250及260而耗接。鏈路23〇為由元件220至元 9 件210之資料鏈路,具有Γη」通道寬度。鏈路240係通訊鏈 路230之計時資訊。鏈路25〇為由元件210至元件220之資料 鏈路’寬度為「η」通道,顯示相鄰於通訊鏈路250之計時 資訊之鏈路260。 5 本實施例顯示包含鏈路230、24〇、250及260之兩個單 向匯流排’但非受此所限。例如,鏈路可為差動/電流模式 驅動鏈路,或單端/電壓模式驅動鏈路,單向鏈路或雙向鏈 路等。鏈路甚至可具有與資料信號同頻帶的計時資訊等。 通常實施例並非限於裝置間的任一型鏈路。 10 於本實施例中,若暸解一個或多個元件諸如元件210 或元件220之PDN共振,則可減少犧牲限制PDN封裝操作的 PDN解決之道(封裝體改良、晶粒上解耦電容器等)。實施例 可應用至任何電力網路,此處於元件之PDN共振發生最惡 劣情況的時序/電壓計劃。 15 參考第2圖之實施例,資料鏈路230及250可於閒置週期 期間斷電來節省電力。當於元件210或元件220之PDN共振 時,資料鏈路被供電/斷電,可能發生最惡劣情況元件/通道 時序或電壓計劃。因此元件210或元件220可含有電路140經 由控制操作頻率來阻遏共振。 20 一個實施例系統可包含一元件210,其包括PDN來輸送 電力(圖中未顯示PDN,但PDN係於元件210内部),耦接該 元件210之一鏈路250 ’該鏈路250係與該元件210電通訊, 及耦接該鏈路250之控制電路,該控制電路係限制鏈路於 PDN之共振頻率時供電或斷電。 10 1323841 於第2圖中’未顯不控制電路,但可駐在元件训内部 或它處。舉例言之,第1圖之裝置⑽之實施例可駐在於元 件210内部,限制鏈路於元件210之職的共振頻率時供電 或斷電。實施触需受此所限,但可駐在於第2圖之任何元 5件内部,或駐在於分料件内部或成為孤立電路。 於實她例中’控制電路可包含如實施例裝置議中所 示之-計數器120及若干致能邏輯11〇。於此實施例中計 數器120可提供-計數值來追賴路咖被供電或被斷電的 時間,若計數值表示經由鏈路250的供電或斷電可能造成共 10振’則致此邏輯1可限制鍵路250的供電或斷電。 本實施例包含有PDN之第二元件22〇,第二元件係耦接 至諸如鏈路230或250之鏈路,控制電路可限制鏈路於元件 210或元件220之PDN之共振頻率時供電或斷電。於一實施 例中,計數器或致能邏輯為可規劃。 15 第3圖為流程圖’顯示經由控制操作頻率來阻遏共振之 一方法實施例。於本實施例中’當電路置於等候模式時, 計數器可被啟動,如方塊310所示。於方塊320,計數器可 被讀取,若計數器並未指示共振頻寬,則電路可被供電。 一個實施例進一步包含若電路未被激活於安定時間後 20將電路斷電。本實施例進一步包含等候至計數器到達一個 數值,而若計數器啟動以來電路未曾被供電,則供電啟動 該電路。 可未恃離本發明之精髓或主要特性,而以其它特定形 式具體實施本發明。須考慮所述實施例於各態樣僅供舉例 11 1323841 說明之用而非限制性。因此,本發明之範圍係由隨附之申 請專利範圍而非前文說明指示。全部屬於隨附之申請專利 範圍之定義、精髓及相當範圍内之全部變化、修改及變更 皆係含括於隨附之申請專利範圍之範圍。 5 【圖式簡單說明】 第1圖顯示經由控制操作頻率來阻遏共振之一個裝置 實施例。
第2圖顯示經由控制操作頻率來阻遏共振之一個系統 實施例。 10 第3圖為流程圖,顯示經由控制操作頻率來阻遏共振之 一個方法實施例。 【主要元件符號說明】 210…第一元件 220…第二元件 230-260…鏈路 300...實施例方法 310、320、330...處理方塊 100.. .實施例裝置 110.. .邏輯、致能邏輯 120.. .計數器 130.. .限定區塊 140…類比區埦/FUB(功能單元區 塊) 12
Claims (1)
1323841
第95135988號申請案申請iw面 ,^ 一 本 98.1120.十、申請專利範圍: 1. 一種用以阻遏共振之系統,其包含有: -元件’包括有用來輸送電力之 电力輪迗網路; 以及兀件之一鏈路,該鏈路與該元件電氣連通;
10 15 耦接該鏈路之控制電路,該控制電路將 使之不能以該電力輸送網路之一共振㈣路 2. 如申請專利範圍第1項之系統,其中該控制3。 計數器及致能邏輯裝置,該計數器係用以提供2 來追縱—鏈路已經被供電或已經斷電之時間長度;以2 若該計數值表示該餘絲自於鏈^電二 該致能邏輯裝置即限制該鏈路的供電或斷電。 、 3. 如申請專鄕圍第lJS之系統,其中該鏈路為—電顧 式鏈路及一電流模式鏈路中之至少一者。 、 4·如申請專利範圍第3項之系統,其中該鏈路為—單向鍵 路及一雙向鏈路中之至少一者。 20 5.如申請專利範圍第1項之系統,其進一步包含一具有一 電力輸送網路之第二元件,該第二元件係輕接該鍵路, 該控制電路可限制該鏈路使之不能以任一前述元件之 該電力輸送網路之該共振頻率供電或斷電。 6_如申請專利範圍第1項之系統,其中該控制電路係於該 元件内。 7_如申請專利範圍第2項之系統,其中該計數值為可規劃。 8. —種用以阻遏共振之方法,其包含有下列步驟: 13 1323841
10 15 20 日修正替換 在電路置於一等待模式時啟動一計數器; 讀取該計數器;以及 若該計數器並未指示一共振頻寬,則供電予該電 路。 9. 如申請專利範圍第8項之方法,其進一步包含若該電路 未有作用,即於經一安定時間後將該電路斷電。 10. 如申請專利範圍第9項之方法,其進一步包含等候該計 數器到達一數值,且若自該計數器已經被啟動以來該電 路未曾被供電,則供電予該電路。 11. 如申請專利範圍第8項之方法,其中該計數器為可規劃。 12. —種用以阻遏共振之裝置,其包含有: 用來提供一計數值之一計數器; 耦接該計數器之致能邏輯裝置;以及 耦接該致能邏輯裝置之電路,若該計數值係於供該 電路受供電或斷電用之一共振頻寬以外,則該電路被供 電或斷電。 13. 如申請專利範圍第12項之裝置,其中該計數器係計數一 段安定時間,若該電路未被使用,則該電路被斷電。 14. 如申請專利範圍第13項之裝置,其中若該電路被使用, 則該計數器到達某個數值隨後才讓該電路斷電。 15. 如申請專利範圍第12項之裝置,其中該計數器及該致能 邏輯裝置中之至少一者為可規劃。 16. —種用以阻遏共振之系統,其包含有: 一元件,其包括用來輸送電力之一電力輸送裝置; 14 1323841 「~^8ritr2t— 年月 耦接該元件之一通訊裝置,該通訊裝置係與該元件 電氣連通;以及 耦接該通訊裝置之控制裝置,該控制裝置將限制該 通訊裝置使之不能以該電力輸送裝置之一共振頻率被 5 供電或斷電。 17. 如申請專利範圍第16項之系統,其中該通訊裝置為一電 壓模式鏈路或一電流模式鏈路中之至少一者。 18. 如申請專利範圍第16項之系統,其中該通訊裝置為一單 向鏈路及一雙向鏈路中之至少一者。 10 19.如申請專利範圍第16項之系統,其中該控制裝置包含一 計數器及一致能邏輯裝置,該計數器係用以提供一計數 值來追蹤該通訊裝置已經被供電或被斷電的時間長 度;以及若該計數器表示共振係由於該通訊裝置被供電 或斷電所導致的結果,則該致能邏輯裝置即限制該通訊 15 裝置的供電或斷電。 20. 如申請專利範圍第19項之系統,其中該計數器與該致能 邏輯裝置中之至少一者為可規劃。 21. 如申請專利範圍第16項之系統,其進一步包含具有一電 力輸送裝置之一第二元件,該第二元件係耦接於該通訊 20 裝置,該控制裝置係用以限制該通訊裝置使之不能以任 一前述元件之該電力輸送裝置之該共振頻率供電或斷 電。 15 1323841 /3 hi年
1323841 2/3 '日修正替
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/243,291 US7447929B2 (en) | 2005-09-29 | 2005-09-29 | Countering power resonance |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200722971A TW200722971A (en) | 2007-06-16 |
TWI323841B true TWI323841B (en) | 2010-04-21 |
Family
ID=37895607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095135988A TWI323841B (en) | 2005-09-29 | 2006-09-28 | System, method and apparatus to counter resonance |
Country Status (6)
Country | Link |
---|---|
US (1) | US7447929B2 (zh) |
CN (1) | CN101273322B (zh) |
DE (1) | DE112006002608B4 (zh) |
GB (1) | GB2442410B (zh) |
TW (1) | TWI323841B (zh) |
WO (1) | WO2007041151A2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4524303B2 (ja) * | 2007-10-04 | 2010-08-18 | 富士通株式会社 | 共振点を動的に変更する半導体集積回路 |
WO2009137522A2 (en) * | 2008-05-06 | 2009-11-12 | Rambus Inc. | Method and apparatus for power sequence timing to mitigate supply resonance in power distribution network |
EP2294770B1 (en) * | 2008-06-20 | 2013-08-07 | Rambus, Inc. | Frequency responsive bus coding |
WO2012064537A2 (en) | 2010-11-09 | 2012-05-18 | Rambus Inc. | Using a stuttered clock signal to reduce self-induced voltage noise |
US20190339757A1 (en) * | 2018-05-01 | 2019-11-07 | Qualcomm Incorporated | Pdn resonance aware wakeup control |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5621396A (en) * | 1994-06-30 | 1997-04-15 | Texas Instruments Incorporated | Method and apparatus with adaptive transponder plucking |
JP2001275351A (ja) * | 2000-03-24 | 2001-10-05 | Sony Corp | スイッチング電源回路 |
JP2002101655A (ja) * | 2000-09-25 | 2002-04-05 | Canon Inc | スイッチング電源装置 |
CN1200327C (zh) * | 2001-06-14 | 2005-05-04 | 英业达股份有限公司 | 多频式高压产生装置 |
US6496556B1 (en) * | 2002-01-15 | 2002-12-17 | Motorola, Inc. | Step-down clock control and method for improving convergence for a digitally controlled self-calibrating VCO |
US6534955B1 (en) * | 2002-03-13 | 2003-03-18 | Inventec Corporation | Pulse charger |
US6781355B2 (en) * | 2002-10-18 | 2004-08-24 | Sun Microsystems, Inc. | I/O power supply resonance compensation technique |
US7119607B2 (en) * | 2002-12-31 | 2006-10-10 | Intel Corporation | Apparatus and method for resonance reduction |
US7054172B2 (en) * | 2003-05-30 | 2006-05-30 | Hewlett-Packard Development Company, L.P. | Method and structure for active power supply control and stabilization |
US7098745B2 (en) * | 2003-06-04 | 2006-08-29 | Intel Corporation | System to control integrated circuit resonance |
-
2005
- 2005-09-29 US US11/243,291 patent/US7447929B2/en not_active Expired - Fee Related
-
2006
- 2006-09-26 DE DE112006002608T patent/DE112006002608B4/de not_active Expired - Fee Related
- 2006-09-26 CN CN2006800351675A patent/CN101273322B/zh not_active Expired - Fee Related
- 2006-09-26 GB GB0801694A patent/GB2442410B/en not_active Expired - Fee Related
- 2006-09-26 WO PCT/US2006/037642 patent/WO2007041151A2/en active Application Filing
- 2006-09-28 TW TW095135988A patent/TWI323841B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB2442410B (en) | 2010-10-20 |
US7447929B2 (en) | 2008-11-04 |
GB2442410A (en) | 2008-04-02 |
WO2007041151A3 (en) | 2007-12-13 |
GB0801694D0 (en) | 2008-03-05 |
CN101273322B (zh) | 2011-08-24 |
CN101273322A (zh) | 2008-09-24 |
US20070074055A1 (en) | 2007-03-29 |
DE112006002608B4 (de) | 2012-12-27 |
TW200722971A (en) | 2007-06-16 |
DE112006002608T5 (de) | 2008-08-21 |
WO2007041151A2 (en) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI323841B (en) | System, method and apparatus to counter resonance | |
US7028196B2 (en) | System, method and apparatus for conserving power consumed by a system having a processor integrated circuit | |
JP3878431B2 (ja) | 半導体集積回路装置 | |
US7279926B2 (en) | Headswitch and footswitch circuitry for power management | |
JP4974202B2 (ja) | 半導体集積回路 | |
US9501125B2 (en) | Systems and methods for implementing reduced power states | |
US8907462B2 (en) | Integrated circuit package | |
US20140167868A1 (en) | Power-efficient multi-frequency resonant clock meshes | |
US8717093B2 (en) | System on chip power management through package configuration | |
JP4122954B2 (ja) | 半導体集積回路 | |
JP2008520153A (ja) | 断熱的cmos設計 | |
US10198060B2 (en) | Controlling power management in micro-server cores and peripherals | |
CN106774808A (zh) | 一种异构多核芯片的多级低功耗管理单元及其方法 | |
Hussein et al. | Lowering power at 28 nm with Xilinx 7 series devices | |
US7804329B2 (en) | Internal charge transfer for circuits | |
Khajeh et al. | Embedded memories fault-tolerant pre-and post-silicon optimization | |
JP2022097390A (ja) | 動的usb-cモード選択ospmポリシー方法及び装置 | |
Chowdhury et al. | An innovative power-gating technique for leakage and ground bounce control in system-on-a-chip (SOC) | |
KR101850123B1 (ko) | 파이프라인 전력 게이팅 | |
Ishii et al. | A resonant-clock 200MHz ARM926EJ-S TM microcontroller | |
WO2024091728A1 (en) | Ddr phy power collapse circuit for multimode double data rate synchronous dynamic random access memory | |
Keskin et al. | Active on-die suppression of power supply noise | |
JP2009123235A (ja) | 半導体集積回路装置 | |
JP5408743B2 (ja) | 携帯電話 | |
US11734174B2 (en) | Low overhead, high bandwidth re-configurable interconnect apparatus and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |