CN101271855A - 屏蔽栅极沟槽技术中对蚀刻深度的测定 - Google Patents
屏蔽栅极沟槽技术中对蚀刻深度的测定 Download PDFInfo
- Publication number
- CN101271855A CN101271855A CNA2008100866583A CN200810086658A CN101271855A CN 101271855 A CN101271855 A CN 101271855A CN A2008100866583 A CNA2008100866583 A CN A2008100866583A CN 200810086658 A CN200810086658 A CN 200810086658A CN 101271855 A CN101271855 A CN 101271855A
- Authority
- CN
- China
- Prior art keywords
- coating
- test zone
- etch depth
- groove
- measure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005516 engineering process Methods 0.000 title description 6
- 239000011248 coating agent Substances 0.000 claims abstract description 61
- 238000000576 coating method Methods 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 61
- 238000012360 testing method Methods 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 5
- 239000012780 transparent material Substances 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 4
- 238000013459 approach Methods 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 abstract 3
- 230000007797 corrosion Effects 0.000 abstract 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005389 semiconductor device fabrication Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种测定蚀刻深度的方法，一种形成屏蔽栅极沟槽(SGT)结构的方法以及一种半导体装置晶圆。在具有沟槽的底层的一部分上形成材料层。用材料填充所述的沟槽。在材料层测试区域之上设有抗蚀性涂层。所述的抗蚀性涂层不覆盖所述的沟槽。所述的材料层被同方向地蚀刻。从涂层下材料的蚀刻特性来测定蚀刻深度。上述方法可应用于形成SGT结构。晶圆包括材料层，所述的材料层至少设置在半导体晶圆表面的一部分上；抗蚀性涂层，所述的抗蚀性涂层包括一个设置在材料层一部分上的三角形测试区域；标尺，所述的标尺标识在接近于测试区域的底层表面上。
Description
技术领域
本发明涉及半导体装置，特别涉及半导体装置制造过程对蚀刻深度的控制。
背景技术
MOSFET(金属氧化物半导体场效应晶体管)装置在电子方面有很多的应用，包括在无线电频率/微波放大器中的应用。在这些应用中，栅极漏极反馈电容必须减少到最小，以使得无线电频率的倍率最大化，并使得信号失真最小化。在一种硅功率MOSFET(金属氧化物半导体场效应晶体管)中，基于适当的栅极偏压，栅极电极提供接通和断开控制。
用于减少DMOS(双扩散金属氧化物半导体)装置的栅极漏极电容Cgd的传统技术仍然面临的技术限制和困难。特别地，沟槽型的DMOS装置配置有沟槽漏极，其中栅极和漏极间的大电容Cgd限制了装置开关转换的速度。电容是主要由沟槽型栅极底部和漏极之间的耦合电场产生。为了减少栅极漏极电容，一种改良的屏蔽栅极沟槽(SGT)被引入沟槽栅极底部，以屏蔽沟槽栅极和漏极。
美国专利5,126,807和5,998,833阐述了具有屏蔽栅极沟槽(SGT)的MOSFET可以作为一种可行的解决方案，用于具有SGT功能的高速转换应用，如同作为沟槽较低区域的移动式栅极或固定源极电压。然而，上述参考文献也提出了一个挑战，即控制移动式栅极的深度，以避免MOSFET故障。蚀刻深度的控制尤其重要，例如，背部蚀刻多晶硅趋向栅极沟槽中部时，由于这不是一个终止点，该控制十分重要。由于特征尺寸连续缩小，移动式栅极蚀刻控制开始成为更具挑战和重要的任务了。
用于控制蚀刻深度的通常工艺技术，此处所提到的是时间控制，包括蚀刻持续时间控制。在这项技术中，蚀刻速率的测定和蚀刻深度的计算是由实时蚀刻程序控制的，并且蚀刻速率随着蚀刻持续时间而曾加。很不幸，多晶硅的蚀刻速率极高地依赖于诸多因素，其中包括，例如，多晶硅颗粒尺寸，掺杂质，沟槽的尺寸和所有负载影响。因而，多晶硅的蚀刻速率难以测定。
发明内容
本发明涉及一种测定蚀刻深度的方法，其特征在于，包含以下步骤：
步骤1：在具有沟槽的底层的一部分上形成一个材料层，通过这一方法在所述的沟槽内填充该材料；
步骤2：在材料层的测试区域上放置涂层，所述的涂层不覆盖所述的沟槽；
步骤3：同方向地蚀刻所述的材料层；
步骤4：基于涂层的一部分下面材料的蚀刻特性，测定沟槽内材料的蚀刻深度DT。
所述的蚀刻特性是涂层下面的测试区域的横向底切的数量，所述的步骤4进一步包括：
步骤4.1：测量横向底切DL的数值；
步骤4.2：从底切数值DL测定沟槽中材料被蚀刻长度的深度。
所述的涂层包括矩形形状。
所述的涂层包括圆形形状。
所述的涂层包括具有尖端的区域，所述的尖端具有尖角θ。
所述的测试区域上面的涂层包括徽章形状。
所述的测试区域上面的涂层包括三角形或者刺形。
所述的测量横向底切DL数值的步骤包括：
测量测试区域长度ΔL的变化；
从长度ΔL的变化中，测定横向底切DL的数值。
所述的一种测定蚀刻深度的方法，进一步包括步骤5：在接近测试区域处形成标识标尺，采用所述的标识标尺可更容易地测量测试区域长度ΔL的改变。
所述的从长度AL的改变测定横向底切DL的数值的步骤，包括：DL近似取值为
DL≈ΔL×tanθ/2。
所述的涂层由透明材料制成。
所述的透明材料包括透明氧化物材料。
所述的材料层包含多晶硅层。
本发明涉及一种形成屏蔽栅极沟槽(SGT)结构的方法，其特征在于，包含如下步骤：
步骤1：将多晶硅填充在沟槽内，在所述的沟槽上形成多晶硅膜；
步骤2：在多晶硅的一部分上放置涂层；
步骤3：同方向蚀刻多晶硅；
步骤4：基于涂层下多晶硅区域的蚀刻特性，测定沟槽内多晶硅的蚀刻深度。
所述的蚀刻特性为涂层下测试区域的横向底切的数值，所述的步骤4进一步包括：
测量横向底切DL的数值；
从底切DL的数值来测定沟槽内多晶硅蚀刻长度的深度。
所述的涂层包括一个具有三角形尖角θ的区域。
所述的测量横向底切DL的数值的步骤，进一步包括：
测量测试区域长度ΔL的改变；
从长度ΔL的改变来测定横向底切DL的数值。
所述的一种形成屏蔽栅极沟槽(SGT)结构的方法，进一步包括：
步骤5：在接近测试区域处放置标识标尺，采用所述的标识标尺可更容易地测量测试区域长度ΔL的改变。
所述的从长度AL的改变测定横向底切DL的数值的步骤，包括：DL近似取值为
DL≈ΔL×tanθ/2。
本发明涉及一种半导体装置晶圆包括测试结构，其特征在于，所述的测试结构进一步包括：
材料层，所述的材料层包括一个三角形测试区域，所述的测试区域至少位于半导体晶圆表层的一部分上；
标尺，所述的标尺标识在接近于测试区域的半导体晶圆表面上；
所述的标尺标识易于测量测试区域长度的改变。
所述的一种半导体装置晶圆，进一步包括位于一部分材料层上的透明氧化物材料。
所述的三角形测试区域包括一个具有尖角θ的区域。
所述的材料层包括多晶硅材料。
所述的一种半导体装置晶圆，进一步包括在底层上形成的沟槽，所述的材料层至少填充沟槽的一部分。
附图说明
图1A-1E是根据本发明的，在沟槽的较低部位制造SGT移动式栅极的各处理步骤的截面视图。
图1F是根据本发明的，一个用于测定蚀刻深度的测试结构和标尺的俯视图
图2是根据本发明的，在制造过程的中间阶段，具有测试结构和标尺的半导体晶圆的俯视图。
具体实施方式
虽然下列详细资料的描述包括很多用于举例说明的具体细节，本领域的普通技术人员将承认下列细节的各种变种和变更都位于本发明的范围之中。因此，本发明以下所描述的具体实施方式并不丧失一般性，而且并不限制本发明。
图1A-1E是根据本发明的，在沟槽的较低部位制造SGT移动式栅极的各处理步骤的截面视图。如图1所示，一个沟槽104被蚀刻在一个半导体层102上，如硅层，通过各向异性蚀刻技术，例如利用沟槽涂层面具的活性离子蚀刻(没有显示)。沟槽104在大约0.3微米到1微米宽度之间，并且深度在大约1到3微米之间。如图1B所示，采用热氧化技术，在材料上以及沟槽104内部的材料上形成电绝缘层106，如硅氧化物膜。
在图1C中，在底层上形成材料层108。材料108填充在沟槽104中。举例来说，材料108可以是沉积的多晶硅，如，利用低压化学气相沉积(LPCVD)技术。材料层108的一部分上放置有涂层110。涂层110可由一层材料组成，例如多晶硅或者其他抗蚀剂，其曝露在光，辐射和带电粒子下会被激发。当被激发时，一部分抗蚀剂可能对蚀刻材料层108的过程有抗蚀力。涂层110最好不覆盖沟槽104。形成涂层110的材料层可以包括最接近沟槽104的区域，如图ID所示。材料层108上的测试区域109位于涂层110的下面。涂层110可以由透明材料组成，以易于测量涂层下的测试区域109的长度。除了用光致抗蚀剂或者其他抗蚀剂来制成软涂层，透明介电层，如硅氧化物材料可以沉积覆盖在材料108上，然后与软涂层共同构成硬涂层。
在沟槽104内部，材料层108在相同方向上背面蚀刻至一预定深度DT，以形成一个如图1E所示的屏蔽栅极电极114。随着沟槽104中的材料108被垂直蚀刻至深度DT，图层110下面的多晶硅被底切了一个总量为DL的深度。在本发明的实施例中，深度DT能通过监测横向底切深度DL来测定。该横向底切深度DL与沟槽深度DT的关系可根据函数F(DL)来确定：
DT＝F(DL) (1)
一旦得到DL的数据以及DT和DL的关系，沟槽的深度DT就能够被确定。DT和DL的关系函数F(DL)可根据实验确定。例如，进行实验，用材料108填充不同已知深度的沟槽。当蚀刻深度DT到达每条沟槽的底部时，横向底切深度DL可被测量。函数F(DL)可由深度DL的测量值和已知沟槽的深度来确定。
标识标尺112是由在涂层110下的材料108的一部分形成的，用来帮助测量测试区域109的长度L。举例来说，标识标尺112包含一系列间隔充分规则的平行特征物113，如锯齿形或者三角形。如该结构的俯视图图1F所示，标尺由标尺涂层下面同样被底切蚀刻的材料108形成，但是标尺涂层113的侧面区域保持相同。可选择地，标尺沿着沟槽形成，同时该沟槽通过整合标尺到沟槽涂层上来形成。在这种情况下，因为标尺已经蚀刻进入底层，并且没有受到后来的多晶硅蚀刻影响，涂层110只覆盖测试结构区域109。在蚀刻过程中标尺112有助于连续合适地测量材料层108的一部分109的长度，该区域109位于涂层110的下面。
直接读取读数DL有困难，而且如果读数DL太小会受误差影响。为了使底切的读数DL稍微方便地被测量，涂层110包含了有特征的尖锐三角θ靠近标尺112。举例来说，并且不失一般性，如图1F所示，涂层110有一个尖的形状或包含一个尖的形状，该尖的形状部分的长度为L0，并位于标尺112旁。可选择地，涂层110或者其中的一部分有一个圆形，徽章形或者刺形，例如三角形。实线指出了涂层110的形状。虚线指出在蚀刻材料108一段时间后的测试区域109的形状。由于横向底切影响刺形涂层110下面的测试区域109的侧面，测试区域109的长度会改变。如果尖角θ充分尖锐，有一个相对数值小的底切深度DL，刺形区域下面的材料层108长度的改变将会容易测量并具有意义。横向底切DL的数值通过下列公式近似推算：
DL≈ΔL×tanθ/2
ΔL是蚀刻后涂层110的刺形区域下面的测试区域109的长度变化的测量值，并且θ是刺形的尖角。如果尖角充分小，小数值的横向底切DL中会导致测试区域109中相对大和容易测量的长度变化ΔL，该长度变化ΔL在标尺标记113的帮助下能容易准确的读出。
刺形结构和标记标尺在半导体晶圆中的使用是在半导体制造过程中的一个中间步骤，并且更适合构成在测试区域内作为测试结构来检验装置制造过程中的临界尺寸(CD)。图2是俯视图，图解了一个具有刺形结构109的晶圆202和一个临界尺寸测试区域中的标识标尺112。刺形测试结构109包含一个材料层，该材料层设置在半导体晶圆202表面的至少一个区域，该圆片和涂层110组成图案，涂层110具有刺形结构的测试区域，该测试区域位于材料层一区域之上。标尺112临近测试区域为了便于测量测试区域长度的L。刺形结构109的形成过程与沟槽底部屏蔽电极的形成过程一样，除了向测试结构所做的额外的涂层处理过程。带有刺形结构109的晶圆202和标识标尺112被用于作为半导体装置制造过程的一个中间步骤，其中，晶圆202上形成的沟槽结构的蚀刻深度必须控制合适。涂层110在最后深蚀刻过程中剥落，或者在使用的涂层是硬涂层时仍然保留。在任何情况下，更可取的是涂层110顶部排列有一个特殊T型的标尺，从而掩膜顶部能被鉴定，即使是在掩膜被移除的情况下。
本发明的实施例提供了一种采用简单直接方法的，更精确的对蚀刻深度的实时测定。刺形结构结合标识标尺同样提供了一个工具，用于检验多晶硅深蚀刻过程中的控制精度。
Claims (24)
1、一种测定蚀刻深度的方法，其特征在于，包含以下步骤：
步骤1：在具有沟槽的底层的一部分上形成一个材料层，通过这一方法在所述的沟槽内填充该材料；
步骤2：在材料层的测试区域上放置涂层，所述的涂层不覆盖所述的沟槽；
步骤3：同方向地蚀刻所述的材料层；
步骤4：基于涂层的一部分下面材料的蚀刻特性，测定沟槽内材料的蚀刻深度DT。
2、如权利要求1所述的一种测定蚀刻深度的方法，其特征在于，所述的蚀刻特性是涂层下面的测试区域的横向底切的数量，所述的步骤4进一步包括：
步骤4.1：测量横向底切DL的数值；
步骤4.2：从底切数值DL测定沟槽中材料被蚀刻长度的深度。
3、如权利要求2所述的一种测定蚀刻深度的方法，其特征在于，所述的涂层包括矩形形状。
4、如权利要求2所述的一种测定蚀刻深度的方法，其特征在于，所述的涂层包括圆形形状。
5、如权利要求2所述的一种测定蚀刻深度的方法，其特征在于，所述的涂层包括具有尖端的区域，所述的尖端具有尖角θ。
6、如权利要求5所述的一种测定蚀刻深度的方法，其特征在于，所述的测试区域上面的涂层包括徽章形状。
7、如权利要求5所述的一种测定蚀刻深度的方法，其特征在于，所述的测试区域上面的涂层包括三角形或者刺形。
8、如权利要求5所述的一种测定蚀刻深度的方法，其特征在于，所述的测量横向底切DL数值的步骤包括：
测量测试区域长度ΔL的变化；
从长度ΔL的变化中，测定横向底切DL的数值。
9、如权利要求8所述的一种测定蚀刻深度的方法，其特征在于，进一步包括步骤5：在接近测试区域处形成标识标尺，采用所述的标识标尺可更容易地测量测试区域长度ΔL的改变。
10、如权利要求8所述的一种测定蚀刻深度的方法，其特征在于，所述的从长度AL的改变测定横向底切DL的数值的步骤，包括：DL近似取值为
DL≈ΔL×tanθ/2。
11、如权利要求2所述的一种测定蚀刻深度的方法，其特征在于，所述的涂层由透明材料制成。
12、如权利要求11所述的一种测定蚀刻深度的方法，其特征在于，所述的透明材料包括透明氧化物材料。
13、如权利要求2所述的一种测定蚀刻深度的方法，其特征在于，所述的材料层包含多晶硅层。
14、一种形成屏蔽栅极沟槽(SGT)结构的方法，其特征在于，包含如下步骤：
步骤1：将多晶硅填充在沟槽内，在所述的沟槽上形成多晶硅膜；
步骤2：在多晶硅的一部分上放置涂层；
步骤3：同方向蚀刻多晶硅；
步骤4：基于涂层下多晶硅区域的蚀刻特性，测定沟槽内多晶硅的蚀刻深度。
15、如权利要求14所述的一种形成屏蔽栅极沟槽(SGT)结构的方法，其特征在于，所述的蚀刻特性为涂层下测试区域的横向底切的数值，所述的步骤4进一步包括：
测量横向底切DL的数值；
从底切DL的数值来测定沟槽内多晶硅蚀刻长度的深度。
16、如权利要求15所述的一种形成屏蔽栅极沟槽(SGT)结构的方法，其特征在于，所述的涂层包括一个具有三角形尖角θ的区域。
17、如权利要求16所述的一种形成屏蔽栅极沟槽(SGT)结构的方法，其特征在于，所述的测量横向底切DL的数值的步骤，进一步包括：
测量测试区域长度ΔL的改变；
从长度ΔL的改变来测定横向底切DL的数值。
18、如权利要求17所述的一种形成屏蔽栅极沟槽(SGT)结构的方法，其特征在于，进一步包括：
步骤5：在接近测试区域处放置标识标尺，采用所述的标识标尺可更容易地测量测试区域长度ΔL的改变。
19、如权利要求17所述的一种形成屏蔽栅极沟槽(SGT)结构的方法，其特征在于，所述的从长度AL的改变测定横向底切DL的数值的步骤，包括：DL近似取值为
DL≈ΔL×tanθ/2。
20、一种半导体装置晶圆包括测试结构，其特征在于，所述的测试结构进一步包括：
材料层，所述的材料层包括一个三角形测试区域，所述的测试区域至少位于半导体晶圆表层的一部分上；
标尺，所述的标尺标识在接近于测试区域的半导体晶圆表面上；
所述的标尺标识易于测量测试区域长度的改变。
21、如权利要求20所述的一种半导体装置晶圆，其特征在于，进一步包括位于一部分材料层上的透明氧化物材料。
22、如权利要求20所述的一种半导体装置晶圆，其特征在于，所述的三角形测试区域包括一个具有尖角θ的区域。
23、如权利要求20所述的一种半导体装置晶圆，其特征在于，所述的材料层包括多晶硅材料。
24、如权利要求20所述的一种半导体装置晶圆，其特征在于，进一步包括在底层上形成的沟槽，所述的材料层至少填充沟槽的一部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/690,546 US8021563B2 (en) | 2007-03-23 | 2007-03-23 | Etch depth determination for SGT technology |
| US11/690,546 | 2007-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101271855A true CN101271855A (zh) | 2008-09-24 |
| CN101271855B CN101271855B (zh) | 2012-05-23 |
Family
ID=39775187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100866583A Active CN101271855B (zh) | 2007-03-23 | 2008-03-21 | 形成屏蔽栅极沟槽及测蚀刻深度的方法及半导体装置晶圆 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8021563B2 (zh) |
| CN (1) | CN101271855B (zh) |
| TW (2) | TWI473188B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI452644B (zh) * | 2011-05-17 | 2014-09-11 | Univ Nat Yunlin Sci & Tech | 蝕刻深度量測方法及其裝置 |
| CN105789078A (zh) * | 2014-12-23 | 2016-07-20 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种小面积图形刻蚀深度的测量方法 |
| CN112563149A (zh) * | 2020-12-11 | 2021-03-26 | 苏州工业园区纳米产业技术研究院有限公司 | 精准测量钻刻大小的方法及剥离工艺 |
| CN112714947A (zh) * | 2018-09-07 | 2021-04-27 | 科磊股份有限公司 | 用于制造具有受控尺寸的半导体晶片特征的系统及方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8021563B2 (en) * | 2007-03-23 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Etch depth determination for SGT technology |
| US7521332B2 (en) * | 2007-03-23 | 2009-04-21 | Alpha & Omega Semiconductor, Ltd | Resistance-based etch depth determination for SGT technology |
| CZ306524B6 (cs) * | 2016-02-20 | 2017-02-22 | MAXPROGRES, s.r.o. | Metoda monitorování pomocí kamerového systému s prostorovou detekcí pohybu |
| JP2019196511A (ja) * | 2018-05-08 | 2019-11-14 | 住友重機械工業株式会社 | 板処理装置及び板処理方法 |
Family Cites Families (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4039370A (en) * | 1975-06-23 | 1977-08-02 | Rca Corporation | Optically monitoring the undercutting of a layer being etched |
| JP2570742B2 (ja) | 1987-05-27 | 1997-01-16 | ソニー株式会社 | 半導体装置 |
| US5283201A (en) | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| US4994406A (en) * | 1989-11-03 | 1991-02-19 | Motorola Inc. | Method of fabricating semiconductor devices having deep and shallow isolation structures |
| US5242845A (en) | 1990-06-13 | 1993-09-07 | Kabushiki Kaisha Toshiba | Method of production of vertical MOS transistor |
| US5126807A (en) | 1990-06-13 | 1992-06-30 | Kabushiki Kaisha Toshiba | Vertical MOS transistor and its production method |
| US5413966A (en) * | 1990-12-20 | 1995-05-09 | Lsi Logic Corporation | Shallow trench etch |
| US5246900A (en) * | 1991-08-23 | 1993-09-21 | Phillips Petroleum Company | Olefin polymerization catalysts and processes of making the same |
| US5260227A (en) | 1992-11-24 | 1993-11-09 | Hughes Aircraft Company | Method of making a self aligned static induction transistor |
| JP3383377B2 (ja) | 1993-10-28 | 2003-03-04 | 株式会社東芝 | トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法 |
| DE19609399C2 (de) * | 1996-03-01 | 2002-05-29 | Infineon Technologies Ag | Verfahren zum Bestimmen der Kristallorientierung in einem Wafer |
| JPH09266197A (ja) * | 1996-03-28 | 1997-10-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5900644A (en) * | 1997-07-14 | 1999-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test site and a method of monitoring via etch depths for semiconductor devices |
| US5998833A (en) | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| US6621121B2 (en) | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
| US6545316B1 (en) | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
| US6030903A (en) * | 1998-11-05 | 2000-02-29 | Lucent Technologies Inc. | Non-destructive method for gauging undercut in a hidden layer |
| JP4363736B2 (ja) | 2000-03-01 | 2009-11-11 | 新電元工業株式会社 | トランジスタ及びその製造方法 |
| GB2369187A (en) * | 2000-11-18 | 2002-05-22 | Mitel Corp | Inspecting etch in a microstructure |
| DE10100582A1 (de) | 2001-01-09 | 2002-07-18 | Infineon Technologies Ag | Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher |
| US6342401B1 (en) * | 2001-01-29 | 2002-01-29 | Hewlett-Packard Company | Test structures for silicon etching |
| US6870220B2 (en) | 2002-08-23 | 2005-03-22 | Fairchild Semiconductor Corporation | Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses |
| US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
| US6683346B2 (en) | 2001-03-09 | 2004-01-27 | Fairchild Semiconductor Corporation | Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge |
| DE10136333A1 (de) | 2001-07-26 | 2003-03-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor |
| DE10142580B4 (de) | 2001-08-31 | 2006-07-13 | Infineon Technologies Ag | Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung |
| JP4229617B2 (ja) * | 2002-02-04 | 2009-02-25 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその設計方法 |
| DE10212149B4 (de) | 2002-03-19 | 2007-10-04 | Infineon Technologies Ag | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität |
| DE10212144B4 (de) | 2002-03-19 | 2005-10-06 | Infineon Technologies Ag | Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle |
| US6849554B2 (en) * | 2002-05-01 | 2005-02-01 | Applied Materials, Inc. | Method of etching a deep trench having a tapered profile in silicon |
| JP2006506236A (ja) | 2002-05-07 | 2006-02-23 | カリフォルニア インスティチュート オブ テクノロジー | 微小機械エネルギー、力及び質量の真空ベースセンサに使用する装置と方法 |
| US7585334B2 (en) * | 2004-02-27 | 2009-09-08 | The Penn State Research Foundation | Manufacturing method for molecular rulers |
| US7799699B2 (en) | 2004-06-04 | 2010-09-21 | The Board Of Trustees Of The University Of Illinois | Printable semiconductor structures and related methods of making and assembling |
| US20060108635A1 (en) * | 2004-11-23 | 2006-05-25 | Alpha Omega Semiconductor Limited | Trenched MOSFETS with part of the device formed on a (110) crystal plane |
| WO2006064679A1 (ja) * | 2004-12-15 | 2006-06-22 | Toppan Printing Co., Ltd. | 位相シフトマスク及び位相シフトマスクの製造方法並びに半導体素子の製造方法 |
| DE102004060369A1 (de) | 2004-12-15 | 2006-06-29 | Infineon Technologies Ag | Halbleiterscheibe mit Teststruktur |
| US20060284173A1 (en) * | 2005-06-17 | 2006-12-21 | Texas Instruments Incorporated | Method to test shallow trench isolation fill capability |
| US7893703B2 (en) * | 2005-08-19 | 2011-02-22 | Kla-Tencor Technologies Corp. | Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer |
| KR100674352B1 (ko) * | 2005-10-13 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7492005B2 (en) * | 2005-12-28 | 2009-02-17 | Alpha & Omega Semiconductor, Ltd. | Excessive round-hole shielded gate trench (SGT) MOSFET devices and manufacturing processes |
| US7276768B2 (en) | 2006-01-26 | 2007-10-02 | International Business Machines Corporation | Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures |
| US7633119B2 (en) * | 2006-02-17 | 2009-12-15 | Alpha & Omega Semiconductor, Ltd | Shielded gate trench (SGT) MOSFET devices and manufacturing processes |
| US7632733B2 (en) * | 2006-04-29 | 2009-12-15 | Alpha & Omega Semiconductor, Inc. | Polysilicon control etch-back indicator |
| US7751332B2 (en) | 2006-10-25 | 2010-07-06 | Samsung Electronics Co., Ltd. | Data routing method and apparatus |
| US7521332B2 (en) | 2007-03-23 | 2009-04-21 | Alpha & Omega Semiconductor, Ltd | Resistance-based etch depth determination for SGT technology |
| US8021563B2 (en) * | 2007-03-23 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Etch depth determination for SGT technology |
| US7585705B2 (en) * | 2007-11-29 | 2009-09-08 | Alpha & Omega Semiconductor, Inc. | Method for preventing gate oxide damage of a trench MOSFET during wafer processing while adding an ESD protection module atop |
| US7795045B2 (en) * | 2008-02-13 | 2010-09-14 | Icemos Technology Ltd. | Trench depth monitor for semiconductor manufacturing |
-
2007
- 2007-03-23 US US11/690,546 patent/US8021563B2/en active Active
-
2008
- 2008-03-21 TW TW101118077A patent/TWI473188B/zh active
- 2008-03-21 CN CN2008100866583A patent/CN101271855B/zh active Active
- 2008-03-21 TW TW097110274A patent/TWI398929B/zh active
-
2011
- 2011-09-13 US US13/231,872 patent/US8884406B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI452644B (zh) * | 2011-05-17 | 2014-09-11 | Univ Nat Yunlin Sci & Tech | 蝕刻深度量測方法及其裝置 |
| CN105789078A (zh) * | 2014-12-23 | 2016-07-20 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种小面积图形刻蚀深度的测量方法 |
| CN105789078B (zh) * | 2014-12-23 | 2018-07-03 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种小面积图形刻蚀深度的测量方法 |
| CN112714947A (zh) * | 2018-09-07 | 2021-04-27 | 科磊股份有限公司 | 用于制造具有受控尺寸的半导体晶片特征的系统及方法 |
| CN112563149A (zh) * | 2020-12-11 | 2021-03-26 | 苏州工业园区纳米产业技术研究院有限公司 | 精准测量钻刻大小的方法及剥离工艺 |
| CN112563149B (zh) * | 2020-12-11 | 2023-12-01 | 苏州工业园区纳米产业技术研究院有限公司 | 精准测量钻刻大小的方法及剥离工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI398929B (zh) | 2013-06-11 |
| TW201236101A (en) | 2012-09-01 |
| US8021563B2 (en) | 2011-09-20 |
| US8884406B2 (en) | 2014-11-11 |
| TW200839921A (en) | 2008-10-01 |
| US20080233748A1 (en) | 2008-09-25 |
| TWI473188B (zh) | 2015-02-11 |
| CN101271855B (zh) | 2012-05-23 |
| US20120001176A1 (en) | 2012-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101271855B (zh) | 形成屏蔽栅极沟槽及测蚀刻深度的方法及半导体装置晶圆 | |
| US7521332B2 (en) | Resistance-based etch depth determination for SGT technology | |
| US8471368B2 (en) | Polysilicon control etch back indicator | |
| US7592828B2 (en) | Method and device of measuring interface trap density in semiconductor device | |
| CN103852702A (zh) | 确定半导体鳍中的载流子浓度的方法 | |
| Guan et al. | An analytical model for optimization of programming efficiency and uniformity of split gate source-side injection SuperFlash memory | |
| CN107993957A (zh) | 离子注入浓度检测方法及不同离子机台离子注入浓度一致性的评测方法 | |
| JPH11317398A (ja) | 半導体装置の製造方法及びエッチング装置 | |
| KR100558376B1 (ko) | 원자력 현미경용 ｍｏｓｆｅｔ 캔틸레버 | |
| CN107101552A (zh) | 一种靶材余量测量装置 | |
| Ronsheim et al. | Backside sputter depth profiling of phosphorus diffusion from a polysilicon source | |
| KR100515735B1 (ko) | 수직 종횡비가 큰 원자력 현미경용 전계 효과 트랜지스터캔틸레버의 제조 방법 | |
| CN106252286B (zh) | 嵌入式闪存的多晶硅干蚀刻工艺的选择方法 | |
| KR100555048B1 (ko) | 원자력 현미경용 전계 효과 트랜지스터 캔틸레버의 제조방법 | |
| KR100515734B1 (ko) | 전계 효과 트랜지스터가 내장된 원자력 현미경용캔틸레버의 채널 형성 방법 | |
| Rudnicki | MOSFET transistor fabrication on AFM tip | |
| JPH0888258A (ja) | 半導体材料の電気特性評価方法 | |
| Stavrov et al. | In-line thickness control of self-sensing cantilevers for advanced AFM applications | |
| KR100519761B1 (ko) | 반도체 탐침 및 그 제조방법 및 이를 구비하는 반도체표면 분석 장치 및 이용한 반도체 표면 분석방법 | |
| Karilahti et al. | Synchrotron X-ray topographic study of strain in silicon wafers with integrated circuits | |
| CN108550532A (zh) | 一种测量半导体鳍部粗糙度的方法 | |
| CN102420152A (zh) | 一种用于功率器件在线控制沟槽剩余氧化硅厚度的方法 | |
| JP2006147936A (ja) | 双方向フォトサイリスタの製造方法、その方法により製造した双方向フォトサイリスタおよびその双方向フォトサイリスタを備える電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160929 Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Address before: Bermuda Hamilton No. 22 Vitoria street Canon hospital Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Method for forming screen grid groove and measuring etching depth and semiconductor device wafer Effective date of registration: 20191210 Granted publication date: 20120523 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20120523 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |