CN101241898B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101241898B
CN101241898B CN2007101615287A CN200710161528A CN101241898B CN 101241898 B CN101241898 B CN 101241898B CN 2007101615287 A CN2007101615287 A CN 2007101615287A CN 200710161528 A CN200710161528 A CN 200710161528A CN 101241898 B CN101241898 B CN 101241898B
Authority
CN
China
Prior art keywords
contact plug
contact
separation structure
metal wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101615287A
Other languages
English (en)
Other versions
CN101241898A (zh
Inventor
辛容撤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101241898A publication Critical patent/CN101241898A/zh
Application granted granted Critical
Publication of CN101241898B publication Critical patent/CN101241898B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

一种半导体器件及其制造方法，包括在半导体衬底上形成栅极图案，所述衬底限定单元区域和周边区域。在单元区域中形成第一和第二接触塞。在周边区域中形成第三和第四接触塞。在单元区域中形成第一分隔结构并覆盖第一接触塞。在周边区域中形成第二分隔结构并限定第一和第二开口，第一开口暴露第三接触塞的上部，第二开口暴露第四接触塞的上部。在第一、第二、第三和第四接触塞上形成第一、第二、和第三金属线部分。在单元区域中形成第一金属线部分并接触第二接触塞。在所述周边区域中形成第二金属线部分并接触第三接触塞。在所述周边区域中形成第三金属线部分并接触第四接触塞。第一分隔结构使第一接触塞与第一金属部分电学上隔离。

Description

半导体器件及其制造方法
相关申请的交叉引用
本发明要求2007年2月9日提交的韩国专利申请10-2007-013669的优先权，其全部引入本文作为参考。
技术领域
本发明涉及半导体器件，更具体地涉及制造方法，其中基本上同时在单元区域上形成接触塞和在周边区域上形成接触塞，减少工艺步骤的数目，并形成隔离膜，以隔离源极接触塞和后续步骤的金属线，减小半导体器件的高度。
背景技术
半导体快闪存储器件包括多个存储单元、选择晶体管和高压晶体管。常见的快闪存储器件配置为串，其中多个存储单元彼此平行布置，并且在串的两端上，重复其中布置选择晶体管的结构。本发明中，存储单元和选择单元位于单元区域，高压晶体管位于周边区域。
以下栅极可以称为下部结构，在半导体器件上形成的金属线可以称为上部结构。为连接这两种结构，在下部结构和上部结构之间形成接触塞(或插塞)。
在单元区域上彼此邻接的选择晶体管之间形成的接触塞分为源极接触塞和漏极接触塞。即，当在串的一侧形成的接触塞是源极接触塞的时候，在串另一侧形成的一个接触塞是漏极接触塞。
在周边区域上的接触塞直接连接到高压晶体管或在半导体衬底上形成的接合区。
通常，用于在半导体衬底上形成接触塞的方法如下。
首先，在其上形成有多个栅极的半导体衬底上形成用于隔离上部结构和下部结构的第一绝缘膜。另外，为形成源极接触塞，在绝缘膜上形成仅在源极接触塞区具有开口的掩模，并利用蚀刻过程形成源极接触孔。随后，形成金属膜以完全填充源极接触孔，从而形成源极接触塞，然后实施化学机械抛光工艺以暴露第一绝缘膜。本发明中，源极接触塞通常用于多个串中并以线型形成。因此，为了使源极接触塞与金属线隔离，在源极接触塞和第一绝缘膜上形成第二绝缘膜。
为形成漏极接触塞，在第二绝缘膜上形成仅在漏极接触塞区具有开口的掩模，并根据掩模图案使用蚀刻过程形成漏极接触孔。随后，形成金属膜以彻底地填充漏极接触孔，然后进行化学机械抛光工艺以在周边区域上形成接触塞。
单独地进行这些形成接触塞的步骤，使得源极接触塞可以与后续金属线隔离。因此，这些独立的工艺增加了步骤的数目并因此增加生产成本和制造时间。
发明内容
本发明涉及制造半导体器件的方法，其中可以通过同时形成多个接触孔降低步骤的数目。另外，在源极接触塞上形成第一分隔膜使得后续的金属线与源极接触塞隔离，并在周边区域上形成分隔接触塞与金属线的第二分隔膜，使得可以降低用以分隔接触塞与金属线的绝缘膜的高度，以减小器件的高度。
在一个实施方案中，一种半导体器件包括形成在半导体衬底上的栅极图案，衬底限定单元区域和周边区域。在单元区域中形成第一和第二接触塞。在周边区域中形成第三和第四接触塞。在单元区域中形成第一分隔结构并覆盖第一接触塞。在周边区域中形成第二分隔结构并限定第一和第二开口，第一开口暴露第三接触塞的上部，第二开口暴露第四接触塞的上部。在第一、第二、第三和第四接触塞上形成第一、第二、和第三金属线部分。在单元区域中形成第一金属线部分并接触第二接触塞。在周边区域中形成第二金属线部分并接触第三接触塞。在周边区域中形成第三金属线部分并接触第四接触塞。第一分隔结构电学上隔离第一接触塞与第一金属部分。
一种根据本发明的半导体器件包括形成在半导体衬底上的栅极图案。一种根据本发明的半导体器件包括形成在半导体衬底上含有栅极图案的绝缘膜，并包括多个接触孔。另外，半导体器件包括形成在接触孔内的多个接触塞和形成在接触塞一部分上的第一分隔膜。另外，半导体器件包括暴露接触塞的另一部分并限定用于待形成金属线的区域的第二分隔膜以及形成在第二分隔膜之间的金属线。
另外，根据本发明的半导体器件包括形成在半导体衬底上并含有字线、选择线和栅极线的栅极图案、形成在包括所述栅极图案的半导体衬底上并含有多个接触孔的绝缘膜，和分别形成在接触孔内的多个接触塞。另外，半导体器件包括在接触塞中连接到单元区域源极的接触塞上形成的第一分隔膜、暴露接触塞中分别连接到单元区域漏极、周边区域上的接合区和栅极线的接触塞并限定待形成金属线的区域的接合区第二分隔膜，和在第二分隔膜之间形成的金属线。
第一和第二分隔膜形成为氮化物膜和氧化物膜的堆叠层，第一分隔膜的宽度大于在其下部上的接触塞的宽度，第一分隔膜的厚度小于第二分隔膜的厚度。
第一分隔膜电学上分隔在其下部上的接触塞与金属线。
一种根据本发明制造半导体器件的方法包括以下步骤：在半导体衬底上形成栅极图案，在包括栅极图案的半导体衬底上形成绝缘膜，在绝缘膜上形成多个接触孔，分别在接触孔内部形成多个接触塞，在接触塞的一部分上形成第一分隔膜，形成暴露接触塞的另一部分并限定用以待形成金属线的区域的第二分隔膜，和在第二分隔膜之间形成金属线。
制造半导体器件的方法包括以下步骤：在半导体衬底上形成包括字线、选择线和栅极线的栅极图案，在包括栅极图案的半导体衬底上形成绝缘膜，在绝缘膜上形成多个接触孔以分别暴露单元区域上的源极和漏极、和周边区域上的栅极线和接合区，在接触孔内形成接触塞，在连接到源极的接触塞上形成第一分隔膜，形成第二分隔膜以暴露分别连接到漏极、接合区和栅极线的接触塞并限定用以待形成金属线的区域，在第二分隔膜之间形成金属线。
形成金属线的步骤包括形成金属线以覆盖第一和第二分隔膜，和进行化学和机械抛光工艺以暴露第二分隔膜。
形成第一分隔膜的步骤包括在绝缘膜上形成氮化物膜和氧化物膜的步骤，和在接触塞中的一部分接触塞上保留氮化物膜图案和氧化物膜图案，同时在接触塞的另一部分上除去氮化物膜图案和氧化物膜图案的步骤。
以100到
Figure G2007101615287D00041
的厚度形成氮化物膜，以100到
Figure G2007101615287D00042
的厚度形成氧化物膜。
形成第二分隔膜的步骤包括在第一分隔膜和绝缘膜形成氮化物膜和氧化物膜的步骤，和图案化氮化物膜和氧化物膜以暴露除第一分隔膜之下的接触塞之外的接触塞并限定用以待形成金属线的区域。
附图说明
图1A到1I是显示根据本发明制造半导体器件的方法的剖视图。
具体实施方式
将参考附图详细说明本发明的实施方案。
参考图1A，在半导体衬底100的单元区域上形成多个字线(WL)和选择线(SL)，在周边区域上形成栅极线(GL)。在此，选择线包括源极选择线和漏极选择线。字线(WL)和选择线(SL)包括隧道绝缘膜102a、浮置栅极104、介电膜106和控制栅极108。在控制栅极108上形成硬掩模。另外，在包括在选择线(SL)上的介电膜106上形成接触孔，浮置栅极104通过选择线(SL)上的接触孔电连接到控制栅极108。同时，栅极绝缘膜102b、浮置栅极104、介电膜106和控制栅极108包括在周边区域上形成的栅极线(GL)中。在此，在包括在栅极线(GL)上的介电膜106上形成接触孔。浮置栅极104通过选择线(SL)上的接触孔电连接到控制栅极108。下文中，字线(WL)、选择线(SL)、或栅极线(GL)可以称为栅极图案。
随后，进行离子注入工艺以在半导体衬底100上形成接合区100a。本发明中，在单元区域和周边区域上进行离子注入工艺的时候，可使用掩模图案在需要的位置注入离子。
参考图1B，在半导体衬底100和栅极图案(SL，WL，GL)上形成第一绝缘膜110。另外，进行化学和机械抛光(CMP)工艺以平坦化第一绝缘膜110的上部。
参考图1C，使用接触掩模图案(未显示)进行蚀刻过程以除去第一绝缘膜110的一部分并暴露半导体衬底100的一部分。另外，利用蚀刻工艺形成第一到第四接触孔110a～110d。例如，如果第一接触孔110a是配置以暴露源极选择线之间的源极区的源极接触孔，那么第二接触孔110b为配置以暴露漏极选择线之间漏极区的漏极接触孔。另外，周边区域上的第三接触孔110c是暴露接合区100a的接合接触孔和第四接触孔110d是暴露栅极线(GL)的栅极接触孔。
同时，在周边区域上的栅极线(GL)上形成的第四接触孔110d的深度小于接触孔110a～110c，使得栅极线(GL)上的第二导电薄膜108过蚀刻。然而，在后续过程中接触孔将填充金属膜，并因此不会不利地影响栅极线(GL)的操作。
参考图1D，在第一绝缘膜110上形成金属膜以填充接触孔110a～110d。进行化学和机械抛光(CMP)工艺以除去部分金属膜并暴露第一绝缘膜110。结果，在接触孔110a～110d内形成第一、第二、第三、和第四接触塞112a～112d。
在一个实施方案中，不是同时形成所有的第一到第四接触塞112a～112d。参考图1C到1D，形成第一和第二接触孔110a、110b，然后形成第一和第二接触塞112a、112b。随后，形成第三和第四接触孔110c、110d，然后形成第三和第四接触塞112c、112d。
或者，同时形成第一、第二、和第三接触孔110a、110c、110d，然后形成第一、第三和第四接触塞112a、112c、112d。随后，形成第二接触孔110b、然后形成第二接触塞112b。
参考图1E，形成第一盖膜114和第二绝缘膜116，以分隔金属线(待后续形成)和第一接触塞112a(即，源极接触塞)。可以使用氮化物膜形成第一盖膜114，和可以使用高密度等离子体(HDP)膜形成第二绝缘膜116。在此，第一盖膜114可以形成为100到
Figure G2007101615287D00051
的厚度，和第二绝缘116可以形成为100到的厚度。
此时，当后续在周边区域上图案化分隔膜的时候，第二绝缘膜116用作用于保护第一盖膜114的缓冲膜。即，第一盖膜114用以使源极接触塞112a与后续的金属线绝缘，和绝缘膜116用于在蚀刻过程中保护第一盖膜114。
参考图1F，在第二绝缘膜上形成其中覆盖包括源极接触塞112a的区域的掩模膜图案(未显示)。使用掩模膜图案(未显示)进行蚀刻工艺，然后除去掩模膜图案。第一盖膜图案114a和第二绝缘图案116保留在包括源极接触塞112a的区域上。在此，第一盖膜图案114a和第二绝缘膜图案116用作源极接触塞112a的分隔结构117，以防止与后续形成的金属线接触。
参考图1G，在包括第一分隔结构117的半导体衬底上形成第二盖膜118和第三绝缘膜120。在此，第二盖膜118用作蚀刻停止膜，第三绝缘膜120用于制造分隔的金属线。换句话说，第二盖膜118和第三绝缘膜120用以分隔周边区域上的金属线。因此，沿第一分隔结构117的表面形成第二盖膜118并覆盖所有的第一绝缘膜110和第二到第四接触塞112b～112d。沿第二盖膜118的表面形成第三绝缘膜120。第二盖膜118可以形成为200到
Figure G2007101615287D00062
的厚度，第三绝缘膜120可以形成为800到
Figure G2007101615287D00063
的厚度。
参考图1H，蚀刻第三绝缘膜以暴露第二、第三和第四接触塞112b、112c、112d。在单元区域中第一分隔结构117覆盖第一接触塞112a。第二盖膜保留在第一分隔结构117的侧壁上。这一部分上是因为形成在侧壁上的第二盖膜的厚度往往比形成在水平区域的那些更厚。在周边区域中限定包括第三绝缘图案120a和第二盖膜图案118a的第二分隔结构119。
参考图1I，在第一绝缘膜110上形成金属膜以覆盖所有的第一和第二分隔结构117、119。在金属膜上进行化学机械抛光(CMP)，以利用第二分隔结构119将其分成第一、第二、和第三金属线部分122a、122b、和122c。第一部分(或第一金属线)122限定在单元区域中。第一分隔结构117电学上隔离第一接触塞112a(或源极接触塞)与第一金属线部分122a。然而，在单元区域中第一金属线部分122a接触第二接触塞112b(或漏极接触塞)。在本实施方案中，第一金属线部分122a是位线。
第二金属线部分122b和第三金属线部分122c通过第二分隔结构119彼此分隔。在周边区域中，第二金属线部分122b接触第三接触塞112c。在周边区域中第三金属线部分122c接触第四接触塞112d。
如上所述，同时形成源极接触塞112a，漏极接触塞112b和周边区域上的源极接触塞112c，112d，因此可以减少制造步骤的数目。另外，在源极接触塞112a上形成高度低于金属线122a的第一分隔膜117，使得金属线122a可易于与源极接触塞112a分隔。
根据本发明，同时形成源极接触孔、漏极接触孔、和在周边区域上的接触孔，因此可以减少接触塞的制造工艺的数目。另外，在部分源极接触塞上形成分隔膜使得金属线可以与源极接触塞分隔。因此，可以降低源极接触塞和金属线之间的绝缘膜的高度，并因此可以降低整个半导体器件的高度。

Claims (15)

1.一种半导体器件，包括：
在半导体衬底上形成的栅极图案，所述衬底限定单元区域和周边区域；
在所述单元区域中形成的第一和第二接触塞；
在所述周边区域中形成的第三和第四接触塞；
在所述单元区域中形成的并覆盖所述第一接触塞的第一分隔结构；
在所述周边区域中形成的并限定第一和第二开口的第二分隔结构，所述第一开口暴露所述第三接触塞的上部，所述第二开口暴露所述第四接触塞的上部；和
在所述第一、第二、第三、和第四接触塞上形成的第一、第二、和第三金属线部分，所述第一金属线部分在所述单元区域中形成并接触所述第二接触塞，所述第二金属线部分在所述周边区域中形成并接触所述第三接触塞，所述第三金属线部分在所述周边区域中形成并接触所述第四接触塞，
其中，所述第一分隔结构使所述第一接触塞与所述第一金属线部分电学上隔离。
2.权利要求1的半导体器件，其中所述第一分隔结构由所述第一金属线部分包封。
3.权利要求1的半导体器件，其中所述第一和第二分隔结构各自包括氮化物膜和氧化物膜。
4.权利要求1的半导体器件，其中所述第一分隔结构的宽度大于所述第一接触塞的宽度。
5.权利要求1的半导体器件，其中所述第一分隔结构的厚度小于所述第二分隔结构的厚度。
6.权利要求1的半导体器件，其中所述第一分隔结构使在其下部上的所述第一接触塞与所述第一金属线电学上分隔。
7.权利要求1的半导体器件，其中所述第一接触塞配置为接触在源极选择线之间的源极区，和所述第二接触塞配置为接触在漏极选择线之间的漏极区。
8.权利要求7的半导体器件，其中所述第三接触塞配置为接触接合区，所述第四接触塞配置为接触栅极线。
9.一种半导体器件，包括：
在半导体衬底上形成的并包括字线、选择线和栅极线的栅极图案；
在包括所述栅极图案的半导体衬底上形成的并包括多个接触孔的绝缘膜；
分别在所述各接触孔内形成的多个接触塞；
在所述各接触塞中在连接到单元区域上的源极的接触塞上形成的第一分隔结构；
在周边区域中用以暴露所述接触塞的第二分隔结构；和
在所述第二分隔结构之间形成的并接触所述周边区域中的接触塞的金属线。
10.一种制造半导体器件的方法，包括以下步骤：
在半导体衬底上形成栅极图案；
在包括所述栅极图案的半导体衬底上形成绝缘膜；
在所述绝缘膜上形成多个接触孔；
分别在所述各接触孔内形成多个接触塞；
在所述接触塞的一部分上形成第一分隔膜；
形成暴露所述接触塞的另一部分并限定用于待形成金属线的区域的第二分隔结构；和
形成在所述第二分隔结构之间形成的金属线。
11.一种制造半导体器件的方法，所述方法包括：
在半导体衬底上形成包括字线、选择线和栅极线的栅极图案；
在包括所述栅极图案的半导体衬底上形成绝缘膜；
在所述绝缘膜上形成多个接触孔，以分别暴露单元区域上的源极和漏极、和周边区域上的所述栅极线和接合区；
在所述接触孔内形成接触塞；
在所述单元区域中和在连接到所述源极的接触塞上形成第一分隔结构；
在所述周边区域中形成第二分隔结构并配置为暴露位于所述周边区域中的所述接触塞；和
形成在所述第二分隔结构之间形成的金属线。
12.权利要求11的制造半导体器件的方法，其中形成所述金属线的步骤包括：
形成所述金属线以覆盖所述第一和第二分隔结构；和
进行化学机械抛光工艺以暴露所述第二分隔结构。
13.权利要求11的制造半导体器件的方法，其中形成所述第一分隔结构的步骤包括：
在所述绝缘膜上形成氮化物膜和氧化物膜；和
蚀刻所述氮化物和氧化膜以得到直接位于所述第一接触塞上的氮化物膜图案和氧化物膜图案。
14.权利要求13的制造半导体器件的方法，其中所述氮化物膜形成为100到
Figure F2007101615287C00031
的厚度，所述氧化物膜形成为100到
Figure F2007101615287C00032
的厚度。
15.权利要求11的制造半导体器件的方法，其中形成所述第二分隔结构的步骤包括：
在所述第一分隔结构和所述绝缘膜上形成氮化物膜和氧化物膜；和
图案化所述氮化物膜和所述氧化物膜以至少暴露位于所述周边区域中的所述接触塞。
CN2007101615287A 2007-02-09 2007-09-29 半导体器件及其制造方法 Expired - Fee Related CN101241898B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070013669A KR100811442B1 (ko) 2007-02-09 2007-02-09 반도체 소자 및 그의 제조 방법
KR1020070013669 2007-02-09
KR10-2007-0013669 2007-02-09

Publications (2)

Publication Number Publication Date
CN101241898A CN101241898A (zh) 2008-08-13
CN101241898B true CN101241898B (zh) 2010-06-02

Family

ID=39398024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101615287A Expired - Fee Related CN101241898B (zh) 2007-02-09 2007-09-29 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20080191283A1 (zh)
JP (1) JP2008198978A (zh)
KR (1) KR100811442B1 (zh)
CN (1) CN101241898B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508589B2 (en) 2014-01-03 2016-11-29 Qualcomm Incorporated Conductive layer routing
US9691777B2 (en) 2014-03-11 2017-06-27 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707771A (zh) * 2004-06-08 2005-12-14 海力士半导体有限公司 形成半导体器件接触塞的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011885A (ko) * 1996-07-24 1998-04-30 김광호 반도체 장치의 금속 배선 콘택 형성방법
JP2000156480A (ja) * 1998-09-03 2000-06-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3345880B2 (ja) * 1999-06-29 2002-11-18 日本電気株式会社 不揮発性メモリセルと電界効果トランジスタとを備えた半導体装置およびその製造方法
US6265292B1 (en) * 1999-07-12 2001-07-24 Intel Corporation Method of fabrication of a novel flash integrated circuit
KR100331568B1 (ko) * 2000-05-26 2002-04-06 윤종용 반도체 메모리 소자 및 그 제조방법
JP2002313968A (ja) * 2001-02-08 2002-10-25 Seiko Epson Corp 半導体装置およびその製造方法
KR100399350B1 (ko) * 2001-08-09 2003-09-26 삼성전자주식회사 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법
KR100481870B1 (ko) * 2002-12-06 2005-04-11 삼성전자주식회사 일회적 프로그래밍이 가능한 롬을 구비하는 반도체 장치및 그 제조방법
KR100514673B1 (ko) * 2003-04-03 2005-09-13 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707771A (zh) * 2004-06-08 2005-12-14 海力士半导体有限公司 形成半导体器件接触塞的方法

Also Published As

Publication number Publication date
US20080191283A1 (en) 2008-08-14
JP2008198978A (ja) 2008-08-28
KR100811442B1 (ko) 2008-03-07
CN101241898A (zh) 2008-08-13

Similar Documents

Publication Publication Date Title
US8378409B2 (en) Non-volatile memory device and method for fabricating the same
US20130009274A1 (en) Memory having three-dimensional structure and manufacturing method thereof
JP4764284B2 (ja) 半導体装置およびその製造方法
US8643076B2 (en) Non-volatile memory device and method for fabricating the same
KR20040064339A (ko) 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법
US20120205805A1 (en) Semiconductor device and method of manufacturing the same
JP2003142656A (ja) 浮遊トラップ型セルを有する不揮発性半導体メモリ装置及びその製造方法
US7473600B2 (en) Nonvolatile memory device and method of forming the same
JP2009010011A (ja) 半導体装置およびその製造方法
JP2009026802A (ja) 半導体装置の製造方法および半導体装置
KR101037495B1 (ko) 고집적 반도체 장치의 제조 방법 및 반도체 장치
JP2006278967A (ja) 半導体装置およびその製造方法
JP5275283B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR20070091833A (ko) 비휘발성 기억 소자 및 그 형성 방법
JP2009289813A (ja) 不揮発性半導体記憶装置の製造方法
CN101241898B (zh) 半导体器件及其制造方法
KR20040007867A (ko) 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법
KR100655285B1 (ko) 적층 게이트를 가지는 반도체 소자 및 그 제조방법
JP2010021496A (ja) 半導体装置、及びその製造方法
KR20110013701A (ko) 반도체 소자 및 그 제조 방법
US20230209820A1 (en) Memory device and method of manufacturing the same
US11974428B2 (en) Memory device and method of manufacturing the same
JP2010129740A (ja) 不揮発性半導体記憶装置およびその製造方法
TWI796160B (zh) 記憶元件及其製造方法
JP2008010738A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20130929