CN101241374A - 用于调节电压电源的设备、系统和方法 - Google Patents
用于调节电压电源的设备、系统和方法 Download PDFInfo
- Publication number
- CN101241374A CN101241374A CNA2008100048081A CN200810004808A CN101241374A CN 101241374 A CN101241374 A CN 101241374A CN A2008100048081 A CNA2008100048081 A CN A2008100048081A CN 200810004808 A CN200810004808 A CN 200810004808A CN 101241374 A CN101241374 A CN 101241374A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- frequency
- value
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
在制作在半导体衬底上的集成电路中包括测量电路组件。这些测量电路包括连接到提供集成电路电压源的电压调节电路并且连接到功率管理电路的寄存器。这些测量电路提供信号以控制用于基于在半导体器件上获取的测量值来调节输出到集成电路的电压的电压调节电路。这些测量包括温度、在半导体衬底上的位置处的IR压降、以及集成电路的频率响应。
Description
相关申请的交叉引用
本申请涉及与本申请同一天提交的受让人相同的以下共同未决的美国专利申请:“On-Chip Adaptive Voltage Compensation”(片上自适应电压补偿)(律师存档号RPS9 2006 0231 US1);“Using Temperature Datafor Instruction Thread Direction”(将温度数据用于指令线程引导)(律师存档号RPS9 2006 0263 US1);“Using Performance Data for InstructionThread Direction”(将性能数据用于指令线程引导)(律师存档号RPS92006 0262 US1);“Using IR Drop Data for Instruction Thread Direction”(将IR压降数据用于指令线程引导)(律师存档号RPS9 2006 0261US1);“Integrated Circuit Failure Prediction”(集成电路故障预测)(律师存档号RPS9 2006 0260 US1);“Instruction Dependent Dynamic VoltageCompensation”(依赖于指令的动态电压补偿)(律师存档号RPS9 20060259 US1);“Temperature Dependent Voltage Source Compensation”(依赖于温度的电压源补偿)(律师存档号RPS9 2006 0258 US1);以及“FanSpeed Control from Adaptive Voltage Supply”(根据自适应电压电源的风扇速度控制)(律师存档号RPS9 2006 0257 US1),每个上述申请都已转让给IBM公司,在此通过引用的方式包含其内容。
技术领域
本发明一般地涉及一种用于调节到包含在半导体衬底上的集成电路的电压的系统和方法。特别地,本发明涉及一种用于在向可编程控制器提供数据和从可编程控制器接收输入时作为对数字地测量的集成电路物理状态的响应而调节到集成电路的电压的系统和方法。
背景技术
在制造工艺期间,集成电路的性能会发生变化。传统地,这些制造在半导体衬底晶片上的集成电路在制造完成时被测试和分级以确定它们的性能。在分级时,基于这一测量性能封装并出售半导体衬底。这种分级使得将要针对所有操作状态而提供给集成电路的指定的单个电压的预测性能更为详细。
典型地,其边缘未能达到性能标准的集成电路会被丢弃,即使该集成电路具有完全的功能,没有任何缺陷。这会导致产量损失。在边缘上增加集成电路的性能的一种方法是增加施加于其上的标称操作电压。因此,为了确保由于性能不好的集成电路样品而引起的产量损失为最小,利用比标注在封装本身上的标称电压规范高的电压来封装这些集成电路样品。然而,这一性能测试是在单个操作点上进行的,即是以固定的温度和给定的工艺来进行的,要进行测量以得出达到最小性能标准所需的电压是多少。但是,在系统中,温度和电压并不是常数,因此要应对这些变化,实际上要在封装上印上甚至比达到最小性能标准所需的电压高的电压作为标称电压。
另外,单个集成样品的校准会占用更多的测试时间,这增加了成本。在这样一种静态测试方法中,由于基于单个操作点在晶片上设置电源电压,所以无法动态地降低功率。
因此,在已经分级并封装之后,并未作为对改变集成电路的操作系统状态的响应而进行任何设置。
发明内容
根据本发明,提供了一种集成电路设备,其包括:温度测量电路,在该集成电路内,提供温度信号;压降测量电路,在该集成电路内,向压降寄存器提供压降值;频率测量电路,在该集成电路内,向频率寄存器提供频率值;监督电路,连接到压降寄存器和频率寄存器,并且选择性地从压降寄存器和频率寄存器读取值或者向压降寄存器和频率寄存器提供值;电压缩放信号电路,连接到温度测量电路、压降寄存器和频率寄存器并且将温度信号与压降寄存器和频率寄存器的值组合以计算电压缩放信号值;以及电压电源,连接到电压缩放信号电路并向集成电路提供与电压缩放值成正比的电压。
在本发明的一个实施例中,提供了一种电子系统,其包括:热二极管;寻址电路,连接到系统时钟;数字温度表,连接到寻址电路;比较器,连接到数字温度表和热二极管;预测频率响应表,连接到比较器的输出并提供预测频率响应值;第一频率电路,提供第一频率值;第二频率电路,提供第二频率值;第一差分电路,连接到频率响应表和第一频率电路,并且提供第一频率值和预测频率响应值的第一差值;第二差分电路,连接到第一频率电路和第二频率电路,并且提供第一频率值和第二频率值的第二差值;电压缩放信号电路,连接到第一和第二差分电路,并且提供来自第一和第二差值的组合的电压缩放信号;以及电压电源,作为对从电压缩放信号电路接收的电压缩放信号的响应,向电子系统提供功率。
附图说明
通过参考附图,可以更好地理解本发明,并且使得本发明的大量目的、特征和优势对本领域技术人员来说变得明显。
图1是温度测量电路的一个简单实施例的示意图;
图2是温度测量电路的第二实施例的示意图;
图3是向频率响应测量提供输入并且提供IR压降测量的两个环形振荡器电路的示意图;
图4是自适应电压补偿电路的优选实施例的示意图;
图5是表示自适应电压补偿电路的操作的流程图;
图6是自适应电压补偿电路的数字实现的框图;
图7是图6的实现的第二个更详细的框图;
图8是自适应电压补偿电路在多个内核上的位置的图示;以及
图9是示出如何将可编程控制器提供给自适应电压补偿电路的流程图。
具体实施方式
以下内容旨在提供对本发明示例的详细描述,而不应理解为对本发明本身的限制。相反,在本发明的范围内可以进行任意数目的变更,本发明的范围在说明书所附的权利要求书中限定。
本发明提供了一种用以在单个中央处理单元内测量温度的系统。这实际上是通过向每个中央处理单元提供自适应电源(APS)来完成的。这些自适应电源中的每一个确定集成电路上的操作状态并且调节提供给集成电路的电压(Vdd),以提高集成电路的性能或者节省集成电路消耗的功率。
在这些自适应电源的优选实施例中,进行三个物理状态测量。第一个是通过集成电路表面上的热二极管测量的温度。第二个是通过两个环形振荡器电路测量的IR(电压)压降,并且第三个是通过单个环路振荡器测量的相对于存储的预定性能值的集成电路频率性能。
提供给电压调节电路的完整控制信号是:
总的Vdd缩放=频率响应缩放+与温度相关的Vdd缩放+与IR压降相关的缩放
在优选实施例中,所有的测量电路都包含在这一集成电路器件的表面上。然后,这些测量用于对电压调节电路的输入控制信号进行缩放,该电压调节电路也包含在该集成电路器件的表面上,或者作为替代,在另一个集成电路上。这一电压调节器件的输出提供集成电路操作电压(Vdd)。这样,可以调节提供给集成电路的电压以节省功率或者在芯片操作期间在程序控制下动态地提高性能。因此,在预见到诸如休眠状态或执行需要高电路性能的指令之类的操作环境改变的情况下,可以进一步改变集成电路的电压和性能。
这是一种同时考虑了半导体制造工艺、温度和IR压降效应的特定细节的改变电压的动态方法。这种方法使用可用的片上数据来计算达到目标性能或降低功耗所需要的电压调节。使用同一电路来达到这两个目标。使用这种方法的另一个优势是其在可编程性方面提供给用户的灵活性。片上电压可以通过对特殊的寄存器进行写入来人工地改变,这些寄存器提供由功率管理电路使用的值以提供电源电压Vdd。在期望需要高电路性能的指令,基本上提供“按需”性能能力时,这一特征是有帮助的。换句话说,为了根据请求提供性能能力,要使用附加的电路来提供电压,以增加电路性能。
这种方法不限于特定技术或特定类型的电路。它可以应用于很多类型的集成电路,特别是那些需要在更低功耗下提供更高性能的集成电路。
这种方法还减少了用于识别每模块的产量和电压的测试时间。它是一种与以前的考虑了IR压降效应的静态解决方案(熔断器等等)不同的动态解决方案。
图1是所示出的连接到提供集成电路电压源(芯片Vdd)的电压调节电路的热测量电路125的一个实施例的示意图。这一测量电路包括连接到电压源的电流源100。这一电流源100还通过线路103连接到热二极管102,该热二极管102还连接到地面。热二极管102上的电压表明这一集成电流的测量温度。通过线路103将这一热电压信号提供给模拟比较器106。比较器106的输出连接到向数字到模拟(D/A)转换器114提供地址的地址计数器110。热二极管的操作范围通常为0到125℃。地址计数器110包括具有128个条目的查找表。这些条目对应于0℃到127℃。首先,地址计数器110从零度开始并且每个时钟周期向上递增。每个地址被通过线路112提供给D/A转换器114。在操作中,模拟比较器106将D/A转换器114的输出与由热二极管102提供的所测量的热电压进行比较。当地址计数器110提供表示与热二极管102相同的温度的输出时,D/A转换器110的输出电压将与由热二极管102提供的电压相同。于是,模拟比较器106的输出将是零。然后,地址计数器110将停止递增并通过线路106向延迟查找表(LUT)电路118提供信号。线路116上的这个值是表示由热二极管102测量的温度的数字信号。这一热电压值用于在延迟查找表电路118中对对应的延迟值进行寻址。电路118中的延迟查找表是通过对集成电路的性能进行仿真而计算的脉冲宽度值的表。每个值表示对于期望的集成电路性能针对0℃到127℃的温度范围而计算的期望延迟值。
为了对在衬底上的工艺进行测量,使用了连接到经温度补偿的电压源(例如带隙参考)的环形振荡器。在这种情况下,对于给定的温度,由环形振荡器产生的脉冲宽度是基于在衬底上的工艺的,因为温度和电压是常数。通过使用带隙参考,施加于环形振荡器的电压可以保持为常数。但是,衬底的温度依赖于内部和外部操作条件,并且该衬底的温度不能保持为常数。为了消除变化的温度的影响,在本发明中使用了另一种方案。
首先,选择目标预测电路性能数值(pcpn)。这一数值基于期望的半导体制造工艺来表示期望的电路性能。这一数值表示在整个操作温度范围上施加标称电压的情况下所期望的电路性能。对于这一pcpn,针对整个操作温度范围执行对由来自带隙参考的常数电压提供的环形振荡器的仿真。这一仿真产生在固定电压处产生的脉冲宽度和其中在整个操作温度范围中只有温度会变化的pcpn值。如果衬底pcpn与期望的目标性能相同,则对于操作温度范围的每个值,衬底还会产生相同的脉冲宽度。
如果衬底pcpn不同于期望的目标性能,则由衬底产生的脉冲宽度将会比通过仿真产生的更短或更长,这依赖于衬底pcpn是比期望的目标性能更快还是更慢。因此,必须在由衬底上的环形振荡器产生的脉冲宽度与在固定电压处的衬底温度值处的脉冲仿真值之间进行比较。对于在期望的操作温度范围内的每个温度值,将在期望的目标工艺处的期望脉冲宽度值存储在通过当前衬底温度来进行寻址也就是基于衬底温度来进行寻址的查找表(LUT)(例如图1中的118)中,地址指针指向LUT中的如下条目,该条目包含在期望的工艺拐点下固定带隙电压下来自环形振荡器电路的期望脉冲宽度。对于本发明,操作温度范围是0℃到127℃并且这一范围分为每1℃的128个步长。这在LUT中需要128个条目,每个条目对应于每1℃的温度上升。
来自延迟查找表电路118的这一结果脉冲宽度值提供数字形式的电压缩放信号,通过D/A转换器122将该电压缩放信号转换为模拟电压信号。通过线路124将这一缩放电压信号提供给电压调节器130。电路125的操作结果将是基于由热二极管102测量的集成电路的测量温度来增加或减少调节器电路130的结果电压(芯片Vdd)。
图2是在图1中示出的热测量电路的第二实施例。图2的温度测量电路225包括两个电流源200和202,这两个电流源通过由线路206连接的开关204选择性地连接到热二极管208。该二极管实际上由以CMOS技术制作的横向PNP器件构成。将这一器件的集电极和基极短路,使得二极管在基极和发射极之间。
数字温度传感器基于连接到二极管的晶体管的基极-发射极电压VBE与它的温度成反比的原理。当超温操作时,VBE表示表现出大约-2mV/℃的负温度系数。实际上,VBE的绝对值会在不同的晶体管之间变化。为了使得这种变化无效,电路必须校准每个单独的晶体管。这一问题的常见解决方案是当将两个不同的电流值施加于晶体管的发射极时,对晶体管的VBE的变化进行比较。
使用由两个电流源一次一个地馈电的二极管进行温度测量。典型地,这些电流源的比率是10∶1。温度测量需要测量由于施加两个电流源而在二极管上产生的电压差值。
线路206连接到“采样和保持”电路209以对热二极管208的电压输出进行采样和保持。地址计数器电路222与前面讨论的图1的地址计数器电路110相同地操作。地址计数器电路222每个时钟周期递增一个地址,这通过线路220向D/A转换器218提供了表示0℃到127℃的温度范围的数字信号,D/A转换器218将表示温度的这一数字信号转换为电压。通过线路215将这一电压信号提供给第二采样和保持电路213。采样和保持电路209和213二者都将针对比较器212而对它们各自的电压进行采样和保持,使得来自热二极管208的温度的持续的微小变化将不会不利地影响这一温度测量电路225的操作。在达到所测量的温度后,比较器212将通过线路216向地址计数器222提供零输出,该地址计数器222在线路224上向延迟查找表电路226提供表示测量温度的数字信号。在线路228上向D/A转换器230提供数字延迟值的延迟查找表电路226的操作与前面针对图1中的测量电路125所讨论的相同。
图3是向电压调节电路326提供电压缩放信号的IR压降测量电路325的示意图。带隙电压源300连接到环形振荡器电路304。环形振荡器电路304包括连接成环路或环形的奇数个反相器302。带隙电源是从物理集成电路本身获得的并且其标称值为1.23伏。连接到芯片电压源的第二环形振荡器电路306在线路314上提供输出。带隙环形振荡器在线路312上提供输出。相位检测器308连接到线路312和314以确定由两个环形振荡器电路304和306提供的脉冲之间的差值或延迟。相位检测器308分别在线路316和318上提供电压量值输出和电压极性输出,其共同表示环形振荡器电路304和306之间的延迟差值。线路316和318输入到比较器310,比较器310在线路322上向电压调节器326提供电压缩放信号。应当理解,线路322上的这一电压缩放信号仅仅基于集成电路的IR压降。基于线路322的电压缩放信号,电压调节器326提供适当的芯片Vdd值。在优选实施例中,两个环形振荡器电路304和306应当彼此非常接近,使得集成电路表面上的任何不规则性的影响都能被最小化。
可以基于来自图2中电路226的芯片温度通过使用图3中的连接到带隙电压的环形振荡器304在线路305上的输出和包含已知延迟值的查找表来测量集成电路的频率响应(或集成电路的性能)。结合图4中电路325的IR压降测量和电路225的温度测量来示出这一点。在IR压降测量电路325中,连接到带隙的环形振荡器304提供连接到集成电路414的第二信号,集成电路414从电路325的连接到带隙的环形振荡器304取得脉冲信号并将它转换成电压,然后将该电压提供给差分电路416。基于所测量的温度将到差分电路416的另一个输入线路415与表示期望延迟的从D/A转换器230输出的延迟电压信号进行比较。这一差分电路416的输出表示表明集成电路频率响应或集成电路性能的电压。更特别地,提供给复用器418的这一信号表示相对于针对该温度的期望集成电路性能的实际集成电路性能。如果线路415上的期望延迟信号小于来自集成电路414的延迟信号,则芯片性能就低于预期并且应当增加电压Vdd。相反地,如果线路415上的期望延迟大于来自集成电路414的延迟信号,则芯片性能就高于预期并且可以降低电压Vdd以节省功率。
图4还示出了如上所述地将温度测量电路325的输出、IR压降测量电路325的输出与频率响应测量组合的本发明的优选实施例,。在这一实施例中,温度测量电路包括查找表地址寄存器400,该寄存器400通过线路402连接到地址计数器210以提供初始地址或提供会产生人工改变的电压缩放信号的人工改变的温度。另外,提供了查找表数据寄存器406,其可以提供对延迟查找表226的定向输入。这可以用于提供延迟查找表的条目或者直接输出到复用器410的旁路数据,复用器410输入到D/A转换器230。通过这种方式,程序员可以直接控制用于计算线路428上的电压缩放信号的延迟值。直接在线路415上将D/A转换器230的输出提供给差分电路416和复用器418。通过这种方式,复用器418可以绕过差分电路416并且只向驱动器420提供依赖于温度的表延迟值。驱动器420通过线路438连接到寄存器408,寄存器408可以用于控制在线路424上输出到求和电路426的信号量。相同地,在电路325中,寄存器432在线路434上提供可用于改变从电路325输出到求和电路426的缩放信号量的信号。求和电路426的输出是线路428上的电压缩放信号,并且被提供给电压调节器436,电压调节器436接着提供集成电路电压(芯片Vdd)440。
图5是表示本发明操作的过程流程图。重要的是理解到,图5不是表示软件执行的流程图,而是产生前面在本发明的不同功能单元的操作中讨论的电压缩放信号的同时处理的流程图。对图5的这一流程图的讨论还将分别参考图2、图3和图4。在开始阶段500中,路径524示出了本发明的不同方面的同时操作。在步骤502中,热二极管208在线路506上向处理方框504提供表明所测量的电路温度的输出电压。处理方框504表示在如前所述地确定表示电路温度的数字信号时地址计数器222、D/A转换器218和电压比较器212(图2)的操作。参考图5,在步骤506中,在路径530上将这一数字温度提供给延迟查找表,步骤506在路径534上向D/A转换步骤508提供表示延迟的数字信号,从而产生通过路径536提供给比较器514的延迟信号电压。
返回到路径524,正如在图4中所讨论的,在路径528中将在方框510中测量的频率响应值提供给集成方框512,并通过线路538将其提供给比较方框520。图4的集成电路414通过路径542向比较方框514提供频率响应测量信号,然后将其与路径536上的延迟信号进行比较。在路径544上提供这一比较的这一结果。返回到路径524,将来自连接到芯片电压电源的环形振荡器306的IR压降的测量与在步骤520中对连接到带隙电压源的环形振荡器304进行比较。路径540上的输出表示电压缩放信号的IR压降部分并且在步骤516中被组合以产生在步骤522中提供给调节器436的整个电压缩放信号546。重要的是理解到,这一电压缩放信号是由于将对温度、IR压降和电路频率响应的测量进行组合而产生的。
自适应电压电源的数字实现
图6是数字自适应电压电源的实施例的框图。方框604表示前面在图1、图2和图4中讨论的温度传感器。寄存器600提供了温度传感器表中的地址,如前面所讨论的那样。将温度传感器方框604在线路606上的输出提供给脉冲宽度表608。该表608还通过线路622连接到数据寄存器610。数据寄存器610提供向脉冲宽度表608或向复用器612输入值的能力。通过这种方式,自适应功率管理单元622可以提供数据寄存器610的输入,该输入可以由复用器612替换为脉冲宽度值。换句话说,提供对自适应功率管理单元622的操作的控制的计算机程序可以直接控制数据寄存器610中的值,从而直接控制从框图中这一点开始的电压缩放计算。
带隙参考电路618和Vdd参考电路632与如图4中方框325所讨论和示出的类似。但是,在差分电路642中对带隙参考电路618和芯片Vdd参考电路632的输出进行组合,差分电路642在线路640上提供输出。带隙参考电路618还提供与差分电路665中的复用器612的输出组合的输出。这一差分电路665在线路667上提供输出。
与图4中所示出的自适应电压电源的一个显著不同是包括连接到线路667的处理传感器寄存器676和连接到线路640的IR压降寄存器647。由于线路667和线路640上的数据是数字的,所以这些寄存器676和647可以分别接收这些线路上的值。作为替代,寄存器676可以接收线路680上的输入,正如寄存器647可以接收线路637上的输入。换句话说,这些寄存器都是读/写寄存器。返回到线路667,将它的值输入到从提供加权值的寄存器668接收输入的复用器电路671。在这一实施例中,加权值可以用于增加或减少从差分电路665或处理传感器寄存器678产生的处理数值的影响。寄存器668在线路678上从自适应功率管理单元622接收输入。将复用器电路671的结果提供给加法电路654。线路640还向复用器电路635提供输入,复用器电路635从IR压降权重寄存器636接收加权值。如处理权重寄存器668,IR压降权重寄存器636在线路684上从自适应功率管理单元622接收输入。在线路652上将复用器635的输出提供给加法器654。在线路650上将加法器654的输出提供给另一个复用器657,复用器657连接到调节器权重寄存器660。通过线路682连接到自适应功率管理单元的这一寄存器使得可以对电源本身的缩放信号的输出进行程序控制。因此,通过在寄存器660中提供加权值,可以调节整个缩放电路在线路662上的输出。另外,在图6中,有一个表示到计算系统的接口的功率监督电路627,该功率监督电路627从整体上说将通过到自适应功率管理单元622的线路629来对这一数字自适应电压电源进行控制。寄存器600、610、676、668、660、636和647是读/写寄存器。这样,功率监督器627可以通过自适应功率管理单元622来对数字自适应电压电源的操作进行整体的监视和调节。
图7是图6框图的更详细的示图,进一步示出了处理Vt器件阈值电压位移。随着该部分的老化,其器件的Vt位移会导致更慢的性能。这一寄存器712连接到其所存储的差分电路718。处理Vt位移寄存器712存储由环形振荡器744产生的脉冲宽度值。随着该部分的老化,对于相同的温度值并且在带隙电压下,被写入这一寄存器的值将变得更大,表明该部分正在变慢。通过周期性地将存储在这一寄存器中的值与针对给定温度而预先计算的脉冲宽度值(在该部分寿命终点达到的最终脉冲宽度的80%处估计的)进行比较,可以确定该部分何时达到它的寿命终点Vt位移的80%的点并且将产生表明该部分可能需要很快被替换的信号。在一个实施例中,这一寄存器712是只读寄存器,其中基于用户控制来将值写入该寄存器(也就是,用户可以判决何时可以将环形振荡器744脉冲宽度数据写入这一寄存器712,但是用户不能写入或者覆盖这一寄存器712的值)。
对于线程重引导(thread re-direction),实际上不使用这一寄存器,但是为了完整起见,仍在此描述这一寄存器。
图8是示出实施例的示图,其中多个CPU内核位于单个半导体衬底800上。在这一示出的实施例中,内核802、804、806和808中的每一个都是相同的。但是,应当明白,只要各自适应电压电源分别位于一个内核中,内核的功能就与本发明的应用无关。在图8中,CPU内核804的视图分解为视图810,视图810包括CPU本身以及在该内核的表面上通过线路815连接到功率监督器817的自适应电压电源812。在操作中,功率监督器817表示对系统中所有内核上的所有自适应电压电源的可编程控制。通过使用在图6和图7中讨论的寄存器,功率监督器817可以控制并监视每个自适应电压电源的操作。
图9是示出功率监督器在控制自适应电压电源时的操作的流程图。在步骤900中读取连接到计数器922的热二极管电压,在步骤925中计数器922递增地对查找表进行寻址以确定通过线路979提供给差分方框932的测量温度值,计数器922还连接到测量值寄存器980。同时,在方框928中读取第一处理传感环形振荡器。在线路932上将这一频率值提供给写处理位移寄存器926和差分电路932。另外,同时,在方框940中读取第二处理传感器环形振荡器电路。在线路942上将其输出提供给差分电路944,其中在线路946上提供第一和第二环形振荡器电路之间的差值。
图9示出了对前面讨论的自适应电压电源的软件控制。方框950从线路952通过判决954来发起软件或覆盖能力。如果软件或覆盖将要发生,则将不会提供方框962中的输入测量IR压降值,但是将通过线路964向IR压降寄存器966提供方框960中的软件输入值。
通过类似的方式,方框902控制由自适应电压电源使用的处理值。当实现软件控制时,在线路904上向判决方框906提供信号。如果将要发生因软件输入而引起的覆盖,则通过线路916向写处理寄存器918提供方框912中的软件输入值,而不是方框914的所测量的处理。如所示出的,此时通过线路934从差分电路932接收方框914中的输入测量处理值。该软件对方框918中的写处理寄存器和方框966中的写IR压降寄存器进行控制。在方框936中对IR压降数据和处理数据进行求和以提供整个电压缩放信号,该电压缩放信号被输出到在938处的电压调节器以向集成电路提供Vdd电源电压。
另外,通过类似的方式,方框970提供用户或软件覆盖,以便提供用来替代所测量的温度值的替换温度值。这通过在线路974上向判决处理972提供信号来进行。如果软件将要覆盖测量值,则在线路978上发送信号,以访问软件在方框982中提供的温度值,该温度值由线路984写入到写温度寄存器986。但是,如果没有软件覆盖,则判决方框972在线路976上向寄存器980提供信号,寄存器980从线路924接收温度,如前面所讨论的那样。
本领域普通技术人员还应当明白,对权重寄存器的使用还提供了对自适应电压电源操作的更高程度的软件控制。因此,通过访问这些寄存器,功率监督器可以监视并调节包含在集成电路上的每个自适应电压电源的操作。
尽管所讨论的这一实施例只示出了集成电路上的单个电压控制电路,但是应当明白,可以利用多个电压控制电路来向集成电路的不同部分提供不同的电压。
尽管已经示出并描述了本发明的特定实施例,但是对于本领域普通技术人员来说很明显的是,在不偏离本发明及其更广泛的方面的情况下,基于这里的阐述,可以进行改变和修改。因此,所附权利要求会将在本发明的真实本质和范围内的所有这些改变和修改都涵盖在其范围内。另外,本领域普通技术人员应当理解,如果想要表明特定数目的所引入的要求保护的单元,则应在权利要求中明确地阐述这种意图,并且在没有这种阐述的情况下,这种限定就不存在。对于非限制性示例,为了帮助理解,所附权利要求包含了使用介绍性短语“至少一个”和“一个或多个”来引入要求保护的单元。然而,不应当将对这种短语的使用解释为暗示由不定冠词“一”或“一个”来引入要求保护的单元会将包含这种所引入的要求保护的单元的任何特定权利要求限制为只包含一个这种单元的发明,即使是在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和诸如“一”或“一个”之类的不定冠词时也是如此,对于在权利要求中使用定冠词来说,这同样成立。
Claims (18)
1.一种集成电路设备,包括:
温度测量电路,在所述集成电路内,提供温度信号,
压降测量电路,在所述集成电路内,向压降寄存器提供压降值,
频率测量电路,在所述集成电路内,向频率寄存器提供频率值,
监督电路,连接到所述压降寄存器和所述频率寄存器,并且选择性地从所述压降寄存器和所述频率寄存器读取值或者向所述压降寄存器和所述频率寄存器提供值,
电压缩放信号电路,连接到所述温度测量电路、所述压降寄存器和所述频率寄存器并且将所述温度信号与所述压降寄存器和频率寄存器的值组合以计算电压缩放值,以及
电压电源,连接到所述电压缩放信号电路并向所述集成电路提供与所述电压缩放值成正比的电压。
2.一种用于调节提供给电路的电压的方法,包括以下步骤:
测量所述电路内的温度以提供所测量的温度,
使用所述所测量的温度访问以前存储的表明预测的频率值的数据,
测量所述电路内的第一频率以提供所测量的频率值,
将所述预测的频率与所述所测量的频率值组合以提供缩放值,以及
作为对所述缩放值的响应,调节提供给所述电路的电压。
3.根据权利要求2所述的方法,进一步包括测量所述电路内的第二频率的步骤,并且其中所述组合步骤进一步包括将第二测量频率与所述预测的频率和第一频率组合以提供所述缩放值。
4.根据权利要求3所述的方法,其中所述测量所述电路内的第二频率的步骤包括从环形振荡器接收信号,所述环形振荡器包含在所述电路上并且连接到由所述缩放值调节的电压电源。
5.根据权利要求4所述的方法,其中所述调节电压步骤包括作为对所述第一频率值比所述预测的频率响应值更高的响应而增加所述电压。
6.根据权利要求4所述的方法,其中所述调节电压步骤包括作为对所述所测量的频率值比所述预测的频率值更低的响应而减少所述电压。
7.根据权利要求4所述的方法,其中所述调节电压步骤包括从可编程寄存器接收数据并且作为对来自所述可编程寄存器的数据的响应而选择性地调节所述电压。
8.一种用于调节提供给电路的电压的方法,包括以下步骤:
从所述电路上的热二极管接收第一电压;
通过在每个电路时钟周期递增一个地址对数字温度表示表进行寻址,
将所述被寻址的数据转换成表示被寻址的温度的第二电压,
将所述第一电压与所述第二电压进行比较,以及
当所述第一和第二电压二者相等时,提供温度值,
利用所述温度值对预定的频率表进行寻址以获取已访问的预定频率值,
提供来自环形振荡器的频率值,
将所述频率值与所述已访问的预定频率值组合以提供电压缩放值,以及
作为对所述缩放值的响应,调节提供给所述电路的电压。
9.根据权利要求8所述的方法,其中所述转换被定址的数据的步骤包括选择性地从第一可编程寄存器接收输入并且转换所述接收的输入而不是所述递增的地址。
10.一种用于调节由电压源向电路提供的电压的方法,包括以下步骤:
从第一环形振荡器接收第一频率值,
从第二环形振荡器接收第二频率值,
将所述第一和第二频率值组合以形成电压缩放值,以及
向所述电路电压源提供所述电压缩放值。
11.根据权利要求10所述的方法,其中所述组合步骤进一步包括以下步骤:
确定所述第一和第二频率值之间的相差值,
确定所述组合的第一和第二频率值的极性,以及
将所述相差值与所述极性组合以形成所述电压缩放信号。
12.一种电子系统,包括:
热二极管,
寻址电路,连接到系统时钟,
数字温度表,连接到所述寻址电路,
比较器,连接到所述数字温度表和所述热二极管,
预测频率响应表,连接到所述比较器的输出并提供预测频率响应值,
第一频率电路,提供第一频率值,
第二频率电路,提供第二频率值,
第一差分电路,连接到所述频率响应表和所述第一频率电路,并且提供所述第一频率值和所述预测频率响应值的第一差值,
第二差分电路,连接到所述第一频率电路和所述第二频率电路,并且提供所述第一频率值和所述第二频率值的第二差值,
电压缩放信号电路,连接到所述第一和第二差分电路,并且提供来自所述第一和第二差值的组合的电压缩放信号,以及
电压电源,作为对从所述电压缩放信号电路接收的电压缩放信号的响应,向所述电子系统提供功率。
13.根据权利要求12所述的电子系统,所述第一频率电路包括第一环形振荡器。
14.根据权利要求13所述的电子系统,其中所述第一环形振荡器连接到带隙电压源。
15.根据权利要求13所述的电子系统,其中所述第二频率电路包括连接到所述电压电源的第二环形振荡器。
16.根据权利要求13所述的电子系统,进一步包括第一权重寄存器电路,其连接到所述第一差分电路,以提供输入到所述第一差值的第一权重。
17.根据权利要求13所述的电子系统,进一步包括第二权重寄存器电路,其连接到所述第二差分电路,以提供输入到所述第二差值的第二权重。
18.根据权利要求13所述的电子系统,进一步包括第三权重寄存器电路,其连接到所述电压缩放信号电路,提供输入到所述电压缩放信号的第三权重。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/671,531 US7714635B2 (en) | 2007-02-06 | 2007-02-06 | Digital adaptive voltage supply |
US11/671,531 | 2007-02-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101241374A true CN101241374A (zh) | 2008-08-13 |
CN101241374B CN101241374B (zh) | 2010-12-08 |
Family
ID=39675640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100048081A Expired - Fee Related CN101241374B (zh) | 2007-02-06 | 2008-02-02 | 用于调节电压电源的设备、系统和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7714635B2 (zh) |
JP (1) | JP5147435B2 (zh) |
CN (1) | CN101241374B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103425223A (zh) * | 2012-05-18 | 2013-12-04 | 联发科技(新加坡)私人有限公司 | 电压调整装置与方法、移动装置及其运行方法 |
CN103809461A (zh) * | 2012-11-09 | 2014-05-21 | 联发科技股份有限公司 | 关键路径仿真装置 |
CN104145227A (zh) * | 2012-02-24 | 2014-11-12 | 美国亚德诺半导体公司 | 用于振荡器频率控制的系统和方法 |
CN102576686B (zh) * | 2009-07-28 | 2015-04-01 | 天工方案公司 | 加工工艺、电压、以及温度传感器 |
WO2018001328A1 (zh) * | 2016-06-30 | 2018-01-04 | 中兴通讯股份有限公司 | 电源调整装置及方法、芯片系统及运行芯片系统的方法 |
CN107850929A (zh) * | 2015-08-06 | 2018-03-27 | 华为技术有限公司 | 片上调节器的io无管脚校准或微调的装置和方案 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8040958B2 (en) * | 2007-03-02 | 2011-10-18 | Honda Motor Co., Ltd | Method for measuring correlation between frequency response functions |
US9134782B2 (en) * | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
KR101004677B1 (ko) * | 2008-12-30 | 2011-01-04 | 주식회사 하이닉스반도체 | 내부 전원 전압 생성 회로 및 내부 전원 전압 생성 방법 |
US8130027B1 (en) * | 2009-01-22 | 2012-03-06 | Xilinx, Inc. | Apparatus and method for the detection and compensation of integrated circuit performance variation |
US9268611B2 (en) | 2010-09-25 | 2016-02-23 | Intel Corporation | Application scheduling in heterogeneous multiprocessor computing platform based on a ratio of predicted performance of processor cores |
US9081063B2 (en) * | 2010-11-22 | 2015-07-14 | Texas Instruments Incorporated | On-chip IR drop detectors for functional and test mode scenarios, circuits, processes and systems |
US8839170B2 (en) | 2012-05-31 | 2014-09-16 | International Business Machines Corporation | Power/performance optimization through temperature/voltage control |
US8543960B1 (en) | 2012-05-31 | 2013-09-24 | International Business Machines Corporation | Power and timing optimization for an integrated circuit by voltage modification across various ranges of temperatures |
EP2901235B1 (en) * | 2012-09-25 | 2020-05-27 | Intel Corporation | Digitally phase locked low dropout regulator |
JP5898342B2 (ja) | 2012-12-21 | 2016-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
US8839165B2 (en) | 2013-01-25 | 2014-09-16 | International Business Machines Corporation | Power/performance optimization through continuously variable temperature-based voltage control |
KR20140126146A (ko) * | 2013-04-22 | 2014-10-30 | 삼성전자주식회사 | 음 바이어스 온도 불안정 보상 회로를 구비하는 반도체 장치 및 그에 따른 보상 방법 |
WO2016202223A1 (en) | 2015-06-16 | 2016-12-22 | The Hong Kong University Of Science And Technology | Three-dimensional power stage and adaptive pipeline control |
US9672310B1 (en) * | 2015-07-09 | 2017-06-06 | Apple Inc. | Reliability guardband compensation |
US9651969B2 (en) | 2015-07-30 | 2017-05-16 | Qualcomm Incorporated | Adaptive voltage scaling using analytical models for interconnect delay |
US11157028B1 (en) * | 2020-11-17 | 2021-10-26 | Centaur Technology, Inc. | Fast precision droop detector |
Family Cites Families (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4417470A (en) * | 1981-09-30 | 1983-11-29 | Otis Engineering Corporation | Electronic temperature sensor |
US5451894A (en) * | 1993-02-24 | 1995-09-19 | Advanced Micro Devices, Inc. | Digital full range rotating phase shifter |
US5375146A (en) * | 1993-05-06 | 1994-12-20 | Comsat Corporation | Digital frequency conversion and tuning scheme for microwave radio receivers and transmitters |
US5457719A (en) * | 1993-08-11 | 1995-10-10 | Advanced Micro Devices Inc. | All digital on-the-fly time delay calibrator |
JPH0997874A (ja) * | 1995-09-29 | 1997-04-08 | Fujitsu Ltd | 半導体装置の試験方法及びそれが適用される半導体装置 |
US5737342A (en) * | 1996-05-31 | 1998-04-07 | Quantum Corporation | Method for in-chip testing of digital circuits of a synchronously sampled data detection channel |
US5844826A (en) * | 1996-10-18 | 1998-12-01 | Samsung Electronics Co., Ltd. | Leading zero count circuit |
US6125334A (en) * | 1997-05-02 | 2000-09-26 | Texas Instruments Incorporated | Module-configurable full-chip power profiler |
US6111414A (en) * | 1997-07-31 | 2000-08-29 | Georgia Tech Research Corporation | System, circuit, and method for testing an interconnect in a multi-chip substrate |
US6058502A (en) * | 1997-09-03 | 2000-05-02 | Nec Corporation | Diagnostic system analyzing frequency spectrum of electric power for diagnosing integrated circuit, method and information storage medium storing computer program for the method |
US6212544B1 (en) * | 1997-10-23 | 2001-04-03 | International Business Machines Corporation | Altering thread priorities in a multithreaded processor |
US6076157A (en) * | 1997-10-23 | 2000-06-13 | International Business Machines Corporation | Method and apparatus to force a thread switch in a multithreaded processor |
US5852616A (en) * | 1997-11-17 | 1998-12-22 | Advanced Micro Devices, Inc. | On-chip operating condition recorder |
US6070074A (en) * | 1998-04-24 | 2000-05-30 | Trw Inc. | Method for enhancing the performance of a regenerative satellite communications system |
US6141762A (en) * | 1998-08-03 | 2000-10-31 | Nicol; Christopher J. | Power reduction in a multiprocessor digital signal processor based on processor load |
US6625635B1 (en) * | 1998-11-02 | 2003-09-23 | International Business Machines Corporation | Deterministic and preemptive thread scheduling and its use in debugging multithreaded applications |
US7100061B2 (en) * | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
US7093109B1 (en) * | 2000-04-04 | 2006-08-15 | International Business Machines Corporation | Network processor which makes thread execution control decisions based on latency event lengths |
GB0025592D0 (en) * | 2000-10-18 | 2000-12-06 | Sgs Thomson Microelectronics | Interface device |
US7174194B2 (en) * | 2000-10-24 | 2007-02-06 | Texas Instruments Incorporated | Temperature field controlled scheduling for processing systems |
US6630872B1 (en) * | 2001-07-20 | 2003-10-07 | Cmc Electronics, Inc. | Digital indirectly compensated crystal oscillator |
JP3478284B2 (ja) * | 2001-08-10 | 2003-12-15 | ソニー株式会社 | 半導体装置 |
US6566900B2 (en) * | 2001-09-27 | 2003-05-20 | Sun Microsystems, Inc. | Integrated on-chip process, temperature, and voltage sensor module |
US6775787B2 (en) * | 2002-01-02 | 2004-08-10 | Intel Corporation | Instruction scheduling based on power estimation |
JPWO2003083693A1 (ja) * | 2002-04-03 | 2005-08-04 | 富士通株式会社 | 分散処理システムにおけるタスクスケジューリング装置 |
US7406339B2 (en) * | 2002-08-05 | 2008-07-29 | Qualcomm Incorporated | On-chip detection circuit off-chip mechanical switch's open and close actions |
US6801025B2 (en) * | 2002-11-07 | 2004-10-05 | International Business Machines Corporation | Method and apparatus for control of voltage regulation |
NL1022199C2 (nl) * | 2002-12-18 | 2004-06-29 | Oxycell Holding Bv | Werkwijze voor het vervaardigen van een behuizing voor een luchtbehandelingsinrichting, alsmede met de werkwijze verkregen behuizing. |
US6897673B2 (en) * | 2003-03-19 | 2005-05-24 | Lsi Logic Corporation | Method and integrated circuit for capacitor measurement with digital readout |
US6882238B2 (en) | 2003-03-21 | 2005-04-19 | Intel Corporation | Method and apparatus for detecting on-die voltage variations |
US6879173B2 (en) * | 2003-06-04 | 2005-04-12 | Hewlett-Packard Development Company, L.P. | Apparatus and method for detecting and rejecting high impedance failures in chip interconnects |
US7036098B2 (en) * | 2003-06-30 | 2006-04-25 | Sun Microsystems, Inc. | On-chip signal state duration measurement and adjustment |
JP2005098981A (ja) * | 2003-08-27 | 2005-04-14 | Nec Corp | 半導体集積回路装置、測定結果管理システム、及び管理サーバ |
JP3940718B2 (ja) * | 2003-10-30 | 2007-07-04 | 株式会社東芝 | 試験装置、良否判定基準設定装置、試験方法及び試験プログラム |
US7248066B2 (en) * | 2003-12-29 | 2007-07-24 | Stmicroelectronics Pvt. Ltd. | On-chip analysis and computation of transition behavior of embedded nets in integrated circuits |
JP3862715B2 (ja) * | 2004-06-01 | 2006-12-27 | 株式会社ソニー・コンピュータエンタテインメント | タスク管理方法、タスク管理装置、半導体集積回路、電子装置、およびタスク管理システム |
US7330983B2 (en) | 2004-06-14 | 2008-02-12 | Intel Corporation | Temperature-aware steering mechanism |
JP2006012968A (ja) * | 2004-06-23 | 2006-01-12 | Nec Electronics Corp | 半導体集積回路装置及びその設計方法 |
US7284137B2 (en) * | 2004-06-29 | 2007-10-16 | Intel Corporation | System and method for managing power consumption within an integrated circuit |
US7184936B1 (en) * | 2004-07-12 | 2007-02-27 | Cisco Technology, Inc. | Timing variation measurement system and method |
US7282966B2 (en) * | 2004-09-28 | 2007-10-16 | Intel Corporation | Frequency management apparatus, systems, and methods |
US7228446B2 (en) * | 2004-12-21 | 2007-06-05 | Packet Digital | Method and apparatus for on-demand power management |
US7878016B2 (en) | 2004-12-30 | 2011-02-01 | Intel Corporation | Device and method for on-die temperature measurement |
US7330081B1 (en) * | 2005-01-24 | 2008-02-12 | Marvell Semiconductor Israel Ltd. | Digitally controlled oscillator and associated method |
US7332916B2 (en) * | 2005-03-03 | 2008-02-19 | Semiconductor Technology Academic Research Center | On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip |
US7336212B2 (en) | 2005-05-02 | 2008-02-26 | Ati Technologies Inc. | Apparatus and methods for measurement of analog voltages in an integrated circuit |
US7456621B2 (en) * | 2005-05-06 | 2008-11-25 | Silicon Laboratories Inc. | Digital controller based power factor correction circuit |
US7391111B2 (en) * | 2005-05-20 | 2008-06-24 | Texas Instruments Incorporated | Systems and methods for maintaining performance at a reduced power |
US7417482B2 (en) * | 2005-10-31 | 2008-08-26 | Qualcomm Incorporated | Adaptive voltage scaling for an electronics device |
JP5282349B2 (ja) * | 2006-02-15 | 2013-09-04 | 富士通株式会社 | マルチプロセッシングシステム |
US7596430B2 (en) * | 2006-05-03 | 2009-09-29 | International Business Machines Corporation | Selection of processor cores for optimal thermal performance |
US7877222B2 (en) * | 2007-07-20 | 2011-01-25 | International Business Machines Corporation | Structure for a phase locked loop with adjustable voltage based on temperature |
US7852061B2 (en) * | 2007-10-01 | 2010-12-14 | Silicon Laboratories Inc. | Band gap generator with temperature invariant current correction circuit |
-
2007
- 2007-02-06 US US11/671,531 patent/US7714635B2/en not_active Expired - Fee Related
-
2008
- 2008-01-30 JP JP2008019925A patent/JP5147435B2/ja not_active Expired - Fee Related
- 2008-02-02 CN CN2008100048081A patent/CN101241374B/zh not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102576686B (zh) * | 2009-07-28 | 2015-04-01 | 天工方案公司 | 加工工艺、电压、以及温度传感器 |
CN104145227A (zh) * | 2012-02-24 | 2014-11-12 | 美国亚德诺半导体公司 | 用于振荡器频率控制的系统和方法 |
CN104145227B (zh) * | 2012-02-24 | 2016-03-30 | 美国亚德诺半导体公司 | 用于振荡器频率控制的系统和方法 |
CN103425223A (zh) * | 2012-05-18 | 2013-12-04 | 联发科技(新加坡)私人有限公司 | 电压调整装置与方法、移动装置及其运行方法 |
US9323320B2 (en) | 2012-05-18 | 2016-04-26 | Mediatek Singapore Pte. Ltd. | Weighted control in a voltage scaling system |
CN103425223B (zh) * | 2012-05-18 | 2016-06-08 | 联发科技(新加坡)私人有限公司 | 电压调整装置与方法、移动装置及其运行方法 |
CN105955438A (zh) * | 2012-05-18 | 2016-09-21 | 联发科技(新加坡)私人有限公司 | 电压调整装置与方法、移动装置及其运行方法 |
CN105955438B (zh) * | 2012-05-18 | 2018-10-16 | 联发科技(新加坡)私人有限公司 | 电压调整装置与方法、移动装置及其运行方法 |
CN103809461A (zh) * | 2012-11-09 | 2014-05-21 | 联发科技股份有限公司 | 关键路径仿真装置 |
CN107850929A (zh) * | 2015-08-06 | 2018-03-27 | 华为技术有限公司 | 片上调节器的io无管脚校准或微调的装置和方案 |
WO2018001328A1 (zh) * | 2016-06-30 | 2018-01-04 | 中兴通讯股份有限公司 | 电源调整装置及方法、芯片系统及运行芯片系统的方法 |
Also Published As
Publication number | Publication date |
---|---|
US7714635B2 (en) | 2010-05-11 |
JP2008193084A (ja) | 2008-08-21 |
JP5147435B2 (ja) | 2013-02-20 |
CN101241374B (zh) | 2010-12-08 |
US20080186082A1 (en) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101241374B (zh) | 用于调节电压电源的设备、系统和方法 | |
US7936153B2 (en) | On-chip adaptive voltage compensation | |
US11022503B2 (en) | Reference circuit for metrology system | |
US7895454B2 (en) | Instruction dependent dynamic voltage compensation | |
US7560945B2 (en) | Integrated circuit failure prediction | |
US7865750B2 (en) | Fan speed control from adaptive voltage supply | |
KR101999076B1 (ko) | 온칩 파라미터 측정 | |
JP4905354B2 (ja) | 電源電圧調整装置 | |
US8022685B2 (en) | Temperature dependent voltage source compensation | |
CN101241450B (zh) | 将ir降数据用于指令线程引导的方法和系统 | |
US7971035B2 (en) | Using temperature data for instruction thread direction | |
US7779235B2 (en) | Using performance data for instruction thread direction | |
US20230139554A1 (en) | Predicting a bandgap reference output voltage based on a model to trim a bandgap reference circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101208 Termination date: 20190202 |
|
CF01 | Termination of patent right due to non-payment of annual fee |