CN103809461A - 关键路径仿真装置 - Google Patents

关键路径仿真装置 Download PDF

Info

Publication number
CN103809461A
CN103809461A CN201310054184.5A CN201310054184A CN103809461A CN 103809461 A CN103809461 A CN 103809461A CN 201310054184 A CN201310054184 A CN 201310054184A CN 103809461 A CN103809461 A CN 103809461A
Authority
CN
China
Prior art keywords
critical path
emulator
interconnection
circuit
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310054184.5A
Other languages
English (en)
Other versions
CN103809461B (zh
Inventor
李明宪
萧诗聪
陈信成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN103809461A publication Critical patent/CN103809461A/zh
Application granted granted Critical
Publication of CN103809461B publication Critical patent/CN103809461B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

几种关键路径仿真装置，其中一种关键路径仿真装置包含关键路径仿真器与互连电路，其中关键路径仿真器可以仿真目标装置的关键路径，并支持多个速度信息侦测模式；互连电路可以支持多个互连配置，其中当互连电路被设定为具有第一种互连配置时，关键路径仿真器可以被用于第一速度信息侦测模式，且当互连电路被设定为具有第二种互连配置时，关键路径仿真器可以被用于第二速度信息侦测模式。该关键路径仿真装置可实现降低功耗的技术效果。

Description

关键路径仿真装置
技术领域
本发明有关于监控目标装置的速度信息，并且特别有关于一种使用在关键路径监控器中的复合式(hybrid)关键路径仿真装置。
背景技术
半导体芯片/裸片(chip/die)需要足够的性能裕度(performance margin)以保证在最差操作情形下(例如，最差的进程与温度情形下)仍能达到目标性能。由于半导体芯片/裸片是被设计在最差操作情形下满足大多数应用的数据吞吐量(throughput)需求，这会导致在一般操作情形下造成过多的裕度或功耗，因此，当处于较好操作情形时，大多数情况下会消耗过多的功率。
自适性电压调整(adaptive voltage scaling,AVS)是一种广泛用于低功率设计的技术，举例来说，自适性电压调整可通过使用封闭回路方法来针对处理器的预定处理频率提供最低的操作电压，而自适性电压调整循环可通过调整电源供应的供应电压以补偿处理器的进程与温度变化，进而调节处理器性能，换句话说，反馈回路(feedback loop)可被用于电源控制器(power controller)以指示目标装置(例如，处理器或是多核处理器的一个核)实际运作的速度是快还是慢，这样，供应电压可被适应性地调节至目标装置的所需操作速度的所需最小值。因此，需要通过自适性电压调整的裕度监控器(margin monitor)来提供速度信息以作为电源管理的裕度指标(margin index)。如何设计自适性电压调整的裕度监控器以让目标装置在最低功率消耗时能保持相同性能已变成相关领域的亟待解决的问题。
发明内容
有鉴于此，本发明提供几种关键路径仿真装置。
一种关键路径仿真装置，包含：关键路径仿真器，可仿真目标装置的关键路径，并可以支持多个速度信息侦测模式；以及互连电路，可支持多种互连配置，其中当该互连电路被设定为具有第一种互连配置时，该关键路径仿真器可以被用于第一速度信息侦测模式，且当该互连电路被设定为具有第二种互连配置时，该关键路径仿真器可以被用于第二速度信息侦测模式
另一种关键路径仿真装置，包含：关键路径仿真器，可仿真目标装置的关键路径，该关键路径仿真器包含：第一关键路径仿真器组件，可仿真该关键路径；第二关键路径仿真器组件，可仿真该关键路径，其中该第一关键路径仿真器组件与该第二关键路径仿真器组件具有不同的电路结构；以及切换装置，可选择并耦接该第一关键路径仿真器组件与该第二关键路径仿真器组件的其一于该关键路径仿真器的输入埠与输出埠之间；以及互连电路，可使得该关键路径仿真器用于预定速度信息侦测模式。
本发明的关键路径仿真装置可实现降低功耗的技术效果。
附图说明
图1是依据本发明实施例描述的通用关键路径仿真装置示意图。
图2是描述的可调延迟仿真器的示意图。
图3是描述的关键路径复制电路的示意图。
图4是描述的图1所示互连电路的示意图。
图5是描述的图1所示关键路径仿真装置的控制方法流程图。
图6是根据本发明另一实施例描述的通用关键路径仿真装置示意图。
图7是描述的图6所示关键路径仿真装置的控制方法流程图。
图8是根据本发明又一实施例描述的通用关键路径仿真装置示意图。
图9是描述的图8所示关键路径仿真装置的控制方法流程图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
接下来的描述是实现本发明的最佳实施例，其是为了描述本发明原理的目的，并非对本发明的限制。可以理解地是，本发明实施例可由软件、硬件、固件或其任意组合来实现。
本发明的主要概念是使用复合式架构来仿真目标电路(例如，处理器或多核处理器的一个核)的关键路径及/或测量所仿真的关键路径的操作情形(例如，速度信息)。在较佳实施例中，会得到针对同一路径的低通滤波裕度改变(low-pass-filtered margin change)以及高速裕度变化(high-speed margin variation)以供速度分级(其按照速度分类出对应较高性能目标的较高速的半导体芯片/裸片)或省电用途(例如，在具有相似性能等级下，让芯片/裸片操作于较低的工作电压以具有较低的功率消耗)。特别来说，关于自适性电压调整的应用，所提出的复合式架构可以降低裕度测量不匹配错误以达到较高的自适性电压调整的省电效果。另外，由于多个速度信息侦测机制可被结合于单一自适性电压调整的裕度监控器中，因此所提出的复合式架构是一个低成本的解决方案。
图1是根据本发明实施例描述的通用关键路径仿真装置示意图。关键路径仿真装置100包含了关键路径仿真器(critical path emulator,CPE)102以及耦接至关键路径仿真器102的互连电路(interconnectioncircuit)104，其中关键路径仿真器102与互连电路104都是可调整的(configurable)。关键路径仿真器102包含多个关键路径仿真器组件(例如，第一关键路径仿真器组件112与第二关键路径仿真器组件114)以及耦接至第一关键路径仿真器组件112与第二关键路径仿真器组件114的切换装置(switching device)116。互连电路104可以支持多种互连配置(interconnection arrangement)，像是第一种互连配置122与第二种互连配置124。需要注意的是，关键路径仿真器102中配置的该些关键路径仿真器组件的数量与互连电路104所支持的该些互连配置的数量只用于图示目的，而非对本发明设限。
在此实施例中，关键路径仿真器102可以仿真目标装置(例如，处理器或是多核处理器的一个核)的关键路径，并可以支持多个速度信息侦测模式/机制，特别来说，关键路径仿真器102中的第一关键路径仿真器组件112以及第二关键路径仿真器组件114均可单独仿真关键路径，其中第一关键路径仿真器组件112以及第二关键路径仿真器组件114可以具有不同的电路结构，举例来说(但本发明并不以此为限)，第一关键路径仿真器组件112可使用可调延迟仿真器(configurable delay emulator,CDE)来实现，而第二关键路径仿真器组件114则可用关键路径复制(critical path cloning,CPC)电路来实现。请参照图2与图3，图2是描述的可调延迟仿真器的示意图，而图3是描述的关键路径复制电路的示意图。如图2所示，可调延迟仿真器200可具有多个单元(cell)(例如，逻辑门)，而可调延迟仿真器200的单元选择(cell selection)可通过多个多工器202～210来控制，举例来说，可通过参照具有静态时序分析(static timing analysis,STA)报告中所指示的最差余量(worst slack)的关键路径，来选择可调延迟仿真器200中的实际单元。如图3所示，在此实施例中，关键路径复制电路300是实际的关键路径的复制路径，也就是说，关键路径复制电路300会复制实际的关键路径，在较佳实施例中，所复制的关键路径的位置、所复制的时钟树301，以及所复制的关键路径的负载会尽可能地近似于真正的关键路径。
对于关键路径仿真器102中的切换装置116，其可以选择第一关键路径仿真器组件112以及第二关键路径仿真器组件114中的任意一个，将所选取的关键路径仿真器组件耦接于关键路径仿真器102的输入埠P1与输出埠P2之间。举例来说，切换装置116可以使用一或多个多工器来实现，因此，借助一个或多个多工器的适当设定，关键路径仿真器102可使用第一关键路径仿真器组件112以及第二关键路径仿真器组件114中的任意一个来提供一个仿真关键路径(emulated critical path)。
对于互连电路104，其可以决定应该要启动哪一个速度信息侦测模式，也就是说，当互连电路104被设定为具有第一种互连配置122时，关键路径仿真器102可以被使用于第一速度信息侦测模式，而当互连电路104被设定为具有第二种互连配置124时，关键路径仿真器102可以被使用于第二速度信息侦测模式。举例来说，第一速度信息侦测模式可以是一个针对得到低通滤波裕度改变的平均模式(average mode)，而第二速度信息模式则可以是一个针对得到高速裕度变动的采样模式(sampling mode)。
请参照图4，图4是描述的图1所示互连电路104的示意图。互连电路104可作为一个平均/采样切换开关。在此实施例中，互连电路104包含多个多工器402、404、多个D型触发器(D-type flip-flop,DFF)406、408、与非门410以及反相器412。D型触发器406与D型触发器408分别由时钟信号CK1与时钟信号CK2所触发，在此实施例中，时钟信号CK1与时钟信号CK2可来自相同的时钟源。多工器402具有第一输入节点N11、第二输入节点N12以及输出节点N13。多工器404具有第一输入节点N21、第二输入节点N22以及输出节点N23。多工器402与多工器404分别可以由模式选择信号MODE所控制，举例来说，当自适性电压调整的应用需要一个平均关键路径监控器(critical path monitor,CPM)时，多工器402会响应模式选择信号MODE而将输出节点N13耦接至第一输入节点N11，而多工器404会响应模式选择信号MODE而将输出节点N23耦接至第一输入节点N21。在此速度信息侦测模式(平均模式)中，关键路径仿真器102耦接至平均频率测量器(average frequency meter)430，特别来说，关键路径仿真器102、与非门410以及平均频率测量器430的组合可作为平均关键路径监控器。如图4所示，关键路径仿真器102的输出埠P2可通过具有第一种互连配置的互连电路104而被耦接至关键路径仿真器102的输出埠P2，另外，逻辑值“1”可被送入与非门410的输入埠以让与非门410作为反相器。因此，关键路径仿真器102可如同环形振荡器(ring oscillator,ROSC)那样来操作，其中关键路径仿真器102的输出埠P2所产生的输出信号S_OUT可被传送至平均频率测量器430。举例来说，平均频率测量器包含纹波计数器(ripple counter)与频率测量器(frequency meter)，其中频率测量器可由具有固定时钟速率(例如，26MHz)的参考频率来驱动，以通过计算位于频率测量器窗口(frequency meter window)中的关键路径仿真器输出的周期数，来测量环形振荡器的速度。简单来说，平均频率测量器430可执行具有较长侦测时间的广范围侦测，并可以侦测低频变动(像是进程及/或温度变动)，因此，平均频率测量器430可提供“粗略(coarse)”的最大速度信息。需要注意的是，任何可以执行低频变动侦测的电路结构均可被用于实现平均频率测量器430。由于本发明重点在于关键路径仿真装置的复合式架构，在此便省略了平均频率测量器430的进一步说明以求简洁。
然而，当自适性电压调整的应用需要一个采样关键路径监控器时，多工器402可以响应模式选择信号MODE而将输出节点N13耦接至第二输入节点N12，而多工器404可以响应模式选择信号MODE而将输出节点N23耦接至第二输入节点N22。在此速度信息侦测模式(采样模式)中，关键路径仿真器102是耦接至时钟对时钟裕度侦测器(clock-to-clock margin detector)420，特别来说，关键路径仿真器102、D型触发器406与408、反相器412以及时钟对时钟裕度侦测器420的组合可作为采样关键路径监控器。从图4可见，D型触发器408与反相器412可当作分频器来运作，并通过具有第二种互连配置的互连电路104而将所产生的参考时钟CK3传给关键路径仿真器102的输入埠P1。另外，关键路径仿真器102的输出埠P2所产生的输出信号S_OUT可被传送至时钟对时钟裕度侦测器420，其中时钟对时钟裕度侦测器420可以基于关键路径仿真器输出与时钟信号CK1来测量时钟对时钟裕度。时钟对时钟裕度侦测器420可以在时钟周期的基础上执行时序裕度侦测(timing margin detection)，因此需要较短的侦测时间，特别来说，时钟对时钟裕度侦测器420可以侦测高频变动(例如时基抖动、动态压降等)，因此，时钟对时钟裕度侦测器420可以提供“精细(fine)”的最大速度信息。需要注意的是，任何可以执行高频变动侦测的电路结构均可被用于实现时钟对时钟裕度侦测器420。由于本发明重点在于关键路径仿真装置的复合式架构，在此便省略了对时钟对时钟裕度侦测器420的进一步说明以求简洁。
需要注意的是，通过时钟对时钟裕度侦测器420与平均频率测量器430中的任意一个或是两者所得到的同一关键路径的速度信息可依照实际应用需要而被用于速度分级(也就是说，关键路径仿真装置使用于速度分级应用中)、省电(也就是说，所提出的关键路径仿真装置被使用于省电应用中)或其它目的/用途。
此外，基于目标装置(例如，处理器或多核处理器中的一个核)的操作情境(例如，观赏电影、网页浏览、睡眠模式等)，关键路径仿真器102可被设定来使用第一关键路径仿真器组件112以及第二关键路径仿真器组件114中的任意一个，及/或互连电路104可被设定来使用第一种互连配置122以及第二种互连配置124中的任意一个。举例来说，当目标装置操作于第一操作情境时，具有被选取作为关键路径仿真器的可调延迟仿真器的采样关键路径监控器可被用来产生针对电源管理的裕度指标；当目标装置操作于第二操作情境时，具有被选取作为关键路径仿真器的关键路径复制电路的采样关键路径监控器可被用来产生针对电源管理的裕度指标；当目标装置操作于第三操作情境时，具有被选取作为关键路径仿真器的可调延迟仿真器的平均关键路径监控器可被用来产生针对电源管理的裕度指标；而当目标装置操作于第四操作情境时，具有被选取作为关键路径仿真器的关键路径复制电路的平均关键路径监控器可被用来产生针对电源管理的裕度指标。如此一来，通过响应目标装置的目前操作情境来适当地调整关键路径仿真装置100的设定，可有效地降低关键路径监控器不匹配错误(CPMmismatch error)。因此，可达到将目标装置的供应电压尽可能调低并维持目标装置所要的系统稳定度与性能的目的。需要注意的是，以上所述只用于图示目的，而非对本发明设限。实际上，使用图1所示的本发明提出的复合式架构的应用都属于本发明的范畴。举例来说，可调延迟仿真器与关键路径复制器之间的切换及/或采样模式与平均模式之间的切换可以是动态设定或是固定设定。这些设计上的变化都属于本发明的范畴。
图5是描述的图1所示的关键路径仿真装置100的控制方法流程图。关键路径仿真装置100的控制方法可简单概述如下。
步骤500：开始。
步骤502：控制切换装置116来将第一关键路径仿真器组件(例如，可调延迟仿真器)112与第二关键路径仿真器组件(例如，关键路径复制电路)114中的任意一个耦接至关键路径仿真器102的输入埠P1与输出埠P2之间。
步骤504：控制互连电路104以使其具有第一种互连配置(例如，可以赋能平均模式的互连)与第二种互连配置(例如，可以赋能采样模式的互连)中的任意一个，其中当选择第一种互连配置时，关键路径仿真器102可以被用于第一速度信息侦测模式(例如，平均模式)，而当选择第二种互连配置时，关键路径仿真器102可以被用于第二速度信息侦测模式(例如，采样模式)。
步骤506：依据所选择的关键路径仿真器组件与所选择的互连配置，来测量关键路径仿真器102的速度信息。
步骤508：结束。
请注意，假如结果实质上相同，该些步骤不需要完全以图5所示的顺序来执行。举例来说，步骤504可在步骤502之前执行，或是步骤502与步骤504可同时执行。步骤502会赋能复合式关键路径仿真器而在多个关键路径仿真器组件之间进行切换，而步骤504会赋能复合式互连电路去设定关键路径仿真器在多个速度信息侦测模式之间进行切换。由于本领域技术人员可在读过上述段落后充分了解图5所示步骤的细节，故更进一步的说明便在此省略以求简洁。
在上述实施例中，关键路径仿真器102与互连电路104均使用复合式架构，然而，只要关键路径仿真器102与互连电路104的其中至少一个使用复合式架构就符合本发明的发明精神。图6是根据本发明另一实施例描述的通用关键路径仿真装置示意图。关键路径仿真装置100与关键路径仿真装置600之间的主要差异在于互连电路的设计，特别来说，关于关键路径仿真装置600的互连电路604，其具有单一互连配置，也就是说，互连电路604是使用固定的互连配置。在一示范性设计中，互连电路604具有第一种互连配置122，因此，不论切换装置116选择的是第一关键路径仿真器组件112或是第二关键路径仿真器组件114，关键路径仿真器102会被允许使用于第一速度信息侦测模式(例如，平均模式)之下，这样，关键路径仿真器102的输出埠P2所产生的输出信号会固定被传送至速度测量器(例如，平均频率测量器430)。在另一示例中，互连电路604会具有第二种互连配置124，因此，不论切换装置116选择的是第一关键路径仿真器组件112或是第二关键路径仿真器组件114，关键路径仿真器102会被允许使用于第二速度信息侦测模式(例如，采样模式)之下，这样，关键路径仿真器102的输出埠P2所产生的输出信号会固定被传送至另一速度测量器(例如，时钟对时钟裕度侦测器420)。
图7是描述的图6所示关键路径仿真装置600的控制方法流程图。请注意，假如结果实质上相同，该些步骤不需要完全以图7所示的顺序来执行。关键路径仿真装置600的控制方法可概述如下。
步骤700：开始。
步骤702：控制切换装置116来将第一关键路径仿真器组件(例如，可调延迟仿真器)112与第二关键路径仿真器组件(例如，关键路径复制电路)114中的任意一个耦接于关键路径仿真器102的输入埠P1与输出埠P2之间。
步骤704：依据所选择的关键路径仿真器组件与互连电路604的固定互连配置，来测量关键路径仿真器102的速度信息。
步骤706：结束。
由于本领域技术人员可在读过上述段落后充分了解图7所示步骤的细节，更进一步的说明便在此省略以求简洁。
图8是根据本发明又一实施例描述的通用关键路径仿真装置示意图。关键路径仿真装置100与关键路径仿真装置800之间的主要差异在于关键路径仿真器的设计，特别来说，关于关键路径仿真装置800的关键路径仿真器802，其具有单一关键路径仿真器组件，也就是说，关键路径仿真装置800是使用固定的关键路径仿真器设计。在一示范性设计中，关键路径仿真器802具有第一关键路径仿真器组件112，因此，不论互连电路104使用的是第一种互连配置122或是第二种互连配置124，具有固定电路结构的关键路径仿真器802(例如，可调延迟仿真器200)会被使用。在另一示例中，关键路径仿真器804会具有第二种关键路径仿真器组件112，因此，不论互连电路104使用的是第一种互连配置122或是第二种互连配置124，具有固定电路结构的关键路径仿真器802(例如，关键路径复制电路300)会被使用。
图9是描述的图8所示关键路径仿真装置800的控制方法流程图。请注意，假如结果实质上相同，该些步骤不需要完全以图9所示的顺序来执行。关键路径仿真装置800的控制方法可概述如下。
步骤900：开始。
步骤902：控制互连电路104以使其具有第一种互连配置(例如，可以赋能平均模式的互连)与第二种互连配置(例如，可以赋能采样模式的互连)中的任意一个，其中当选择第一种互连配置时，关键路径仿真器102可以被用于第一速度信息侦测模式(例如，平均模式)，而当选择第二种互连配置时，关键路径仿真器102可以被用于第二速度信息侦测模式(例如，采样模式)。
步骤904：依据所选择的互连配置与关键路径仿真器802的固定关键路径仿真器组件，来测量关键路径仿真器802的速度信息。
步骤908：结束。
由于本领域技术人员可在读过上述段落后充分了解图9所示步骤的细节，更进一步的说明在此省略以求简洁。
需要注意的是，一个实际的电路设计会具有一个以上的关键路径，而该些关键路径可能会随着操作电压的不同而改变。在目标装置具有N个操作电压的第一种情形中，N个复合式关键路径仿真器可被使用来复制分别对应于N个操作电压的N个关键路径，其中N个关键路径仿真器中的每一个复合式关键路径仿真器可以在可调延迟仿真器与关键路径复制电路之间切换，另外，N个关键路径仿真器中的每一个关键路径仿真器可使用从采样模式与平均模式中所选出的速度信息侦测模式中。
在目标装置具有N个操作电压的第二种情形中，N个复合式关键路径仿真器可被用来复制分别对应于N个操作电压之N个关键路径，其中N个关键路径仿真器中的每一个复合式关键路径仿真器可以在可调延迟仿真器与关键路径复制电路之间切换。基于该些关键路径的不同操作电压及/或不同特性，N个复合式关键路径仿真器中的一些复合式关键路径仿真器会固定地用于平均模式，而N个复合式关键路径仿真器中其余复合式关键路径仿真器则会固定地用于采样模式。
在目标装置具有N个操作电压的第三种情形中，N个关键路径仿真器包含有固定地作为可调延迟仿真器的一些路径仿真器以及固定地作为关键路径复制电路的其余路径仿真器，且N个关键路径仿真器可被用于仿真分别对应于N个操作电压的N个关键路径。另外，N个关键路径仿真器中的每一个关键路径仿真器可被使用于从采样模式与平均模式所选出的速度信息侦测模式中。
在目标装置具有N个操作电压的第四种情形，N个关键路径仿真器可被用于仿真分别对应于N个操作电压的N个关键路径。然而，基于该些关键路径的不同操作电压及/或不同特性，N个路径仿真器中的每一个路径仿真器会被固定地设定为可调延迟仿真器或是关键路径复制电路，并固定地使用于平均模式或是采样模式。
一般来说，关键路径复制电路可以更精确地仿真实际的关键路径，然而，假如模型具有误差，基于关键路径复制电路的关键路径仿真性能会严重降低。相较于关键路径复制，可调延迟仿真器会更有弹性，然而，可调延迟仿真器对于实际的关键路径的仿真不会像关键路径复制电路一样准确。
像“第一”、“第二”、“第三”等在权利要求书中修饰元件的序词并不意味着自身具有任何优先权、优先级或者一个元件的等级高于另一个元件或者方法执行的时间顺序，而仅仅作为标号用于区分一个具有确切名称的元件与具有相同名称(除了修饰序词)的另一元件。
本发明虽以较佳实施例揭露如上，但是其并非用以限定本发明的范围，任何熟悉此项技术者，在不脱离本发明的精神和范围内，做均等的变化与修饰，皆属于本发明的涵盖范围。

Claims (18)

1.关键路径仿真装置，包含：
关键路径仿真器，可仿真目标装置的关键路径，并可以支持多个速度信息侦测模式；以及
互连电路，可支持多种互连配置，其中当该互连电路被设定为具有第一种互连配置时，该关键路径仿真器可以被用于第一速度信息侦测模式，且当该互连电路被设定为具有第二种互连配置时，该关键路径仿真器可以被用于第二速度信息侦测模式。
2.如权利要求1所述的关键路径仿真装置，其特征在于，该关键路径仿真器是具有多个单元的可调延迟仿真器，而该可调延迟仿真器的单元选择是基于该关键路径。
3.如权利要求1所述的关键路径仿真装置，其特征在于，该关键路径仿真器是用于复制该关键路径的关键路径复制电路。
4.如权利要求1所述的关键路径仿真装置，其特征在于，该关键路径仿真器包含：
第一关键路径仿真器组件，可仿真该关键路径；
第二关键路径仿真器组件，可仿真该关键路径，其中该第一关键路径仿真器组件与该第二关键路径仿真器组件具有不同的电路结构；以及
切换装置，可选择并耦接该第一关键路径仿真器组件与该第二关键路径仿真器组件之其一于该关键路径仿真器的输入埠与输出埠之间。
5.如权利要求4所述的关键路径仿真装置，其特征在于，该第一关键路径仿真器组件是具有多个单元的可调延迟仿真器，而该可调延迟仿真器的单元选择是基于该关键路径；以及该第二关键路径仿真器组件是为复制该关键路径的关键路径复制电路。
6.如权利要求1所述的关键路径仿真装置，其特征在于，当该互连电路具有该第一种互连配置时，该关键路径仿真器的输出埠通过该互连电路耦接至该关键路径仿真器的输入埠。
7.如权利要求1所述的关键路径仿真装置，其特征在于，当该互连电路具有该第一种互连配置时，该关键路径仿真器的输出埠所产生的输出信号会通过该互连电路传送至平均频率测量器。
8.如权利要求1所述的关键路径仿真装置，其特征在于，当该互连电路具有该第二种互连配置时，参考时钟会通过该互连电路反馈至该关键路径仿真器的输入埠。
9.如权利要求1所述的关键路径仿真装置，其特征在于，当该互连电路具有该第二种互连配置时，该关键路径仿真器的输出埠所产生的输出信号会通过该互连电路传送至时钟对时钟裕度侦测器。
10.如权利要求1所述的关键路径仿真装置，其特征在于，该关键路径仿真装置用于速度分级应用和/或省电应用。
11.关键路径仿真装置，包含：
关键路径仿真器，可仿真目标装置的关键路径，该关键路径仿真器包含：第一关键路径仿真器组件，可仿真该关键路径；第二关键路径仿真器组件，可仿真该关键路径，其中该第一关键路径仿真器组件与该第二关键路径仿真器组件具有不同的电路结构；以及切换装置，可选择并耦接该第一关键路径仿真器组件与该第二关键路径仿真器组件的其一于该关键路径仿真器的输入埠与输出埠之间；以及
互连电路，可使得该关键路径仿真器用于预定速度信息侦测模式。
12.如权利要求11所述的关键路径仿真装置，其特征在于，该关键路径仿真器是具有多个单元的可调延迟仿真器，而该可调延迟仿真器的单元选择是基于该关键路径。
13.如权利要求11所述的关键路径仿真装置，其特征在于，该关键路径仿真器是用于复制该关键路径的关键路径复制电路。
14.如权利要求11所述的关键路径仿真装置，其特征在于，该关键路径仿真器的该输出埠是通过该互连电路耦接至该关键路径仿真器的该输入埠。
15.如权利要求11所述的关键路径仿真装置，其特征在于，该关键路径仿真器的该输出埠所产生的输出信号会通过该互连电路传送至平均频率测量器。
16.如权利要求11所述的关键路径仿真装置，其特征在于，参考时钟会通过该互连电路反馈至该关键路径仿真器的该输入埠。
17.如权利要求11所述的关键路径仿真装置，其特征在于，该关键路径仿真器的该输出埠所产生的输出信号会通过该互连电路传送至时钟对时钟裕度侦测器。
18.如权利要求11所述的关键路径仿真装置，其特征在于，该关键路径仿真装置用于速度分级应用和/或省电应用。
CN201310054184.5A 2012-11-09 2013-02-20 关键路径仿真装置 Expired - Fee Related CN103809461B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/672,723 US20140136177A1 (en) 2012-11-09 2012-11-09 Critical path emulating apparatus using hybrid architecture
US13/672,723 2012-11-09

Publications (2)

Publication Number Publication Date
CN103809461A true CN103809461A (zh) 2014-05-21
CN103809461B CN103809461B (zh) 2016-08-10

Family

ID=50682552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310054184.5A Expired - Fee Related CN103809461B (zh) 2012-11-09 2013-02-20 关键路径仿真装置

Country Status (3)

Country Link
US (1) US20140136177A1 (zh)
CN (1) CN103809461B (zh)
TW (1) TWI509407B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106326535A (zh) * 2016-08-16 2017-01-11 北京航空航天大学 一种提升高性能集成电路产出的速度分级优化结构及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9684581B2 (en) * 2014-05-21 2017-06-20 Nvidia Corporation Determining overall performance characteristics of a concurrent software application
US10628625B2 (en) * 2016-04-08 2020-04-21 Synopsys, Inc. Incrementally distributing logical wires onto physical sockets by reducing critical path delay
FR3050341B1 (fr) * 2016-04-18 2018-05-11 Stmicroelectronics (Crolles 2) Sas Procede et dispositif de surveillance d'un chemin critique d'un circuit integre

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096775A1 (en) * 2005-10-31 2007-05-03 Mohamed Elgebaly Adaptive voltage scaling for an electronics device
CN101241374A (zh) * 2007-02-06 2008-08-13 国际商业机器公司 用于调节电压电源的设备、系统和方法
CN101398692A (zh) * 2007-09-24 2009-04-01 联发科技股份有限公司 电子系统
US20100017042A1 (en) * 2006-11-29 2010-01-21 Agere Systems Inc. Speed binning for dynamic and adaptive power control
US8046601B1 (en) * 2006-12-21 2011-10-25 Marvell International Ltd. Closed loop voltage control using adjustable delay lines
US8547164B2 (en) * 2010-09-28 2013-10-01 Texas Instruments Incorporated Closed loop adaptive voltage scaling

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151356A (en) * 1997-04-28 2000-11-21 Nortel Networks Limited Method and apparatus for phase detection in digital signals
US6535735B2 (en) * 2001-03-22 2003-03-18 Skyworks Solutions, Inc. Critical path adaptive power control
US7024568B2 (en) * 2002-09-06 2006-04-04 National Semiconductor Corporation Method and system for providing self-calibration for adaptively adjusting a power supply voltage in a digital processing system
US7251800B2 (en) * 2003-05-30 2007-07-31 Synplicity, Inc. Method and apparatus for automated circuit design
US7716511B2 (en) * 2006-03-08 2010-05-11 Freescale Semiconductor, Inc. Dynamic timing adjustment in a circuit device
US7900165B2 (en) * 2007-03-30 2011-03-01 Synopsys, Inc. Determining a design attribute by estimation and by calibration of estimated value
US8010317B1 (en) * 2007-03-01 2011-08-30 National Semiconductor Corporation System and method for providing hardware performance monitors for adaptive voltage scaling with a plurality of VT logic libraries
US8725488B2 (en) * 2007-07-26 2014-05-13 Qualcomm Incorporated Method and apparatus for adaptive voltage scaling based on instruction usage
US8572539B2 (en) * 2007-11-06 2013-10-29 Esilicon Corporation Variability-aware scheme for high-performance asynchronous circuit voltage regulation
US8015532B2 (en) * 2007-11-13 2011-09-06 International Business Machines Corporation Optimal timing-driven cloning under linear delay model
US20100153896A1 (en) * 2008-12-12 2010-06-17 Lsi Corporation Real-time critical path margin violation detector, a method of monitoring a path and an ic incorporating the detector or method
EP2955605B1 (en) * 2009-03-30 2018-04-18 Qualcomm Incorporated Adaptive voltage scaling
US8706652B2 (en) * 2009-06-09 2014-04-22 Northwestern University System and method for controlling power consumption in a computer system based on user satisfaction
JP5442471B2 (ja) * 2010-01-25 2014-03-12 ルネサスエレクトロニクス株式会社 半導体集積回路及び電子機器
US8615687B2 (en) * 2010-07-23 2013-12-24 Arm Limited Data processing system and method for regulating a voltage supply to functional circuitry of the data processing system
US8405413B2 (en) * 2010-08-23 2013-03-26 International Business Machines Corporation Critical path monitor having selectable operating modes and single edge detection
US9158356B2 (en) * 2011-06-28 2015-10-13 Infinera Corporation Adaptive voltage scaling based on the results of forward error correction processing
US8650423B2 (en) * 2011-10-12 2014-02-11 Qualcomm Incorporated Dynamic voltage and clock scaling control based on running average, variant and trend
US9323320B2 (en) * 2012-05-18 2016-04-26 Mediatek Singapore Pte. Ltd. Weighted control in a voltage scaling system
US20130311792A1 (en) * 2012-05-18 2013-11-21 Prahallada PONNATHOTA Voltage scaling architecture on system-on-chip platform
US8531225B1 (en) * 2012-05-18 2013-09-10 Mediatek Singapore Pte. Ltd. Configurable critical path emulator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096775A1 (en) * 2005-10-31 2007-05-03 Mohamed Elgebaly Adaptive voltage scaling for an electronics device
US20100017042A1 (en) * 2006-11-29 2010-01-21 Agere Systems Inc. Speed binning for dynamic and adaptive power control
US8046601B1 (en) * 2006-12-21 2011-10-25 Marvell International Ltd. Closed loop voltage control using adjustable delay lines
CN101241374A (zh) * 2007-02-06 2008-08-13 国际商业机器公司 用于调节电压电源的设备、系统和方法
CN101398692A (zh) * 2007-09-24 2009-04-01 联发科技股份有限公司 电子系统
US8547164B2 (en) * 2010-09-28 2013-10-01 Texas Instruments Incorporated Closed loop adaptive voltage scaling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106326535A (zh) * 2016-08-16 2017-01-11 北京航空航天大学 一种提升高性能集成电路产出的速度分级优化结构及方法
CN106326535B (zh) * 2016-08-16 2019-08-06 北京航空航天大学 一种提升高性能集成电路产出的速度分级优化结构及方法

Also Published As

Publication number Publication date
CN103809461B (zh) 2016-08-10
US20140136177A1 (en) 2014-05-15
TW201418976A (zh) 2014-05-16
TWI509407B (zh) 2015-11-21

Similar Documents

Publication Publication Date Title
US8504854B2 (en) Managing multiple operating points for stable virtual frequencies
JP5160033B2 (ja) 複数のタイム・フレームに関して電力測定および省電力を行うための方法、システム、および調整技術
RU2324969C1 (ru) Система динамического масштабирования напряжения
US9778731B2 (en) Method for performing system power budgeting within electronic device, and associated apparatus
CN202268805U (zh) 用于管芯上电压缩放的分布式功率传送装置、系统和处理器
US9952651B2 (en) Deterministic current based frequency optimization of processor chip
US8289798B2 (en) Voltage regulator bypass in memory device
CN103809461A (zh) 关键路径仿真装置
US8957716B2 (en) Multiple threshold voltage standard cells
CN203588103U (zh) 电路装置
CN102411526A (zh) 一种用于刀片服务器主板的测试方法
KR102124883B1 (ko) 디지털 전력 멀티플렉서
US7519925B2 (en) Integrated circuit with dynamically controlled voltage supply
KR20140020404A (ko) 집적 회로의 소비 전력 모델링 방법 및 장치
Vaisband et al. Distributed LDO regulators in a 28 nm power delivery system
Rawat et al. Power Integrity and Enablement Challenges for Integrated Dual-Mode Linear Voltage Regulator in Next Generation Intel® Core Microprocessor
Elgebaly et al. Efficient adaptive voltage scaling system through on-chip critical path emulation
CN117642710A (zh) 用于响应于电压下降在超频期间启用时钟拉伸的系统和方法
US11977401B2 (en) Power supply soft-start control method, control apparatus and control device, and storage medium
US9715272B2 (en) Portable electronic device and core swapping method thereof
US20220065901A1 (en) Self-calibrated input voltage-agnostic replica-biased current sensing apparatus
Carlo et al. SATTA: A self-adaptive temperature-based TDF awareness methodology for dynamically reconfigurable FPGAs
US20230195191A1 (en) Fast droop detection circuit
CN102096455B (zh) 主机板控制信号产生电路
CN103650346B (zh) 管道功率门控技术

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160810

Termination date: 20200220

CF01 Termination of patent right due to non-payment of annual fee