CN101236976A - 有源元件阵列基板、光电装置及其制造方法 - Google Patents

Abstract

一种有源元件阵列基板、光电装置及其制造方法，此有源元件阵列基板包括基板、多个半导体图案、栅极绝缘层、第一图案化导电层、介电层、多个透明电极、保护层以及第二图案化导电层。半导体图案配置于基板上。栅极绝缘层配置于基板上以覆盖住半导体图案。第一图案化导电层配置于栅极绝缘层上，且第一图案化导电层包括多条扫描线、多个位于各半导体图案上方并与扫描线连接的栅极，以及多个位于扫描线之间的共通导电电极。介电层配置于栅极绝缘层上以覆盖住第一图案化导电层。多个透明电极配置于介电层上。保护层配置于介电层的部分区域上并将透明电极暴露。本发明提供的有源元件阵列基板具有降低导线跨线区域的杂散电容以及较良好的储存电容值。

Description

有源元件阵列基板、光电装置及其制造方法

技术领域

本发明涉及一种显示面板及其制造方法，且特别涉及一种有源元件阵列基板及其制造方法。

背景技术

随着液晶显示器的普及化，许多电子产品对于液晶显示器的显示功能的要求也逐渐地提高。举例而言，例如是液晶显示器能在室内不仅具有良好的画面显示效果，并同时能在强光的环境下亦需维持适当的画面品质。因此，如何能让液晶显示器在强光的环境下保有清晰的显示品质，便成为了液晶显示器的技术发展的重要趋势之一。基于上述原因，一种半穿透半反射式液晶显示面板(transflective LCD)被提出。一般来说，半穿透半反射式液晶显示面板主要是由有源元件阵列基板、彩色滤光基板以及液晶层所构成。

半穿反式液晶显示面板可同时利用背光源以及外界光源进行显示。其中，有源元件阵列基板的像素单元可区分为穿透区与反射区。穿透区上具有透明电极，以利背光源穿透，而反射区上具有适于将外界光源反射的反射电极。

更详细而言，已知半穿透半反射式液晶显示面板为了使其在驱动时具有良好的显示品质，通常在制作有源阵列基板时，其制作步骤较为繁琐。然而，进行光刻蚀刻工艺的次数会直接影响到整个有源元件阵列基板的制造成本与工艺时间，因此各家制造厂商无不朝向缩减光刻蚀刻工艺的次数来发展。为了提升产能(throughput)并降低制造成本，因此，应用于半穿透半反射式液晶显示面板的有源元件阵列基板的已知工艺实有改进的必要。

发明内容

本发明提供一种有源元件阵列基板，其具有降低导线跨线区域的杂散电容以及较良好的储存电容值。

本发明亦提供一种有源元件阵列基板的制作方法，其制作步骤简单、且能降低制作时间与成本。

本发明另提供一种光电装置，其具有上述的有源元件阵列基板，而能提供较良好的显示品质。

本发明亦提供一种上述光电装置的制作方法。

本发明提出一种有源元件阵列基板，此有源元件阵列基板包括基板、多个半导体图案、栅极绝缘层、第一图案化导电层、介电层、多个透明电极、保护层以及第二图案化导电层。半导体图案配置于基板上。栅极绝缘层配置于基板上以覆盖住半导体图案。第一图案化导电层配置于栅极绝缘层上，且第一图案化导电层包括多条扫描线、多个位于各半导体图案上方并与扫描线连接的栅极，以及多个位于扫描线之间的共通导电电极。介电层配置于栅极绝缘层上以覆盖住第一图案化导电层。多个透明电极配置于介电层上。保护层配置于介电层的部分区域上，并将透明电极暴露。栅极绝缘层、介电层与保护层具有多个接触窗以将部分半导体图案暴露。第二图案化导电层配置于保护层上，其中第二图案化导电层包括多个位于接触窗内的接触导体、多个与部分接触导体电连接的数据线、以及多个分别与对应的透明电极电连接的反射电极，且共通导电电极的部分区域位于第二图案化导电层下方。

根据本发明的有源元件阵列基板，其中各所述半导体图案包括至少一个沟道区以及至少分别位于所述沟道区两侧的掺杂区。

根据本发明的有源元件阵列基板，其中各所述掺杂区包括轻掺杂区以及重掺杂区，且所述轻掺杂区连接于所述重掺杂区与所述沟道区之间。

根据本发明的有源元件阵列基板，其中各所述半导体图案还包括电容电极区，所述电容电极区与其中一个重掺杂区连接，且位于对应的所述共通导电电极下方。

根据本发明的有源元件阵列基板，其中所述多个电容电极区包括重掺杂半导体及未掺杂半导体其中至少一个。

根据本发明的有源元件阵列基板，其中所述保护层具有多个凹凸区域。

根据本发明的有源元件阵列基板，其中各所述反射电极分别对应于所述多个凹凸区域上。

根据本发明的有源元件阵列基板，其中各所述反射电极分别从对应的所述多个凹凸区域延伸至对应的所述多个透明电极上，以与对应的所述多个透明电极部分重叠。

根据本发明的有源元件阵列基板，还包括多个材料图案层，配置于所述第二图案化导电层上。

根据本发明的有源元件阵列基板，其中所述多个材料图案层配置于所述多个数据线上。

根据本发明的有源元件阵列基板，其中各所述材料图案层具有至少一个支撑部以及至少一个保护部，且所述支撑部的厚度实质上大于所述保护部。

根据本发明的有源元件阵列基板，还包括缓冲层，其中所述缓冲层配置于所述基板上，且位于所述基板与所述半导体图案之间。

根据本发明的有源元件阵列基板，其中各所述透明电极延伸至所述多个共通导电电极其中之一的上方以与对应的所述多个共通导电电极耦合成电容器。

本发明另提出一种有源元件阵列基板的制造方法。首先，于基板上形成多个半导体材料层。接着，于基板上形成栅极绝缘层，以覆盖住半导体材料层。然后，于栅极绝缘层上形成第一图案化导电层，其中第一图案化导电层包括多条扫描线、多个位于各半导体图案上方并与扫描线连接的栅极、以及多个位于扫描线之间的共通导电电极。再来，对半导体材料层进行离子掺杂，以于半导体材料层中形成至少一个沟道区以及至少一个分别位于沟道区两侧的掺杂区。接着，于栅极绝缘层上形成介电层，以覆盖住第一图案化导电层。然后，于介电层上形成多个透明电极。再则，于介电层的部分区域上形成保护层，以将透明电极暴露，且栅极绝缘层、介电层与保护层具有多个接触窗以将半导体图案暴露。继之，于保护层上形成第二图案化导电层，其中第二图案化导电层包括多个位于接触窗内的接触导体、多个与部分接触导体电连接的数据线、以及多个分别与对应的透明电极电连接的反射电极，且共通导电电极的部分区域位于第二图案化导电层下方。

根据本发明的有源元件阵列基板的制造方法，其中形成所述多个半导体图案的方法包括：

于所述半导体材料层中形成多个重掺杂区；以及

以所述第一图案化导电层为掩模，于所述半导体材料层中形成沟道区以及多个分别连接于所述多个重掺杂区与所述沟道区之间的轻掺杂区。

根据本发明的有源元件阵列基板的制造方法，还包括于各所述半导体图案中形成电容电极区，其中所述电容电极区与其中一个重掺杂区连接，且位于对应的所述多个共通导电电极下方。

根据本发明的有源元件阵列基板的制造方法，其中形成所述保护层的方法包括：于所述介电层上形成有机材料层；以及于所述有机材料层中形成多个开口，并于所述有机材料层的表面上形成多个凹凸区域。

根据本发明的有源元件阵列基板的制造方法，还包括于所述第二图案化导电层上形成多个材料图案层。

根据本发明的有源元件阵列基板的制造方法，还包括于所述基板上形成缓冲层，其中所述缓冲层位于所述基板与所述半导体图案之间。

本发明更提出一种光电装置，其包括上述有源元件阵列基板。

本发明再提出一种光电装置的制造方法，其包括上述有源元件阵列基板的制造方法。

综上所述，本发明的有源元件阵列基板可缩短原有源元件阵列基板工艺的步骤。另外，通过介电层与保护层配置于第一图案化导电层与第二图案化导电层之间，使得有源元件阵列基板被驱动时，降低数据线及扫描线其中至少一个与部分共通导电电极之间的电性耦合。此外，更可通过保护层介于透明电极与第二图案化导电层之间，亦可将低数据线与透明电极的电性耦合，减少信号的干扰。

因此，本发明的有源元件阵列基板具有较良好的显示品质、较佳的工艺步骤以及较低的制作成本。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举多个实施例，并配合附图，作详细说明如下。

附图说明

图1A为本发明的有源元件阵列基板的局部俯视示意图。

图1B为沿图1A的AA’剖线所示的有源元件阵列基板的局部剖面图。

图1C为沿着图1A之BB’剖线所示有源元件阵列基板的局部剖面图。

图1D为沿着图1A之BB’剖线所示的有源元件阵列基板的局部剖面图。

图1E为沿着图1A之BB’剖线所示的有源元件阵列基板的局部剖面图。

图2A～2L为本发明的有源元件阵列基板的制作流程示意图。

图3为沿图1A的AA’剖线所示的另一有源元件阵列基板的剖面示意图。

图4所示为本发明的一个实施例的光电装置的示意图。

其中，附图标记说明如下：

100、200、202、300：有源元件阵列基板

110、210：基板

112、212：缓冲层

120、226：半导体图案

122、226a：沟道区

124、227：掺杂区

124a、224：轻掺杂区

124b、222：重掺杂区

126：电容电极区

130、230：栅极绝缘层

132、272：接触窗

140、240：第一图案化导电层

142：扫描线

144、244：栅极

146、246：共通导电电极

150、250：介电层

160、260：透明电极

162、164、162a、166：电容器

170、270：保护层

172、276：凹凸区域

180、280：第二图案化导电层

182、282：接触导体

184、284：数据线

186、286：反射电极

190、290：材料图案层

192、294：支撑部

194、296：保护部

220：半导体材料

241：新光致抗蚀剂层

271：半透光掩模

271a、281a：透光区

271b、281b：半透光区

271c、281c：遮光区

274：开口

400：光电装置

410：液晶显示面板

420：电子元件

h1、h2：厚度

具体实施方式

第一实施例

图1A为本发明的有源元件阵列基板的局部俯视示意图，图1B为沿图1A的AA’剖线所示的有源元件阵列基板的局部剖面图，而图1C为沿着图1A的BB’剖线所示有源元件阵列基板的局部剖面图。请先同时参考图1A以及图1B，有源元件阵列基板100包括基板110、多个半导体图案120、栅极绝缘层130、第一图案化导电层140、介电层150、多个透明电极160、保护层170以及第二图案化导电层180。其中上述的各层形成于基板110上以形成多个像素区域(未示出)。再者，本发明以一个像素区域及其相邻像素区域的部分来说明之。

由图1B可知，半导体图案120配置于基板110上。在本发明一个实施例中，半导体图案120包括至少一个沟道区122以及至少一个分别位于沟道区122两侧的掺杂区124。进一步地说，掺杂区124包括轻掺杂区124a以及重掺杂区124b。轻掺杂区124a连接于重掺杂区124b与沟道区122之间。一般而言，沟道区122可以是多结晶硅的材质，轻掺杂区124a可以是低浓度的P型半导体材质，而重掺杂区124b可以是高浓度的P型半导体材质。上述仅为一举例，并非用以限定本发明。换言之，轻掺杂区124a亦可以是低浓度的N型半导体材质，而重掺杂区124b可以是高浓度的N型半导体材质。另外，在其它实施例中，轻掺杂区124a及重掺杂区124b皆为对称排列于沟道区二侧或者是轻掺杂区124a为非对称排列于沟道区二侧，而重掺杂区124b为对称排列于沟道区二侧。因此，使用何种的半导体材料，例如：非晶硅、单晶硅、微晶硅、或上述晶格的硅化锗、或其它合适材质、或上述组合，视使用者的设计与需求，本发明并不特别限定。此外，基板110的材质是包含无机透明材质(如：玻璃、石英、或其它合适材料、或上述组合)、有机透明材质(如：聚烯类、聚酼类、聚醇类、聚酯类、橡胶、热塑性聚合物、热固性聚合物、聚芳香烃类、聚甲基丙酰酸甲酯类、聚碳酸酯类、或其它合适材料、或上述衍生物、或上述组合)、无机不透明材质(如：硅片、陶瓷、或其它合适材料、或上述组合)、或上述组合。举例来说，基板110是用在像素阵列基板中做为基底之用，且以无机透明材质的玻璃为实施范例，但不以此为限。

栅极绝缘层130配置于基板110上以覆盖住半导体图案120。另外，第一图案化导电层140配置于栅极绝缘层130上，且第一图案化导电层140包括多条扫描线142、多个位于半导体图案上方并与扫描线142连接的栅极144以及多个位于扫描线142之间的共通导电电极146。一般而言，栅极绝缘层130可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它材质、或上述之组合)、有机材质(如：光致抗蚀剂、苯并环丁烯(enzocyclobutane，BCB)、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述组合)、或上述组合。本实施例以二氧化硅或是氮化硅(SiN_x)为例，但不限于此。而第一图案化导电层140可为单层或多层结构，且其材质例如是由金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物、或上述组合。本实施例以钼及铝叠层为例，但不限于此。

此外，介电层150配置于栅极绝缘层130上以覆盖住第一图案化导电层140，而多个透明电极160配置于介电层150上。在本发明一个实施例中，介电层150可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它合适材料、或上述组合)、有机材质(如：光致抗蚀剂、苯并环丁烯、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述组合)、或上述组合。本实施例以氮化硅为例，但不限于此。此外，透明电极160可为单层或多层结构，且其材质例如是铟锡氧化物、铟锌氧化物、铟锡锌氧化物、氧化铪、氧化锌、氧化铝、铝锡氧化物、铝锌氧化物、镉锡氧化物、镉锌氧化物、或其它合适材料、或上述组合。

另外，保护层170配置于介电层150的部分区域上，并将透明电极160暴露。栅极绝缘层130、介电层150与保护层170具有多个接触窗132以将半导体图案120暴露。在本发明一个实施例中，保护层170可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它合适材质、或上述组合)、有机材质(如：光致抗蚀剂、苯并环丁烯、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述组合)、或上述组合。在本实施例中，保护层170以有机材质的光致抗蚀剂为范例，且亦可称为平坦层，但不限于此。此外，在一个实施例中，保护层170不具有多个凹凸区域172(rough and uneven region or bumpy region)，即其表面可以为平坦的表面。在另一实施例中，保护层170具有多个凹凸区域172，即保护层170表面具有多个凹凸区域172，或是部分保护层170具有多个凹凸区域172。此外，在本实施例中，较佳地，以部分保护层170具有多个凹凸区域172为范例，但不限于此。

请继续参考图1B，第二图案化导电层180配置于保护层170上。第二图案化导电层180包括多个位于接触窗132内的接触导体182、多个与部分接触导体182电连接的数据线184以及多个分别与对应的透明电极160电连接的反射电极186，其中共通导电电极146的部分区域位于第二图案化导电层180下方。在本发明一个实施例中，例如保护层170，不具有多个凹凸区域172，即其表面可以为平坦的平面，则各反射电极186配置于于保护层170上时，亦延伸至对应的透明电极160上，以与对应的透明电极160部分重叠。亦即，反射电极186与透明电极160电连接。在另一实施例中，例如：部分保护层170具有多个凹凸区域172，则各反射电极186除了位于凹凸区域172上，各反射电极186可从凹凸区域172延伸至对应的透明电极160上，以与对应的透明电极160部分重叠。此外，第二图案化导电层180可为单层或多层结构，且其材质例如是由金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物、或上述组合。本实施例以钼及铝叠层为例，但不限于此。

值得一提的是，有源元件阵列基板100还包括多个材料图案层190(material pattern layer)。材料图案层190配置于部分第二图案化导电层180及部分保护层170其中至少一个上，且各材料图案层190具有至少一个支撑部192及至少一个保护部194其中至少一个。较佳地，各材料图案层190具有至少一个支撑部192以及至少一个保护部194，其中，支撑部192的厚度h1实质上大于保护部194的厚度h2。详细的说，例如：在组合显示面板(未示出)时，若，材料图案层190同时具有至少一个支撑部192以及至少一个保护部194，则支撑部192是用以维持有源元件阵列基板100之间与对应于有源元件阵列基板100的对向基板(未示出)的间隙(gap)，则支撑部192亦可称为间隙物(spacer)。而保护部194是用于保护有源元件阵列基板100上的部分第二图案化导电层180，例如是数据线184，以免受到腐蚀及/或刮伤造成第二图案化导电层180的损伤。换言之，材料图案层190，例如：配置于部分数据线184上。材料图案层190的材质可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它合适材质、或上述组合)、有机材质(如：感光材料、苯并环丁烯、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述组合)、或上述组合。本实施例以有机材质的感光材料，如：光致抗蚀剂为例，但不限于此。当然，有源元件阵列基板100亦可不包括多个材料图案层190。

另外，有源元件阵列基板100还还包括缓冲层112。缓冲层112配置于基板110上，且其位于基板110与半导体图案120之间。其中，缓冲层112可以防止基板110内的杂质在形成半导体图案120时扩散至半导体图案120内，进而使得有源元件阵列基板100在驱动时的电性受到影响。本发明的缓冲层112可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它材质、或上述组合)、有机材质(如：光致抗蚀剂、苯并环丁烯、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它材料、或上述组合)、或上述组合。本实施例以无机材质的氮化硅为例，但不限于此。当然，若基板110内的杂质浓度控制得宜，甚至不存在，亦可不包含缓冲层112。

在本发明一个实施例中，透明电极160延伸至共通导电电极146其中之一的上方以与对应的共通导电电极146耦合成至少一个电容器162，亦可称为像素电容器。

另外，请再同时参考图1A以及图1C，图1C为沿着图1A的BB’剖线所示的有源元件阵列基板的局部剖面图。在一个实施例中，于俯视图时，数据线184位于水平面向上或垂直面向上的二相邻像素区域(未示出)之间，且数据线184与保护层170覆盖住数据线184两侧的部分透明电极160，且共通导电电极146位于数据线184与部分透明电极160下，如图1C所示。必需说明的是，数据线184两侧的部分透明电极160位于不同的像素区域，且二个透明电极160电性绝缘。在另一实施例中，数据线184位于像素区域(未示出)之中，且数据线184与保护层170覆盖住数据线184两侧的部分透明电极160，且共通导电电极146位于数据线184与部分透明电极160下。必需说明的是，数据线184两侧的部分透明电极160位于相同的像素区域，且二个透明电极160依其设计需求，可以电性绝缘或电性导通。其中，当有源元件阵列基板100被驱动时，透明电极160与对应的共通导电电极146耦合成如上所述的电容器162。此外，数据线184与对应的共通导电电极146亦耦合成另一电容器164。特别的是，由于保护层170与介电层150配置于数据线184与共通导电电极146之间，因此，使得电容器164的寄生电容值非常小，进而降低数据线184与共通导电电极146之间的电性耦合，减少信号延迟。更甚者，因保护层170也可能覆盖于扫描线142上，则亦使得保护层170与介电层150配置于扫描线142与第二图案化导电层(如：反射电极等)之间，因此，使得电容器164的寄生电容值非常小，进而降低扫描线142与第二图案化导电层之间的电性耦合，减少信号延迟。此外，数据线184与其下方的透明电极160亦耦合成另一电容器166，由于保护层170介于数据线184与透明电极160之间，使得电容器166的寄生电容值非常小，进而降低数据线184与透明电极160之间的电性耦合，减少信号的干扰。换言之，由上而下结构为数据线184、保护层170、透明电极160、介电层150、共通导电电极146的结构，具有减少电性耦合的效果，且由于共通导电电极146与部分透明电极160形成的像素电容器162位于数据线184下方，可节省面积，提高有源元件阵列基板100的开口率，提高画面品质。

请再同时参考图1A以及图1D，图1D为沿着图1A的BB’剖线所示的有源元件阵列基板的局部剖面图。在另一实施形态中，保护层170可以是覆盖住位于数据线184一侧的部分透明电极160，且共通导电电极146位于上述的部分透明电极160下，且亦形成电容器162、164及166，如图1D所示。

请再同时参考图1A以及图1E，图1E为沿着图1A的BB’剖线所示的有源元件阵列基板的局部剖面图。在再一实施形态中，数据线184于保护层170之上但并无覆盖透明电极160，而保护层170覆盖住位于数据线184两侧的部分透明电极160，且共通导电电极146位于数据线184与部分透明电极160下，且亦形成电容器162及164，如图1E所示。其中，电容器162可形成至少一个，而本发明以二个电容器162为例。

另外，图2A～2L示为本发明的有源元件阵列基板的制作流程示意图。首先，请参考图2A，于基板210上形成多个半导体材料层220。其中，形成多个半导体材料层220的方法例如是利用传统的光刻蚀刻工艺(Photolithography and Etching Process，PEP)。举例而言，可先在基板210上全面形成一层半导体材料层(未示出)，接着，使用光刻蚀刻工艺以将半导体材料层图案化为多个半导体材料层220，如图2A所示，但不限于此，亦可使用其它适合的工艺的方式，如：网版印刷、涂布、喷墨、能量源处理等。在本实施例中，半导体材料层220材质可以是非晶硅、单晶硅、微晶硅、多晶硅、或上述晶格的硅化锗、或其它合适材质、或上述组合。本实施例以多晶硅为例，但不限于此。基板210的材质是包含无机透明材质(如：玻璃、石英、或其它合适材质、或上述组合)、有机透明材质(如：聚烯类、聚酼类、聚醇类、聚酯类、橡胶、热塑性聚合物、热固性聚合物、聚芳香烃类、聚甲基丙酰酸甲酯类、聚碳酸酯类、或其它合适材质、或上述衍生物、或上述组合)、无机不透明材质(如：硅片、陶瓷、或其它合适材质、或上述组合)、或上述组合。本实施例以无机透明材质的玻璃为实施范例，但不以此为限。

值得一提的是，本实施例可以在形成上述的半导体材料层220之前，先形成缓冲层212，如图1A所绘示。其中，缓冲层212可以避免在形成半导体材料层220时基板210内的杂质扩散至半导体材料层220内，以污染了半导体材料层220的性质。当然，若基板210内的杂质浓度控制得宜，亦可不形成缓冲层212于形成半导体材料层220之前。而缓冲层212可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它合适材质、或上述组合)、有机材质(如：光致抗蚀剂、苯并环丁烯、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述组合)、或上述组合。本实施例以无机材质的氮化硅为例，但不限于此。而形成栅极绝缘层230的方法例如是使用化学气相沉积法(Chemical VaporDeposition，CVD)，但不限于此，亦可使用其它适合的工艺的方式，如：网版印刷、涂布、喷墨、能量源处理等。

接着，请参考图2B，在基板210上形成栅极绝缘层230以覆盖住半导体材料层220。形成栅极绝缘层230的方法例如是使用化学气相沉积法，如图2B所示，但不限于此，亦使用其它适合的工艺的方式，如：网版印刷、涂布、喷墨、能量源处理等。栅极绝缘层230可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它合适材质、或上述组合)、有机材质(如：光致抗蚀剂、苯并环丁烯、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述组合)、或上述组合。本实施例以二氧化硅或是氮化硅为例，但不限于此。

然后，请参考图2C，于栅极绝缘层230上形成第一图案化导电层240。形成第一图案化导电层240的方法例如是利用光刻蚀刻工艺。举例而言，可先在栅极绝缘层230上全面形成金属材料层(未示出)，接着，使用光刻蚀刻工艺以将金属材料层图案化为第一图案化导电层240，如图2C所示。此外，第一图案化导电层240包括多条扫描线242、多个位于半导体图案上方并与扫描线242连接的栅极244，以及多个位于扫描线242之间的共通导电电极246。值得注意的是，完成第一图案化导电层230后，先不将第一图案化导电层240上的光致抗蚀剂层241去除。

请继续参考图2C，接着，以光致抗蚀剂层241为掩模，对半导体材料层220进行离子掺杂以在半导体材料层220中形成至少一个重掺杂区222。其中，形成重掺杂区222的方式例如离子注入法(ion implant)。本发明并不限定重掺杂区222的形成方法。

接着，请参考图2D，使用等离子体灰化(Plasma Ashing)方式将光致抗蚀剂层241的尺寸缩减(shrink)以曝露出部分第一图案化导电层240，并将部分第一图案化导电层240移除以暴露出部分半导体材料层220。然后，以第一图案化导电层240为掩模，对半导体材料层220进行离子掺杂以形成至少一个轻掺杂区224，如图2D所示。至此，由于将半导体材料层220进行如上所述的离子掺杂的工艺，因此，半导体材料层220形成了多个半导体图案226。换言之，半导体图案226包括至少一个沟道区226a以及至少一个分别位于沟道区226两侧的掺杂区227，其中掺杂区227包括前述的重掺杂区222以及轻掺杂区224。另外，在其它实施例中，轻掺杂区224及重掺杂区222皆为对称排列于沟道区二侧或者是轻掺杂区224为非对称排列于沟道区二侧，而重掺杂区222为对称排列于沟道区二侧。必需明确的是，本发明的半导体图案226形成方法，并不限于此，在其它实施例亦可于半导体材料层220形成后，利用一次新光致抗蚀剂层241具有不同厚度来同时掺杂至少一个轻掺杂区224及至少一个重掺杂区222，或分别利用二次图案不同的新光致抗蚀剂层241来分别掺杂至少一个轻掺杂区224及至少一个重掺杂区222。或者，在其它实施例亦可于栅极绝缘层230形成后，利用一次新光致抗蚀剂层241具有不同厚度来同时掺杂至少一个轻掺杂区224及至少一个重掺杂区222或分别利用二次图案不同的新光致抗蚀剂层241来分别掺杂至少一个轻掺杂区224及至少一个重掺杂区222。或者，在其它实施例亦可于栅极244形成后，先移除被保留的新光致抗蚀剂层241，再利用一次新光致抗蚀剂层241或二次图案不同的新光致抗蚀剂层241来分别至少一个轻掺杂区224及至少一个重掺杂区222。其中，利用新光致抗蚀剂层241，较佳地，需配合光致抗蚀剂层尺寸萎缩工艺。或者，栅极绝缘层230于预定掺杂区域上形成具有阶梯状(stepped)或从基板逐渐变细的形状(taper shaped)，接着，再形成栅极244于栅极绝缘层230后，以一次掺杂工艺来同时形成至少一个轻掺杂区224及至少一个重掺杂区222。

接着，请参考图2E，于栅极绝缘层230上全面形成介电层250以覆盖第一图案化导电层240。形成介电层250的方法例如是使用化学气相沉积法或是其他适合的工艺的方式，如：网版印刷、涂布、喷墨、能量源处理等。在一个实施例中，介电层250的厚度，例如：实质上为1000埃()至2000埃()。此外，介电层250可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它合适材质、或上述组合)、有机材质(如：光致抗蚀剂、苯并环丁烯、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述组合)、或上述组合。本实施例以氮化硅为例，但不限于此。

请继续参考图2E，在已完成上述步骤的基板210的介电层250上形成多个透明电极260。形成透明电极260的方法可以是使用光刻蚀刻工艺。举例而言，可先在介电层250上全面形成透明电极材料层(未示出)，其中，形成透明电极材料层的方法可以是溅镀法(sputtering)或是蒸镀法(evaporation)。接着，使用光刻蚀刻工艺图案化透明电极材料层以形成透明电极260于特定区域上。当然，上述形成透明电极材料层的方法仅为举例，并不用以限定本发明，亦可使用其他适合的工艺的方式，如：网版印刷、涂布、喷墨、能量源处理等。此透明电极260可为单层或多层结构，且其材质例如是铟锡氧化物、铟锌氧化物、铟锡锌氧化物、氧化铪、氧化锌、氧化铝、铝锡氧化物、铝锌氧化物、镉锡氧化物、镉锌氧化物、或其它合适材料、或上述组合。

然后，请依序参考图2F、图2G。在介电层250的部分区域上形成保护层270，以将透明电极260暴露，并使栅极绝缘层230、介电层250与保护层270具有多个接触窗272以将部分半导体图案暴露。其中，形成保护层270的方法例如是使用光刻蚀刻工艺或是其他适合的工艺的方式，如：网版印刷、涂布、喷墨、能量源处理等。此外，保护层270可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它合适材质、或上述组合)、有机材质(如：光致抗蚀剂、苯并环丁烯、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述组合)、或上述组合。本实施例的保护层270以有机材质的感光材料，如：光致抗蚀剂为例，且亦可称为平坦层，但不限于此。举例而言，可先在已完成上述步骤的基板210上全面形成有机材料层(未示出)。接着，使用光刻工艺图案化有机材料层，以在有机材料层中形成多个开口274，并在相对应的开口处继续进行蚀刻工艺以暴露出部分半导体图案226，如图2F所示，其中栅极绝缘层230、介电层250与保护层270具有多个接触窗272。在使用光刻工艺图案化有机材料层时，可使得有机材料层的部分或全部表面上形成多个凹凸区域276，而图2G所示为有机材料层的部分表面上形成多个凹凸区域276为例。至此，完成保护层270的制作。换言之，形成保护层270可进行两次的光刻工艺，一次形成开口274，一次形成凹凸区域276，亦即需要两道光掩模以依序进行上述光刻工艺。此外，在其它实施例，若不需要增加反射效果，则保护层270不需要凹凸区域276，代表其表面可以为平坦的平面。易言之，不需要第二道光刻工艺。

上述步骤为本发明的保护层270的制作方法，然而，本发明不限定保护层270的制作方法。以下提供保护层270的另一制作方法。

请参考图2H，在其他实施形态中，保护层270以有机材质的光致抗蚀剂为例，且其制作方法也可以是使用半透光掩模271对有机材料层(未示出)进行一道光刻工艺以形成保护层270。举例而言，在全面形成有机材料层于基板210上后，接着，使用半透光掩模271来进行光刻蚀刻工艺以图案化有机材料层。详细的说，由于半透光掩模271具有透光区271a、半透光区271b以及遮光区271c，因此，图案化后的有机材料层具有多个开口274以及多个凹凸区域276。至此，完成保护层270的制作。换言之，通过半透光掩模271的使用，使得形成保护层270的步骤只需要进行一道光刻工艺，进而节省制作保护层270的时间与成本。

接着，请参考图2I，在保护层270上形成第二图案化导电层280，其中，形成第二图案化导电层280的方法例如是使用光刻蚀刻工艺。举例而言，可先在已完成上述步骤的基板210上全面形成导电材料层(未示出)。接着，利用光刻蚀刻工艺图案化导电材料层以形成第二图案化导电层280，如图2I所示。此外，第二图案化导电层280包括多个位于接触窗272内的接触导体282、多个与部分接触导体电连接的数据线284以及多个分别与对应的透明电极260电连接的反射电极286，且共通导电电极246的部分区域位于第二图案化导电层280下方。当然，上述形成第二图案化导电层280的方法仅为举例，并不用以限定本发明，亦可使用其他适合的工艺的方式，如：网版印刷、涂布、喷墨、能量源处理等。此外，第二图案化导电层280可为单层或多层结构，且其材质例如是由金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物、或上述组合。本实施例以钼及铝叠层为例，但不限于此。

接着，请依序参照图2J与图2K，在另一实施形态中，还可以在部分第二图案化导电层280上形成多个材料图案层290，其中形成材料图案层290的方法例如是使用光刻工艺。或是其他适合的工艺的方式，如：网版印刷、涂布、喷墨、能量源处理等。此外，材料图案层290可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它材质、或上述组合)、有机材质(如：光致抗蚀剂、苯并环丁烯、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它材料、或上述组合)、或上述组合。本实施例以有机材质的感光材料，如：光致抗蚀剂为例来详述于下，但不限于此。举例而言，在有源元件阵列基板200上全面形成有机材料层(未示出)，接着，利用光刻工艺图案化有机材料层以在部分第二图案化导电层280及部分保护层其中至少一个上形成材料图案层290，如图2J所示。因此，材料图案层290可选择性地包括至少一个支撑部294或至少一个保护部296。此外，若材料图案层290需要有不同的厚度，则再对材料图案层290进行一次光刻工艺。此时，材料图案层290同时具有不同厚度，则其包括至少一个支撑部294与至少一个保护部296，如图2K所绘示。详细的说，例如：于组合显示面板(未示出)时，若，材料图案层290同时具有至少一个支撑部294以及至少一个保护部296，则支撑部294是用以维持有源元件阵列基板200与对应于有源元件阵列基板200的对向基板(未示出)之间的间隙，则支撑部294亦可称为间隙物。而保护部296是用于保护有源元件阵列基板上的部分第二图案化导电层280，例如是数据线284，以免受到腐蚀及/或刮伤造成第二图案化导电层280的损伤。换言之，材料图案层290，例如配置于部分数据线284上。至此，已完成有源元件阵列基板202的制作。

请参考图2L，在另一实施例中，还可以在部分第二图案化导电层280及部分保护层其中至少一个上形成多个材料图案层290，其中形成材料图案层290的方法例如是使用光刻工艺。或是其他适合的工艺的方式，如：网版印刷、涂布、喷墨、能量源处理等。本实施例以有机材质的光致抗蚀剂为例来详述于下，但不限于此。举例而言，在全面形成有机材料层(未示出)于基板210上后，接着，使用半透光掩模281来进行光刻工艺以图案化光致抗蚀剂材料层。详细的说，由于半透光掩模281具有透光区281a、半透光区281b以及遮光区281c，因此，图案化后的光致抗蚀剂材料层具有多个材料图案层290以及多个间隙空间292。换言之，通过半透光掩模281的使用，使得形成具有间隙空间292的材料图案层290的步骤只需要进行一道光刻工艺，进而节省制作具有间隙空间292的材料图案层290的时间与成本。

第二实施例

图3为沿图1A的AA’剖线所示的另一有源元件阵列基板的剖面示意图。有源元件阵列基板300与有源元件阵列基板100相似，相同的构件标示以相同的符号，相关的结构在此不予以重述，惟二者不同处在于，此有源元件阵列基板的半导体图案120还包括至少一个电容电极区126。电容电极区126与其中一个重掺杂区124b连接，且电容电极区126位于对应的共通导电电极146下方。

在本发明的一个实施例中，电容电极区126的材质可以是重掺杂半导体、未掺杂半导体或是轻掺杂半导体，当然也可以是半导体包含至少一个重掺杂区、至少一个未掺杂区及至少一个轻掺杂区其中至少二者交错排列。

进一步来说，由于半导体图案120具有电容电极区126，因此，当有源元件阵列基板300被驱动时，除了部分透明电极160延伸至那些共通导电电极146其中之一的上方以与对应的共通导电电极146耦合成电容器162外，电容电极区126亦会与其上所对应的共通导电电极146形成另一电容器162a。也就是说，有源元件阵列基板300具有较良好的储存电容值。

再者，必需说明的是，上述实施例所述的凹凸区域172、276皆以设置于保护层170、270中或先以另一膜层(未示出)形成凹凸区域172、276于保护层170、270上为例，但不限于此，亦可利用光刻蚀刻工艺于部分反射电极186、286上形成凹凸区域172、276、亦可于部分介电层150、250上先形成凹凸区域172、276，再形成保护层170、270于其上，则保护层170、270的部分表面亦具相似的凹凸区域172、276、亦可于部分介电层150、250上先以另一膜层(未示出)形成凹凸区域172、276，再形成保护层170、270于其上，则保护层170、270的部分表面亦具相似的凹凸区域172、276、亦可于部分栅极绝缘层130、230上先形成凹凸区域172、276，再依续形成所需的膜层后，则保护层170、270的部分表面亦具相似的凹凸区域172、276、亦可于部分栅极绝缘层130、230上先以另一膜层(未示出)形成凹凸区域172、276，再依续形成所需的膜层后，则保护层170、270的部分表面亦具相似的凹凸区域172、276、亦可于部分基板上先以另一膜层(未示出)形成凹凸区域172、276，再依续形成所需的膜层后，则保护层170、270的部分表面亦具相似的凹凸区域172、276、亦可于部分基板上先形成凹凸区域172、276，再依续形成所需的膜层后，则保护层170、270的部分表面亦具相似的凹凸区域172、276。其中，另一膜层的材质可选用与栅极绝缘层130、230、介电层150、250、保护层170、270、缓冲层112、212、材料图案层190、290其中一个的材质，且与上述材质实质上相同或不同。较佳地，另一膜层为有机材质，但不限于此。

此外，上述实施例皆以二个栅极为例，但不限于此，依设计所需，亦可至少一个栅极，例如：一个栅极、三个栅极、双栅极、四个栅极等等。其中，多个栅极时，其下所存在的掺杂区域可为N型掺杂区域、P型掺杂区域或上述组合。当然，一个栅极时，其下所存在的掺杂区域可为N型掺杂区域、P型掺杂区域或上述组合。

另外，如图4所示为本发明的一个实施例的光电装置的示意图。请参照图4，光电装置400包括显示面板410及与其电连接的电子元件420。显示面板410包含如上述实施例中所述的任何一种有源元件阵列基板100、200、202、300。由于，有源元件阵列基板具有步骤简单、较低的制作时间与及成本，所以光电装置400可具有较低的制作成本。

更进一步来说，依照不同的显示模式、膜层设计以及显示介质作为区分，显示面板410可以液晶显示面板是包括如穿透型显示面板、半穿透型显示面板、反射型显示面板、彩色滤光片于有源层上(color filter on array)的显示面板、有源层于彩色滤光片上(array on color filter)的显示面板、垂直配向型(VA)显示面板、水平切换型(IPS)显示面板、多域垂直配向型(MVA)显示面板、扭曲向列型(TN)显示面板、超扭曲向列型(STN)显示面板、图案垂直配向型(PVA)显示面板、超级图案垂直配向型(S-PVA)显示面板、先进大视角型(ASV)显示面板、边缘电场切换型(FFS)显示面板、连续焰火状排列型(CPA)显示面板、轴对称排列微胞型(ASM)显示面板、光学补偿弯曲排列型(OCB)显示面板、超级水平切换型(S-IPS)显示面板、先进超级水平切换型(AS-IPS)显示面板、极端边缘电场切换型(UFFS)显示面板、高分子稳定配向型显示面板、双视角型(dual-view)显示面板、三视角型(triple-view)显示面板、三维显示面板(three-dimensional)或其它型面板、或上述组合，亦称为非自发光显示面板。若显示介质为电激发光材料，则称为电激发光显示面板(如：磷光电激发光显示面板、萤光电激发光显示面板、或上述组合)，亦称为自发光显示面板，且其电激发光材料可为有机材料、有机材料、无机材料、或上述组合，再者，上述材料的分子大小包含小分子、高分子、或上述组合。若，显示介质同时包含液晶材料及电激发光材料，则此显示面板称之为混合式(hybrid)显示面板或半自发光显示面板。

另外，电子元件420包括如控制元件、操作元件、处理元件、输入元件、存储元件、驱动元件、发光元件、保护元件、感测元件、检测元件、或其它功能元件、或前述组合。整体而言，光电装置400的类型包括便携式产品(如手机、摄影机、照相机、笔记本电脑、游戏机、手表、音乐播放器、电子信件收发器、地图导航器、数码相片、或类似的产品)、影音产品(如影音播放器或类似的产品)、屏幕、电视、看板、投影机内的面板等。

此外，值得一提的是，有源元件阵列基板100、200、202、300的共通导电电极146、246的俯视图案包括线型、L型、U型、H型、环型、或上述的组合。本发明上述实施例，较佳地，以共通导电电极的上视图案为环型，亦称为共通导电环为范例，但不限于此。

综上所述，本发明的有源元件阵列基板至少具有下列优点。首先，通过半透光掩模的使用，进而缩短原有源元件阵列基板工艺的步骤。另外，通过介电层与保护层配置于第一图案化导电层与第二图案化导电层之间，使得有源元件阵列基板被驱动时，降低数据线与部分共通导电电极之间的电性耦合。此外，更可通过保护层介于透明电极与第二图案化导电层之间，亦可将低数据线与透明电极的电性耦合，减少信号的干扰。换言之，若以由上而下结构为例，如：信号线、保护层、透明电极、介电层与共通导电电极，则具有减少电性耦合的效果，且由于共通导电电极与部分透明电极形成的像素电容位于数据线下方，可节省面积，提高有源元件阵列基板像素的开口率，提高显示品质。

再者，由于材料图案层配置于有源元件阵列基板上，因此，其具有保护数据线的功能。除此之外，由于电容电极区配置于部分透明电极的下方，使得有源元件阵列基板被驱动时，具有较佳的储存电容值。因此，本发明的有源元件阵列基板应用在上述的光电装置时，其具有较良好的显示品质、较佳的工艺步骤以及较低的制作成本。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许之变化与修改，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (22)

1.一种有源元件阵列基板，包括：

基板；

多个半导体图案，配置于所述基板上；

栅极绝缘层，配置于所述基板上以覆盖住所述多个半导体图案；

第一图案化导电层，配置于所述栅极绝缘层上，所述第一图案化导电层包括多条扫描线、多个位于各所述半导体图案上方并与所述多个扫描线连接的栅极、以及多个位于所述多个扫描线之间的共通导电电极；

介电层，配置于所述栅极绝缘层上以覆盖住所述第一图案化导电层；

多个透明电极，配置于所述介电层上；

保护层，配置于所述介电层的部分区域上，并将所述多个透明电极暴露，所述栅极绝缘层、所述介电层与所述保护层具有多个接触窗以将所述多个半导体图案暴露；以及

第二图案化导电层，配置于所述保护层上，其中所述第二图案化导电层包括多个位于所述多个接触窗内的接触导体、多个与部分接触导体电连接的数据线、以及多个分别与对应的透明电极电连接的反射电极，且所述多个共通导电电极的部分区域位于所述第二图案化导电层下方。

2.如权利要求1所述的有源元件阵列基板，其中各所述半导体图案包括至少一个沟道区以及至少分别位于所述沟道区两侧的掺杂区。

3.如权利要求2所述的有源元件阵列基板，其中各所述掺杂区包括轻掺杂区以及重掺杂区，且所述轻掺杂区连接于所述重掺杂区与所述沟道区之间。

4.如权利要求3所述的有源元件阵列基板，其中各所述半导体图案还包括电容电极区，所述电容电极区与其中一个重掺杂区连接，且位于对应的所述共通导电电极下方。

5.如权利要求4所述的有源元件阵列基板，其中所述多个电容电极区包括重掺杂半导体及未掺杂半导体其中至少一个。

6.如权利要求1所述的有源元件阵列基板，其中所述保护层具有多个凹凸区域。

7.如权利要求6所述的有源元件阵列基板，其中各所述反射电极分别对应于所述多个凹凸区域上。

8.如权利要求7所述的有源元件阵列基板，其中各所述反射电极分别从对应的所述多个凹凸区域延伸至对应的所述多个透明电极上，以与对应的所述多个透明电极部分重叠。

9.如权利要求1所述的有源元件阵列基板，还包括多个材料图案层，配置于所述第二图案化导电层上。

10.如权利要求9所述的有源元件阵列基板，其中所述多个材料图案层配置于所述多个数据线上。

11.如权利要求9所述的有源元件阵列基板，其中各所述材料图案层具有至少一个支撑部以及至少一个保护部，且所述支撑部的厚度实质上大于所述保护部。

12.如权利要求1所述的有源元件阵列基板，还包括缓冲层，其中所述缓冲层配置于所述基板上，且位于所述基板与所述半导体图案之间。

13.如权利要求1所述的有源元件阵列基板，其中各所述透明电极延伸至所述多个共通导电电极其中之一的上方以与对应的所述多个共通导电电极耦合成电容器。

14.一种有源元件阵列基板的制造方法，包括：

于基板上形成多个半导体材料层；

于所述基板上形成栅极绝缘层，以覆盖住所述多个半导体材料层；

于所述栅极绝缘层上形成第一图案化导电层，所述第一图案化导电层包括多条扫描线、多个位于各所述半导体图案上方并与所述多个扫描线连接的栅极、以及多个位于所述多个扫描线之间的共通导电电极；

对所述半导体材料层进行离子掺杂，以形成多个半导体图案，其中各所述半导体图案包括至少一个沟道区以及至少分别位于所述沟道区两侧的掺杂区；

于所述栅极绝缘层上形成介电层，以覆盖住所述第一图案化导电层；

于所述介电层上形成多个透明电极；

于所述介电层的部分区域上形成保护层，以将所述多个透明电极暴露，所述栅极绝缘层、所述介电层与所述保护层具有多个接触窗以将所述多个半导体图案暴露；以及

于所述保护层上形成第二图案化导电层，其中所述第二图案化导电层包括多个位于所述多个接触窗内的接触导体、多个与部分所述多个接触导体电连接的数据线、以及多个分别与对应的所述多个透明电极电连接的反射电极，且所述多个共通导电电极的部分区域位于所述第二图案化导电层下方。

15.如权利要求14所述的有源元件阵列基板的制造方法，其中形成所述多个半导体图案的方法包括：

于所述半导体材料层中形成多个重掺杂区；以及

以所述第一图案化导电层为掩模，于所述半导体材料层中形成沟道区以及多个分别连接于所述多个重掺杂区与所述沟道区之间的轻掺杂区。

16.如权利要求15所述的有源元件阵列基板的制造方法，还包括于各所述半导体图案中形成电容电极区，其中所述电容电极区与其中一个重掺杂区连接，且位于对应的所述多个共通导电电极下方。

17.如权利要求14所述的有源元件阵列基板的制造方法，其中形成所述保护层的方法包括：

于所述介电层上形成有机材料层；以及

于所述有机材料层中形成多个开口，并于所述有机材料层的表面上形成多个凹凸区域。

18.如权利要求14所述的有源元件阵列基板的制造方法，还包括于所述第二图案化导电层上形成多个材料图案层。

19.如权利要求14所述的有源元件阵列基板的制造方法，还包括于所述基板上形成缓冲层，其中所述缓冲层位于所述基板与所述半导体图案之间。

20.一种光电装置，包含如权利要求1所述的有源元件阵列基板。

21.一种光电装置的制造方法，包含如权利要求13所述的有源元件阵列基板的制造方法。

22.如权利要求1所述的有源元件阵列基板，其中所述共通导电电极的俯视图案包括线型、L型、U型、H型、环型、或上述组合。

Images