CN101232048A - 存储器件及其操作和制造方法 - Google Patents

存储器件及其操作和制造方法 Download PDF

Info

Publication number
CN101232048A
CN101232048A CNA2007101666753A CN200710166675A CN101232048A CN 101232048 A CN101232048 A CN 101232048A CN A2007101666753 A CNA2007101666753 A CN A2007101666753A CN 200710166675 A CN200710166675 A CN 200710166675A CN 101232048 A CN101232048 A CN 101232048A
Authority
CN
China
Prior art keywords
grid
transistor
insulation patterns
selection transistor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101666753A
Other languages
English (en)
Inventor
李昌炫
崔炳仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101232048A publication Critical patent/CN101232048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

一种存储晶体管，包括衬底、在该衬底上的隧穿绝缘图形、在该遂穿绝缘图形上的电荷存储图形、在该电荷存储图形上的阻挡绝缘图形和在该阻挡绝缘图形上的栅极，该阻挡绝缘图形包围该栅极，以及一种操作和制造该存储晶体管的方法。非易失性存储器还可以包括串联的多个存储晶体管和在串联的多个单元晶体管中每一个之间的多个辅助结构。多个辅助结构中的每一个都可以是虚拟掩模图形或者辅助栅极结构。

Description

存储器件及其操作和制造方法
优先权声明
本申请依照35 U.S.C.§119要求2006年11月3日提交的韩国专利申请No.10-2006-0108528和2007年2月13日提交的韩国专利申请No.10-2007-0014989的优先权。为所有目的，在此通过参考将其整体内容并入本文。
技术领域
实例性实施例涉及到存储器件，例如，涉及到一种器件及诸如闪存的非易失性且电可擦除半导体存储器件的操作和方法。
现有技术的描述
非易失性存储器即使在不提供功率时也保持存储在其存储单元中的信息。实例包括掩膜ROM、EPROM和EEPROM。
非易失性存储器广泛地用在各种电子产品中，例如，个人计算机、个人数字助理(PDA)，蜂窝电话、数字静态相机、数字视频摄像机、电视游戏机、存储卡和其它电子器件。
存储卡类型可包括多媒体卡(MMC)、安全数字(SD)卡、小型闪存卡、存储棒、智能媒体卡和极限数字(xD)图片卡。
非易失性存储器件当中，广泛使用闪存。按照单元和位线的连接结构，闪存可分为“或非”(NOR)型和“与非”(NAND)型。由于读取速度较快和写操作较慢，因此NOR型闪存可用作代码存储器。由于写入速度较快且每单位面积价格较低，因此NAND型闪存可用作海量存储器件。
NOR型闪存可用在PC、路由器或集线器中的BIOS/网络中或者用在电讯转换器中。NOR型闪存也可用于存储蜂窝电话、个人数字助理(PDA)、POS或PCA的代码或数据。NAND型闪存可用在用于移动计算机、数字照相机、静止和移动的接近CD质量的声音和音频记录器、刚性且可靠的存储器如固态盘的存储卡中。
用于NOR型闪存的编程方法是热载流子注入和用于NAND型闪存的编程方法是Fowler-Nordheim(FN)隧道效应(tunneling)
消费者电子装置的进步引起对较高密度存储器件的需求。满足该需求的制造器件的努力通常包括降低栅极结构的尺寸并降低或最小化相邻栅极结构之间的空隙。
通过降低晶体管的沟道长度，源极和漏极对沟道区中电场或电势的影响会增加。这称作“短沟道效应”。
其他相关问题包括陷阱辅助泄漏电流(trap-assisted leakagecurrent)。如图37中所示，在现有电荷捕获存储器件10中，其包括衬底12、隧道绝缘图形14、电荷存储图形16、阻挡绝缘图形18和导电图形20，例如，电子e-从电荷存储图形16通过阻挡绝缘图形18泄漏到导电图形20，这是阻挡绝缘层中一个或多个缺陷D的结果。
现有技术公开已经研究了非重叠MOSFET的特性，并报道了通过使用短的非重叠距离、例如短于10nm，抑制了性能降低，这些结果表明实际上可采用非重叠结构。
现在参考根据2006年11月20日提交的美国专利申请No.11/643,022的现有器件，在此通过参考将其整体内容并入本文，如图38中所示，存储器可包括衬底10、沟道区40cC、边缘场90、反型层410和源/漏区430处的反型层。如所示出的，将5V的通过电压施加到存储器晶体管MTn-1和MTn+1，并将选择电压Vsel施加到存储器晶体管MTn。来自单元栅极电势的边缘场90可引起源极/漏极反向，其能使得沟道区传导电荷。
现在参考根据美国专利7,081,651的现有器件，于图39中示出，栅极导电图形可被图形化以形成与单元阵列区域“a”中的第一有源区103交叉的多条字线140，并在外围电路区“b”中至少在第二有源区203上形成栅极240。
可在蚀刻栅极导电图形的同时，通过等离子体过蚀刻并腐蚀在多条字线140之间暴露出的第三绝缘图形106。因此，在字线140边缘附近的第三绝缘图形106中产生缺陷位置。随后，穿过缺陷位置发生陷阱到陷阱的遂穿(trap-to-trap cunneling)。存储在稍后形成的电荷存储图形中的电荷此时可被泄放到栅极，对器件操作具有不希望的影响。
现在参考根据美国专利6.674,112的现有器件，于图40中示出，半导体集成电路器件包括非易失性存储单元，其中每一个都可以包括一个存储晶体管TMC和两个开关晶体管TSW，其中存储晶体管TMC包括连接到字线5的存储栅极7。开关晶体管TSW每一个都可以包括开关栅极6-1和6-2、通过将电压施加到开关栅极6-1和6-2形成于开关栅极6-1和6-2下方的反型层20-1和20-2，该反型层20-1和20-2用作存储晶体管TMC的源极或漏极。
发明内容
实例性实施例提高或者最大化了器件性能。实例性实施例克服“短沟道效应”和/或陷阱辅助泄漏电流。
实例性实施例针对存储晶体管，包括衬底、衬底上的隧穿绝缘图形、遂穿绝缘图形上的电荷存储图形、电荷存储图形上的阻挡绝缘图形和在阻挡绝缘图形上的栅极，该阻挡绝缘图形包围该栅极。
在实例性实施例中，非易失性存储器可进一步包括串联的多个存储晶体管和在串联的多个单元晶体管中每一个之间的多个辅助结构。
在实例性实施例中，多个辅助结构中的每一个都是虚拟掩模图形。
在实例性实施例中，每个虚拟掩模图形都是绝缘体。
在实例性实施例中，非易失性存储器可进一步包括在多个存储晶体管中每一个端部处的选择晶体管、选择晶体管包括阻挡绝缘图形和选择栅极、包围选择栅极的阻挡绝缘图形和在每个选择晶体管和多个存储晶体管之间的间隙壁。
在实例性实施例中，衬底还进一步可在间隙壁下方的掺杂区。
在实例性实施例中，非易失性存储器可以进一步包括在多个存储晶体管每个端部处的虚拟选择晶体管，该虚拟选择晶体管包括阻挡绝缘图形和虚拟选择栅极，阻挡绝缘图形包围虚拟选择栅极，在虚拟选择晶体管的每个端部处的选择晶体管，选择晶体管包括阻挡绝缘图形和选择栅极，阻挡绝缘图形包围选择栅极，在每个虚拟选择晶体管和多个存储晶体之间的第一间隙壁，和在每个虚拟选择晶体和每个晶体管之间的第二间隙壁。
在实例性实施例中，衬底可进一步包括在第一和第二间隙壁下方的掺杂区。
在实例性实施例中，多个辅助结构中的每一个都是辅助栅极结构。
在实例性实施例中，每个辅助栅极结构都是导体。
在实例性实施例中，每个辅助栅极结构都包括阻挡绝缘图形和辅助栅极。
在实例性实施例中，非易失性存储器可以进一步包括在多个单元晶体管中每一个端部处的选择晶体管，该选择晶体管包括阻挡绝缘图形和选择栅极，阻挡绝缘图形包围选择栅极，和在每个选择晶体管和多个单元晶体管之间的间隙壁。
在实例性实施例中，衬底可进一步包括在间隙壁下方的掺杂区。
在实例性实施例中，非易失性存储器可进一步包括在多个单元晶体管中每个端部处的虚拟选择晶体管，虚拟选择晶体管包括阻挡绝缘图形和虚拟选择栅极，阻挡绝缘图形包围虚拟选择栅极，在虚拟栅极的每个端部处的选择晶体管，选择晶体管包括阻挡绝缘图形和选择栅极，阻挡绝缘图形包围选择栅极，在每个虚拟选择晶体管和多个单元晶体管之间的第一间隙壁和在每个虚拟选择晶体管和每个选择晶体管之间的第二间隙壁。
在实例性实施例中，衬底可进一步包括在第一和第二间隙壁下方的掺杂区。
在实例性实施例中，叠置的非易失性存储结构包括多个垂直叠置的存储器和在多个垂直叠置存储器中每一个之间的绝缘体。
在实例性实施例中，系统可包括用于接收系统数据并将数据向外发送到系统的接口，用于从用户接收输入数据并将输出数据输出到数据的I/O设备，用于控制系统操作的控制器，非易失性存储器，用于存储通过控制器执行的指令，以及总线，用于在接口、I/O设备、控制器和非易失性存储器之间传送数据。
实例性实施例涉及到非易失性存储器，包括，至少一个存储器单元结构和至少一个辅助栅极单元结构，其中，当所述至少一个存储器单元结构处于被编程状态时，所述至少一个辅助栅极单元结构处于被编程状态。
在实例性实施例中，在编程操作和读取操作中，所述至少一个辅助栅极单元结构被正电压偏置。
在实例性实施例中，在编程状态和读取状态期间，大于或等于所述至少一个存储单元结构的电压偏置所述至少一个辅助栅极单元结构以，或者至少一个辅助栅极结构浮置。
实例性实施例针对对非易失性存储器编程的方法，包括对至少一个存储单元结构和至少一个辅助栅极单元结构编程，以使至少一个存储单元结构和至少一个辅助栅极单元结构同时处于编程状态。
实例性实施例针对制造单元晶体管的方法，包括提供衬底，在衬底上形成遂穿绝缘图形，在隧穿绝缘图形上形成电荷存储图形，在电荷存储图形上形成阻挡绝缘图形，和在阻挡绝缘图形上形成栅极，以使阻挡绝缘图形包围栅极。
在实例性实施例中，该方法进一步包括形成串联的多个单元晶体管和形成串联的多个单元晶体管中每一个之间的多个辅助结构。
在实例性实施例中，多个辅助结构中的每一个都是虚拟掩模图形。
在实例性实施例中，每个虚拟掩模图形都包括下部掩模图形和上部掩模图形。
在实例性实施例中，每个虚拟掩模图形都是绝缘体。
在实例性实施例中，该方法可以进一步包括在多个单元晶体管中每个端部处形成选择晶体管，包括形成阻挡绝缘图形和选择栅极，以使阻挡绝缘图形包围选择栅极并在每个选择晶体管和多个单元晶体管之间形成间隙壁。
在实例性实施例中，该方法可以进一步包括在多个单元晶体管中每一个端部处形成虚拟选择晶体管，包括阻挡绝缘图形和虚拟选择栅极，以使阻挡绝缘图形包围虚拟选择栅极，在包括阻挡绝缘图形和选择栅极的虚拟选择晶体管的每个端部处形成选择晶体管，以使阻挡绝缘图形包围选择栅极，在每个虚拟选择晶体管和多个单元晶体管之间形成第一间隙壁，和在每个虚拟选择晶体管和每个选择晶体管之间形成第二间隙壁。
在实例性实施例中，多个辅助结构中的每一个都可以是辅助栅极结构。
在实例性实施例中，每个辅助栅极结构都可以是导体。
在实例性实施例中，每个辅助栅极结构都可以包括阻挡绝缘图形和辅助栅极。
在实例性实施例中，该方法可以进一步包括在包括阻挡绝缘图形和选择栅极的多个单元晶体管中每一个端部处形成选择晶体管，以使阻挡绝缘图形包围选择栅极并在每个选择晶体管和多个单元晶体管之间形成间隙壁。
在实例性实施例中，该方法可以进一步包括在包括阻挡绝缘图形和虚拟选择栅极的多个单位晶体中每一个端部处形成虚拟选择晶体管，以使阻挡绝缘图形包围虚拟选择栅极，在包括阻挡绝缘图形和选择栅极的虚拟选择晶体管中每个端部处形成选择晶体管，以使阻挡绝缘图形包围选择栅极，在每个虚拟选择晶体管和多个单元晶体管之间形成第一间隙壁，和在每个虚拟选择晶体管和每个选择晶体管之间形成第二间隙壁。
实例性实施例针对非易失性存储器，包括衬底、多个单元晶体管，单元晶体管每一个都包括在衬底中的源区和漏区，以及在源极区和漏极区上方的多个辅助栅极结构。
附图说明
通过参考附图详细描述，实例性实施例的上述和其他特征和优点将变得显而易见。
图1示出了根据实例性实施例的单元晶体管。
图2示出了根据实例性实施例的包括串联的多个单位晶体的非易失性存储器。
图3示出了根据实例性实施例的包括在串联单元晶体管中每一个端部处的选择晶体管的非易失性存储器。
图4示出了根据实例性实施例的包括虚拟掩模图形作为辅助结构的非易失性存储器。
图5示出了根据实例性实施例在串联的单元晶体管的每一个端部处都包括选择晶体管和虚拟选择晶体管的非易失性存储器。
图6示出了根据实例性实施例包括辅助栅极结构作为辅助结构的非易失性存储器。
图7示出了根据实例性实施例在串联的单位晶体的每一个端部处包括选择晶体管和虚拟选择晶体管的非易失性存储器。
图8示出了根据实例性实施例描述了实例性操作方法的等效电路。
图9-13示出根据实例性实施例形成存储晶体管的方法。
图14-16示出了根据实例性实施例形成存储晶体管的方法。
图17-20示出了根据实例性实施例形成存储晶体管的方法。
图21-24示出了根据实例性实施例形成存储晶体管的方法。
图25示出了根据实例性实施例叠置存储晶体管的实例。
图26示出了根据实例性实施例NAND闪存单元的平面图。
图27示出了根据实例性实施例的NAND闪存。
图28示出了根据实例性实施例存储阵列的部分的实例。
图29示出了根据实例性实施例包括存储控制器的另一实例性实施例。
图30示出了根据实例性实施例包括接口的另一实例性实施例。
图31示出了根据实例性实施例的实例性存储卡。
图32示出了根据实例性实施例的实例性便携式设备。
图33示出了根据实例性实施例的实例性主机系统。
图34示出了根据实例性实施例的实例性存储卡和主机系统。
图35示出了根据实例性实施例的实例性计算机系统。
图36示出了根据实例性实施例的实例性系统。
图37示出了包括陷阱辅助泄漏电流的现有电荷捕获存储器件。
图38-40示出了现有存储器件。
具体实施方式
在此公开了具体实例性实施例。然而，在此公开的具体结构和/或功能性元件仅仅是示意性的，用于描述实例性实施例的目的。然而，权利要求以很多种替换形式体现，且不应解释为限于在此列举的实例性实施例。
将理解，当部件被称作在另一个部件“上”、“连接到”另一部件或者“耦合到”另一部件时，其可直接在另一部件上或者直接连接、耦合到另一部件，或者存在中间部件。相反，当称作部件“直接在”另一部件上、“直接连接到”或“直接耦合到”另一部件时，不存在中间部件。如在此所使用的，术语“和/或”包括一个或多个相关列出项的任意以及所有组合。
将理解，尽管术语第一、第二、第三等在此用于描述各个元件、部件、区域、层和/或部分，但是这些元件、部件、区域层和/或部分不应限制于这些术语。这些术语仅用于对一个元件、部件、区域、层或部分和另一个元件、部件、区域、层或部分进行区分。由此，以下讨论的第一元件、部件、区域、层或部分可以被称作是第二元件、部件、区域、层或部分，而不脱离实例性实施例的教导。
空间上的相对术语如“下方”、“以下”、“下部”、“上方”、“上部”等在此用于方便描述，以描述一个部件或特征与另一个或多个元件或特征如图中所示的关系。将理解，空间相对术语旨在对使用或操作中包括除了图中所述取向之外的器件的不同取向进行指向。
在此使用的术语仅是为了描述特定实例性实施例的目的，且不意指构成限制。如在此所使用的，单数形式的“一个”、“该”也可以包括复数形式，除非上下文另外清楚地指出。将进一步理解的是，术语“包括”和/或“由......组成”，当用在本说明书中时，指定存在所述特征、整体、步骤、操作、元件和/或部件，但是不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件和/或部件。
除非另外限定，在此使用的所有术语(包括技术上和/或科学术语)都具有与实例性实施例所属的本领域的一般技术人员的一般理解相同的含义。将进一步理解的是，如公共使用的词典中限定的那些术语解释为具有与相关技术上下文中含义相同的含义，且不解释为理想化的或者过分正式的含义，除非在此清楚地限定。
现在将参考实例性实施例，其于附图中示出，其中贯穿全文，相同的附图标记表示相同的部件。实例性实施例不应解释为限于图中示出的区域的特定形状，而是包括形状的变形，该变形例如由制造导致。例如，示出为矩形的注入区域通常都具有圆形或弯曲的特征，和/或存其边缘处具有注入浓度梯度，而不是从注入区到非注入区的二元变化。相似地，通过注入形成的埋入区域可导致埋入区和表面之间区域中的一些注入，通过该区域发生注入。由此，在图中示出的区域实际上是示意性的，且并非指其形状示出器件区域的实际形状，并且并非意指限制权利要求的范围。
图1示出了根据实例性实施例的单元晶体管。如图1中所示。单元晶体管100可包括衬底105、隧道绝缘图形110、电荷存储图形115、阻挡绝缘图形135a、控制栅极140和/或源极/漏极区150。如图1中所示，阻挡绝缘图形135a可包围控制栅极140。
图2示出了根据实例性实施例的非易失性存储器200，包括串联的多个单元晶体管1001、…100N(其中N＞1)。如图2中所示，辅助结构142位于串联的多个单元晶体管1001、…100N中每一个之间。
在实例性实施例中，辅助结构142可以是绝缘体。在另一实例性实施例中，辅助结构142可以是导体。在实例性实施例中，辅助结构142可以是虚拟掩模图形。在另一实例性实施例中，辅助结构142是辅助栅极结构。以下将更详细地讨论这些实例性实施例中的每一个。
图3示出了非易失性存储器300，其包括在串联的单元晶体管1001、…100N中每一个端部处的选择晶体管1021、1022。每个选择晶体管1021、1022都包括阻挡绝缘图形135b和选择栅极145。与单位晶体1001、…100N相似。在实例性实施例中，阻挡绝缘图形135b包围选择栅极145，与单元晶体管1001、…100N相似。
非易失性存储器300可进一步包括在每个选择晶体管1021、1022和串联单元晶体管1001、…100N中之间的间隙壁160。一个或多个间隙壁160形状与辅助结构142相似，或者具有更常规的间隙壁形状，如图3中所示。
图4更详细地示出了非易失性存储器400，其包括虚拟掩模图形130作为辅助结构。如所示出的，每个虚拟掩模图形130都包括下部掩模图形120和上部掩模图形125。衬底105可以进一步包括在每个虚拟掩模图形130和每个间隙壁160下部的掺杂区域。衬底105进一步包括沟道155a。图4还示出了在串联单元晶体管1001、…100N每一个端部处的选择晶体管1021、1022。
图5示出了非易失性存储器500，在串联单元晶体管1001、…100N每一端部处都包括选择晶体管1021、1022和虚拟选择晶体管1041、1042。每个虚拟选择晶体管1041、1042都包括阻挡绝缘图形135a和虚拟选择栅极140，与单元晶体管1001、…100N相似。在实例性实施例中，阻挡绝缘图形135a包围虚拟选择栅极140，与单元晶体管1001、…100N相似。
在图3到图5中所示的实例性实施例中，将多个单元晶体管1001、…100N可以用作存储单元，沿着多条字线设置，且控制栅极140的数量可根据所需存储单元密度而变化。选择晶体管1021、1022用于从多个单元晶体管1001、…100N中选择。在实例性实施例中，多个虚拟掩模图形130可形成于多条字线之间。
在图5中所示的实例性实施例中，虚拟选择晶体管1041、1042不可以用作数据存储器，而会降低选择晶体管1021、1022的选择栅极和单元晶体管1001、…100N的控制栅极之间的干扰。
在图4到图5中所示的实例性实施例中，衬底105可以包括在一个或多个间隙壁160下方的掺杂区。
在其他实例性实施例中，非易失性存储器可以包括多个单元晶体管1001、…100N，每一个都包括在衬底中的源极区和漏极区以及在源极区和漏极区上方的多个虚拟掩模图形。
图6更详细地示出了非易失性存储器600，包括辅助栅极结构128作为辅助结构142。如所示出的，每个辅助栅极结构128都可以包括第二阻挡绝缘图形122和辅助栅极图形127。在图6中示出的实例性实施例中，辅助栅极结构128是导体。
与图4相似，选择晶体管1021、1022可被提供于多个单元晶体管1001、…100N的每一个端部处。选择晶体管1021、1022可包括阻挡绝缘图形135b和选择栅极145，其中阻挡绝缘图形135b包围选择栅极145。非易失性存储器600还可以包括在每个选择晶体管1021、1022和多个单元晶体管1001、…100N之间的间隙壁160。
衬底105可进一步包括在每个辅助栅极结构128和每个间隙壁160下方的掺杂区。衬底105可进一步包括沟道155a。
图7示出了非易失性存储器700，包括在串联单元晶体管1001、…100N的每一个端部处的选择晶体管1021、1022和虚拟选择晶体管1041、1042。每个虚拟选择晶体管1041、1042都可以包括阻挡绝缘图形135a和虚拟选择栅极140，与单元晶体管1001、…100N相似。在实例性实施例中，阻挡绝缘图形135a包围虚拟选择栅极140，与单元晶体管1001、…100N相似。
在图6到图7中所示的实例性实施例中，多个单元晶体管1001、…100N可用作存储单元，沿着多条字线设置，且控制栅极140的数目根据所需的存储单元密度可变。选择晶体管1021、1022用于从多个单元晶体管1001、…100N中选择。在实例性实施例中，多个辅助栅极结构12可以形成于多条字线之间。
在图7中所示实例性实施例中，虚拟选择晶体管1041、1042不可用作数据存储，而是可降低选择晶体管1021、1022的选择栅极和单元晶体管1001、…100N的控制栅极之间的干扰。
在图6到图7中所示实例性实施例中，衬底105可包括在一个或多个间隙壁160下方的掺杂区。
在另一实例性实施例中，非易失性存储器可包括多个单元晶体管1001、…100N，每一个都包括衬底中的源极区和漏极区以及在源极区和漏极区上方的多个辅助栅极结构。
图8更详细地示出了描述实例操作方法的等效电路。如图8所示，S1和S2表示衬底105，CG表示一个或多个控制栅极，例如图6到图7中所示的控制栅极140，以及SG表示一个或多个辅助栅极，例如图6到图7中所示的辅助栅极127。电容C1和C2表示控制栅极和衬底之间的电容，以及电容C3表示控制栅极和辅助栅极之间的电容。
在第一种方法中，辅助栅极SG总是处于浮置状态，即，施加至其的电压不起作用。在第二种方法中，在编程/读取操作期间，辅助栅极SG处于第二通过电压状态。第二通过电压与通过电压相似。在第三种方法中，在编程操作期间，辅助栅极SG处于第二通过电压状态。由于第二编程状态，电荷可以存储在辅助栅极SG下方，并且由于排斥力，防止其从数据存储元件(例如，多个单元晶体管1001、…100N)迁移。
如上所述，非易失性存储器包括至少一个辅助栅极单元结构，其中当所述至少一个存储单元结构处于编程状态时，所述至少一个辅助栅极单元结构处于编程状态。
使用这种结构，对非易失性存储器编程的方法包括对至少一个存储单元结构和至少一个辅助栅极单元结构进行编程，以使所述至少一个存储单元结构和所述至少一个辅助栅极单元结构同时处于编程状态。结果，在这种方法中，辅助栅极单元结构可以通过存储附加电荷帮助存储单元。
如以上在实例性实施例中所述，当所述至少一个存储单元结构不处于编程状态时，所述至少一个辅助栅极单元结构处于浮置状态。在实例性实施例中，在编程状态和读取状态期间，所述至少一个辅助栅极单元结构和所述至少一个存储单元结构具有相同的通过电压。在实例性实施例中，在编程状态和读取状态期间，所述至少一个辅助栅极单元结构的通过电压防止电荷从所述至少一个存储单元结构迁移。
图9到图1 3示出根据实例性实施例的形成存储晶体管、如图4的存储晶体管的方法。如图9中所示，遂穿绝缘图形110和电荷存储图形115可以形成于衬底105上。多个虚拟掩模图形130可以形成于电荷存储图形115上。多个虚拟掩模图形130可以包括下部掩模图形120和上部掩模图形125。
如图10中所示，阻挡绝缘层135a、135b和导电层140、145可以顺序形成于多个虚拟掩模图形130之间。通过如化学机械研磨工艺(CMP)或者回蚀刻工艺移除导电层140、145的一部分和阻挡绝缘层135a、135b的一部分，直到暴露出虚拟掩膜层。
在实例性实施例中，阻挡绝缘层135a和135b由相同层同时形成或者有不同层不同时形成。相似地，在实例性实施例中，导电层140和145由相同层同时形成或者由不同层不同时形成。
如图11中所示，可以选择性地移除一个或多个选择晶体管1021、1022一侧或两侧上的虚拟掩模图形130。
如图12所示，在衬底105中通过离子注入形成掺杂区，如源极/漏极区150，其中虚拟掩模图形130已经被选择性的去除。
如图13所示，间隙壁绝缘图形160可以形成于一个或多个选择晶体管1021、1022的一侧或两侧上。
图14到图16示出根据实例性实施例的存储晶体管、如图5中的存储晶体管的形成方法。如图14所示，遂穿绝缘图形110和电荷存储图形115可以形成于衬底105上。多个虚拟掩模图形130可以形成于电荷存储图形115上。多个虚拟掩模图形130可以包括下部掩模图形120和上部掩模图形125。
如图14所示，阻挡绝缘层135a、135b和导电层140、145可顺序形成在多个虚拟掩模图形130之间。通过如化学机械抛光工艺(CMP)或者回蚀刻工艺去除导电层140、145的一部分和阻挡绝缘层135a、135b的一部分，直到暴露出虚拟掩膜层。
在实例性实施例中，阻挡绝缘层135a和135b由相同层同时形成或者由不同层不同时形成。相似地，在实例性实施例中，导电层140和145由相同层同时形成或者由不同层不同时形成。
如图15所示，可以选择性去除一个或多个选择晶体管1021、1022一侧或两侧上以及虚拟选择晶体管1041、1042一侧或两侧上的虚拟掩模图形130。
如图15所示，可以在衬底105中通过离子注入形成掺杂区如源极/漏极区150，其中虚拟掩模图形130已经被选择性的去除。
如图16所示，间隙壁绝缘图形160可以形成于一个或多个选择晶体管1021、1022一侧或两侧上以及虚拟选择晶体管1041、1042一侧或两侧上。
图17到图20示出了根据实例性实施例形成存储器晶体管如图6中的存储器晶体管的方法。如图9所示，遂穿绝缘图形110和电荷存储图形115可以形成于衬底105上。多个辅助栅极结构128可以形成于电荷存储图形115上。多个辅助栅极结构128可以包括第二阻挡绝缘图形122和辅助栅极127。
如图17中所示，阻挡绝缘层135a、135b和导电层140、145可以顺序形成于多个辅助栅极结构128之间。通过如化学机械抛光工艺(CMP)或者回蚀刻工艺去除导电层140、145的一部分和阻挡绝缘层135a、135b的一部分，直到暴露出虚拟掩膜层。
在实例性实施例中，阻挡绝缘层135a、135b可以由相同层同时形成，或者由不同层不同时形成。相似地，在实例性实施例中，导电层140和145可由相同层同时形成，或者由不同层不同时形成。
如图18中所示，可以选择性地去除一个或多个选择晶体管1021、1022一侧或两侧上的辅助栅极结构128。
如图19中所示，可以在衬底105中通过离子注入形成掺杂区如源极/漏极区150，其中辅助栅极结构128已经被选择性去除了。
如图20中所示，间隙壁绝缘图形160可以形成于一个或多个选择晶体管1021、1022一侧或两侧上。
图21到图24示出根据实例性实施例形成存储器晶体管，如图7的存储器晶体管的方法。如图21中所示，遂穿绝缘图形110和电荷存储图形115可以形成于衬底105上。多个辅助栅极结构128可以形成于电荷存储图形115上。多个虚拟掩模图形130可以包括第二阻挡绝缘图形122和辅助栅极127。
如图21中所示，阻挡绝缘层135a、135b和导电层140、145顺序形成于多个辅助栅极结构128之间。通过如化学机械抛光工艺(CMP)或者回蚀刻去除导电层140、145的一部分和阻挡绝缘层135a、135b的一部分，直到暴露出虚拟掩膜层。
在实例性实施例中阻挡绝缘层135a和135b可以由相同层同时形成或者由不同层不同时形成。相似地，在实例性实施例中，导电层140和145可以由相同层同时形成或者由不同层不同时形成。
如图22中所示，可以择性去除一个或多个选择晶体管1021、1022一侧或两侧上以及虚拟选择晶体管1041、1042一侧或两侧上的辅助栅极结构128。
如图23中所示，可以在衬底105中通过离子注入形成掺杂区，如源极区/漏极区150，其中辅助栅极结构128被选择性去除。
如图24中所示，可以在一个或多个选择晶体管1021、1022一侧或两侧上以及虚拟选择晶体管1041、1042一侧或两侧上形成间隙壁绝缘图形160。
尽管于上面列举的图9到图24中没有明显示出，但是很明显，用于多个单元晶体管的源极和漏极区可以在形成辅助结构之前形成，且辅助栅极结构此时形成于多个单元晶体管的源极区和漏极区之上或上方。
图25示出了叠置存储晶体管100的实例，每个上面列出的实例性实施例如非易失性存储器100、200、300、400、500、600和/或700可在以N层叠层叠置，其中N＞1。如图25中所示出的，存储器晶体管叠层包括共用源极线(CSL)200、位线触点210、层间介电层(ILD)220、位线230和/或介电层240。
在实例性实施例中，CSL 200材料可选自由W、TiN、TaN、Cu及其混合物构成的组。层间介电层(ILD)220材料选自由SiO2和低k介电材料、BPSG、HDP及其混合物构成的组。位线230材料选自由W、WN、TiN、TaN、Cu、及其混合物构成的组。介电层240材料选自由SiO2和低k介电材料、BPSG、HDP、及其混合物构成的组。
如上面列出的，在图1到图25中所示实例性实施例中，栅极结构是电荷捕获栅极结构，包括遂穿绝缘层110、在隧穿绝缘层110上的电荷存储层115、在电荷存储层115上的阻挡绝缘层135a和在阻挡绝缘层135a上的栅极140。
在实例性实施例中，栅极140包括金属层。在实例性实施例中，阻挡绝缘层135a可以具有大于遂穿绝缘层110的介电常数的介电常数。
在实例性实施例中，遂穿绝缘层110可以包括氧化硅、氮氧化硅和氮化硅中的一种或多种。在实例性实施例中，电荷存储层115可以包括氮化硅、氮氧硅、富含硅的氧化物、金属氮氧化物和其他金属氧化材料中的一种或多种。在实例性实施例中，阻挡绝缘层135a可以包括元素周期表中III族元素或VB族元素的金属氧化物或金属氮氧化物。
根据实例性实施例，阻挡绝缘层135a可以包括掺杂的金属氧化物或掺杂的金属氮氧化物，其中金属氧化物掺杂有元素周期表中的IV族元素。在实例性实施例中，阻挡绝缘层135a还可以包括HfO2、Al2O3、La2O3、Hf1-XAlXOY、HfXSi1-XO2、氮氧化Hf-Si、ZrO2、ZrXSi1-XO2、氮氧化Zr-Si及其组合中的一种或多种。
栅极140的金属层具有如至少4eV的功函数。该金属层可以是钛、氮化钛、氮化钽、钽、钨、铪、铌、钼、二氧化钌、氮化钼、铱、铂、钴、铬、一氧化钌、铝化钛(Ti3Al)、Ti2AlN、钯、氮化钨(WNx)、硅化钨(WSi)、硅化镍、或其混合物中的一种。
在其他实例性实施例中，电荷捕获栅极结构可以是ONO结构。在实例性实施例中，ONO结构可以包括第一氧化层、在第一氧化层上的氮化层和在氮化层上的第二氧化层。
在如上所述的其他实例性实施例中，栅极结构可以是浮置栅极结构。关于栅极结构，2004年3月8日提交的美国专利申请No.2004/0169238的内容在此通过参考将其整体并入本文。
图26示出了根据实例性实施例NAND闪存单元的平面图。如所示出的，NAND闪存单元可以包括隔离区1120、选择栅极180S、字线(或栅极图形)180W、位线触点1210、位线1230、共用源极线CSL和/或有源区ACT。图26中示出的每个NAND闪存单元都被实施为图1到图25中任一个中的非易失性存储器100、200、300、400、500、600和/或700。
图27示出了根据实例性实施例的NAND闪存。如所示出的，NAND闪存可以包括存储单元的存储阵列310以存储数据，页面缓冲器块320、Y门电路330和/或控制/解码电路340，用于控制存储阵列310、页面缓冲器块320和Y门电路330的操作。控制/解码电路340可以接收指令信号和地址，并产生控制信号，用于控制存储阵列310、页面缓冲器块320和Y门电路330。
图28示出了根据实例性实施例的存储阵列310的一部分的实例。如所示出的，存储阵列310可以包括多条位线B/Le、B/Lo，其中“e”和“o”表示偶数和奇数位线。存储单元阵列310包括可以多个存储单元行，每一个都分别连接到位线B/Le、B/Lo中的一条。所示实例中的每个单元行都可以由连接到相应位线的行选择晶体管SST(例如上述的选择晶体管1021、1022)、连接到共用源极线CSL的地选择晶体管GSL(如上述的选择晶体管1021、1022)、以及串联连接在行选择晶体管SST和地选择晶体管GST之间的多个存储单元M1-Mm(如上述的单元晶体管1011、…101N)形成。每个行选择晶体管SST、地选择晶体管GST和存储单元M1-Mm都可以根据上述实例性实施例中的一个形成。虽然图28中未示出，但是可将多于一行连接到位线。每条位线都连接到页面缓冲器块320中相应的页面缓冲器。
页面缓冲器块320包括多个页面缓冲器，用于根据自控制/解码电路340的控制信号读取和写入数据到存储阵列310中。Y门电路330可以选择页面缓冲器块320中的页面缓冲器，用于根据来自控制/解码电路340的控制信号输入数据或者输出数据。由于页面缓冲器块320、Y门电路330和控制/解码电路340的结构和操作都很公知，因此为了简明起见不再详细描述这些元件的结构和操作。代替地，采用实例性实施例、示出实例NAND闪存的美国专利7,042,770在此通过参考将其整体并入本文。
而且，将理解的是，实例性实施例不限于应用到具有以上关于图26到图28所述结构的NAND闪存中。代替地，实例性实施例可用于各种NAND闪存结构的单元阵列。
图29示出了另一实例性实施例。如所示出的，图32包括连接到存储控制器520的存储器510。存储器510可以是上述的NAND闪存。然而，存储器510不限于这些存储器结构，且可以是具有根据实例性实施例形成的存储单元的任一种存储器结构。
存储控制器520可提供用于控制存储器510操作的输入信号。例如，在图27到图28中的NAND闪存的情况下，存储控制器520可提供指令CMD和地址信号。将理解的是，存储控制器520可基于所接受的控制信号(未示出)控制存储器510。
图30示出了另一实例性实施例。如所示出的，图30包括连接到接口515的存储器510。存储器510可以是上述的NAND闪存。然而，存储器510不限于这些存储结构，且可以是具有根据实例性实施例形成的存储单元的任一种存储结构。
接口515可提供输入信号(如在外部产生的)，用于控制存储器510的操作。例如，在图27到图28的NAND闪存的情况下，接口515可以提供指令CMD和地址信号。将理解的是，接口515可根据所接收的控制信号(例如外部产生的，但是未示出)控制存储器510。
图31示出了另一实例性实施例。图31与图29相似，除了存储器510和存储控制器510已经体现为卡530以外。例如，卡530可以是存储卡如闪存卡。即，卡530可以是满足任何工业标准的卡，用于与消费者电子设备如数字照相机、个人计算机等一起使用。将理解，存储控制器520可以根据卡530从另一个(如外部的)设备接收的控制信号控制存储器510。
图32示出了另一实例性实施例。图32表示便携式设备6000。便携式设备6000可以是MP3播放器、视频播放器、组合视频和音频播放器等。如所示出的，便携式设备6000可包括存储器510和存储控制器520。便携式设备6000还可包括编码器和解码器610、显示部件620和接口630。
数据(视频、音频等)可经由存储控制器520通过编码器和解码器(EDC)610输入到存储器510或者从存储器510输出。如图32中的虚线所示，数据可从EDC 610直接输入到存储器510和/或从存储器510直接输出到EDC 610。
EDC 610可对数据编码，用于存储在存储器510中。例如，EDC 610对于音频数据可进行MP3编码以存储在存储器510中。可选的，EDC610可对视频数据进行MPEG编码(如，MPEG2、MPEG4等)以存储在存储器510中。再进一步地，EDC 610可包括多个编码器用于根据不同数据格式编码不同类型数据。例如，EDC 610可以包括用于音频数据的MP3编码器和用于视频数据的MPEG编码器。
EDC 610可以对于来自存储器510的输出解码。例如，EDC 610可以对从存储器510输出的音频数据进行MP3解码。可选的，EDC 610可以对自存储器510的视频数据输出进行MPEG解码(例如MPEG2、MPEG4等)。再进一步地，EDC 610可以包括多个解码器，用于根据不同数据格式解码不同类型数据。例如，EDC 610可以包括用于音频数据的MP3解码器和用于视频数据的MPEG解码器。
还将理解，EDC 610可以仅包括解码器。例如，已经编码的数据可由EDC 610接收并传送到存储控制器520和/或存储器510。
EDC 610可经由接口630接收用于编码的数据，或者接收已经编码的数据。接口630与公知标准相一致(例如，火线(firewire)、USB等)。接口630还包括多于一个接口。例如，接口630可包括火线(firewire)接口、USB接口等。自存储器510的数据还经由接口630输出。
显示部件620可以将自存存储器输出的数据和/或由EDC 610解码的数据显示给用户。例如，显示部件620可以包括扩音器插口用于输出音频数据、显示屏幕用于输出视频数据和/或其他。
图33示出了另一实例性实施例。如所示出的，存储器510可以与主系统700连接。主系统7000可以是处理系统，如个人计算机、数字照相机等。主系统7000可使用存储器510作为可拆卸存储介质。如所理解的，主系统7000提供输入信号，用于控制存储器510的操作。例如，在图27到图28中NAND闪存的情况下，主系统7000提供指令CMD和地址信号。
图34示出了其中主系统7000连接到图31的卡530的实例性实施例。在实例性实施例中，主系统7000可以将控制信号提供到卡530，以使存储控制器520提供控制存储器510的操作。
图35示出其它实例性实施例。如所示出的，存储器510可以连接到计算机系统8000中的中央处理单元(CPU)810。例如，计算机系统8000可以是个人计算机、个人数据助理等。存储器510可以直接与CPU810连接，经由总线等连接。将理解，为了清楚起见，图35未示出包括在计算机系统8000中的全部补充部件。
图36示出了其他实例性实施例。如所示出的，系统900可以包括控制器910，输入/输出设备920，例如小键盘、键盘和/或显示器、存储器930和/或接口940。在实例性实施例中，每个系统元件都可以通过总线950相互组合。
控制器910包括一个或多个微处理器、数字信号处理器、微控制器或任何与上述相似的处理器。存储器930可用于存储数据和/或由控制器910执行的指令。存储器930可以是上面实例性实施例中描述的任一种存储器中的任何一种。
接口940可用于将数据传送到另一系统和/或自另一系统传送数据，该另一系统例如使通讯网络。系统900可以是移动系统的一部分，如PDA、便携式计算机、网络输入板、无线电话、移动电话、数字音乐播放器、存储卡或传送和/或接收信息的其他系统。
由此描述了实例性实施例，明显的是，其可以很多种方式变化。不认为这种变化脱离了实例性实施例，且意指所有这种修改都包括在所附权利要求的范围内。

Claims (34)

1.一种存储晶体管，包括：
衬底；
在衬底上的遂穿绝缘图形；
在遂穿绝缘图形上的电荷存储图形；
在电荷存储图形上的阻挡绝缘图形；
在阻挡绝缘图形上的栅极，阻挡绝缘图形包围栅极。
2.一种非易失性存储器，包括：
串联的多个如权利要求1中的存储晶体管；和
在串联的多个单元晶体管中每一个之间的多个辅助结构。
3.如权利要求2的非易失性存储器，其中，所述多个辅助结构中的每一个都是虚拟掩模图形。
4.如权利要求3的非易失性存储器，其中，所述每个虚拟掩模图形都是绝缘体。
5.如权利要求3的非易失性存储器，还包括：
在多个存储晶体管每个端部处的选择晶体管，所述选择晶体管包括阻挡绝缘图形和选择栅极，所述阻挡绝缘图形包围选择栅极；和
在每个选择晶体管和多个存储晶体管之间的间隙壁。
6.如权利要求5的非易失性存储器，所述衬底进一步包括在间隙壁下方的掺杂区。
7.如权利要求3的非易失性存储器，还包括：
在多个存储晶体管中每一个端部处的虚拟选择晶体管，所述虚拟选择晶体管包括阻挡绝缘图形和虚拟选择栅极，所述阻挡绝缘图形包围所述虚拟选择栅极；
在虚拟选择晶体管每个端部处的选择晶体管，该选择晶体管包括阻挡绝缘图形和选择栅极，该阻挡绝缘图形包围所述选择栅极；
在每个选择晶体管和多个存储晶体管之间的第一间隙壁；和
在每个虚拟选择晶体管和每个选择晶体管之间的第二间隙壁。
8.如权利要求7的非易失性存储器，所述衬底还包括在第一和第二间隙壁下方的掺杂区。
9.如权利要求2的非易失性存储器，其中所述多个辅助结构中的每一个都是辅助栅极结构。
10.如权利要求9的非易失性存储器，其中所述每个辅助结构都是导体。
11.如权利要求10的非易失性存储器，其中所述每个辅助栅极结构都包括阻挡绝缘图形和辅助栅极。
12.如权利要求9的非易失性存储器，还包括：
在多个单元晶体管的每个端部处的选择晶体管，所述选择晶体管包括阻挡绝缘图形和选择栅极，所述阻挡绝缘图形包围所述选择栅极；和
在每个选择晶体管和多个单元晶体管之间的间隙壁。
13.如权利要求12的非易失性存储器，所述衬底还包括在间隙壁下方的掺杂区。
14.如权利要求9的非易失性存储器，还包括：
在多个单元晶体管的每个端部处的虚拟选择晶体管，所述虚拟选择晶体管包括阻挡绝缘图形和虚拟选择栅极，所述阻挡绝缘图形包围所述虚拟选择栅极；
在虚拟选择晶体管每个端部处的选择晶体管，所述选择晶体管包括阻挡绝缘图形和选择栅极，所述阻挡绝缘图形包围所述选择栅极；
在每个虚拟选择晶体管和多个单元晶体管之间的第一间隙壁；和
在每个虚拟选择晶体管和每个选择晶体管之间的第二间隙壁。
15.如权利要求14的非易失性存储器，所述衬底还包括在第一和第二间隙壁下方的掺杂区。
16.一种叠置的非易失性存储结构，包括：
多个垂直叠置的如权利要求2的存储器；和
在多个垂直叠置存储器中每一个之间的绝缘体。
17.一种系统，包括：
接口，用于接收系统数据和向外发送数据到所述系统；
I/O设备，用于从用户接收输入数据和将输出数据输出到数据；
控制器，用于控制所述系统的操作；
如权利要求2的非易失性存储器，存储由所述控制器执行的指令；和
总线，用于在接口、I/O设备、控制器和非易失性存储器之间传送数据。
18.一种非易失性存储器，包括：
至少一个存储单元结构；和
至少一个辅助栅极单元结构，其中，当所述至少一个存储单元结构处于编程状态时，所述至少一个辅助栅极单元结构也处于编程状态。
19.如权利要求18的非易失性存储器，其中在所述编程操作和读取操作期间，至少一个辅助栅极单元结构被以正向电压偏置。
20.如权利要求18的非易失性存储器，其中以大于或等于所述至少一个存储单元结构电压的电压来偏置所述至少一个辅助栅极单元结构，或者所述至少一个辅助栅极单元结构浮置。
21.一种对非易失性存储器编程的方法，包括：
对至少一个存储单元结构和至少一个辅助栅极单元结构编程，以使所述至少一个存储单元结构和所述至少一个辅助栅极单元结构同时处于编程状态。
22.一种制造单元晶体管方法，包括：
提供衬底；
在所述衬底上形成遂穿绝缘图形；
在所述遂穿绝缘图形上形成电荷存储图形；
在所述电荷存储图形上形成阻挡绝缘图形；和
在所述阻挡绝缘图形上形成栅极以使阻挡绝缘图形包围所述栅极。
23.如权利要求22的方法，还包括：
形成串联的多个单元晶体管；和
在串联的多个单元晶体管中每一个之间形成多个辅助结构。
24.如权利要求23的方法，其中所述多个辅助结构中的每一个都是虚拟掩模图形。
25.如权利要求24的方法，其中所述每个虚拟掩模图形都是绝缘体。
26.如权利要求25的方法，其中所述每个虚拟掩模图形都包括下部掩模图形和上部掩模图形。
27.如权利要求24的方法，还包括：
在多个单元晶体管中每一个端部处形成选择晶体管，该形成选择晶体管包括形成阻挡绝缘图形和选择栅极，以使所述阻挡绝缘图形包围所述选择栅极；和
在每个选择晶体管和多个单元晶体管之间形成间隙壁。
28.如权利要求24的方法，还包括：
在多个单元晶体管中每个端部处形成虚拟选择晶体管，该虚拟选择晶体管包括阻挡绝缘图形和虚拟选择栅极，以使阻挡绝缘图形包围所述虚拟选择栅极；
在虚拟选择晶体管的每一个端部处形成选择晶体管，该选择晶体管包括阻挡绝缘图形和选择栅极，以使所述阻挡绝缘图形包围所述选择晶体管；
在每个虚拟选择晶体管和多个单元晶体管之间形成第一间隙壁；和
在每个虚拟选择晶体管和每个选择晶体管之间形成第二间隙壁。
29.如权利要求23的方法，其中所述多个辅助结构中的每一个都是辅助栅极结构。
30.如权利要求29的方法，其中所述每个辅助栅极结构都是导体。
31.如权利要求30的方法，其中所述每个辅助栅极结构都包括阻挡绝缘图形和辅助栅极。
32.如权利要求29的方法，还包括：
在多个单元晶体管中每一个端部处形成选择晶体管，该选择晶体管包括阻挡绝缘图形和选择栅极，以使所述阻挡绝缘图形包围所述选择栅极；和
在每个选择晶体管和多个单元晶体管之间形成间隙壁。
33.如权利要求29的方法，还包括：
在多个单元晶体管的每个端部处形成虚拟选择晶体管，该虚拟选择晶体管包括阻挡绝缘图形和虚拟选择栅极，以使所述阻挡绝缘图形包围所述虚拟选择栅极；
在虚拟选择晶体管的每个端部处形成选择晶体管，该选择晶体管包括阻挡绝缘图形和选择栅极，以使所述阻挡绝缘图形包围所述选择栅极；
在每个虚拟选择晶体管和多个单元晶体管之间形成第一间隙壁；和
在每个虚拟选择晶体管和每个选择晶体管之间形成第二间隙壁。
34.一种非易失性存储器，包括：
衬底；
多个单元晶体管，每一个都包括衬底中的源极区和漏极区；和
在所述源极区和漏极区上方的多个辅助栅极结构。
CNA2007101666753A 2006-11-03 2007-11-05 存储器件及其操作和制造方法 Pending CN101232048A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20060108528 2006-11-03
KR1020060108528 2006-11-03
KR1020070014989 2007-02-13
US11/898,252 2007-09-11

Publications (1)

Publication Number Publication Date
CN101232048A true CN101232048A (zh) 2008-07-30

Family

ID=39648187

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101666753A Pending CN101232048A (zh) 2006-11-03 2007-11-05 存储器件及其操作和制造方法

Country Status (3)

Country Link
KR (1) KR100855978B1 (zh)
CN (1) CN101232048A (zh)
TW (1) TW200830539A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427810A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 集成电路及其制造方法
CN111630598A (zh) * 2018-01-23 2020-09-04 松下半导体解决方案株式会社 非易失性存储装置以及其写入方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102635349B1 (ko) * 2016-07-13 2024-02-07 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012341B2 (ja) * 1999-07-14 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置
JP3851914B2 (ja) * 2003-07-09 2006-11-29 株式会社東芝 不揮発性半導体記憶装置
US20060017085A1 (en) * 2004-07-26 2006-01-26 Prateep Tuntasood NAND flash memory with densely packed memory gates and fabrication process
JP4271111B2 (ja) 2004-09-21 2009-06-03 株式会社東芝 不揮発性半導体記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427810A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 集成电路及其制造方法
US10672783B2 (en) 2017-08-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and method for manufacturing the same
US10879258B2 (en) 2017-08-30 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell comprising a metal control gate with a work function for an enlarged operation window
US11424261B2 (en) 2017-08-30 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with different memory gate work functions
CN111630598A (zh) * 2018-01-23 2020-09-04 松下半导体解决方案株式会社 非易失性存储装置以及其写入方法
CN111630598B (zh) * 2018-01-23 2023-04-11 新唐科技日本株式会社 非易失性存储装置以及其写入方法

Also Published As

Publication number Publication date
KR100855978B1 (ko) 2008-09-02
KR20080040537A (ko) 2008-05-08
TW200830539A (en) 2008-07-16

Similar Documents

Publication Publication Date Title
US7936611B2 (en) Memory device and method of operating and fabricating the same
CN101197379B (zh) 存储器件及其制造方法
US11177274B2 (en) Vertical non-volatile memory device, method of fabricating the same device, and electric-electronic system having the same device
US5717636A (en) EEPROM memory with contactless memory cells
CN101971324B (zh) 具有到单个导电柱的一对存储器单元串的存储器阵列
CN106169477B (zh) 包括阻挡层的存储器件
US20130044545A1 (en) Non-volatile memory device having vertical structure and method of operating the same
KR20100083566A (ko) 적층 구조의 비휘발성 메모리 소자, 메모리 카드 및 전자 시스템
KR20100000652A (ko) 비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템
JP2011044222A (ja) Ｎａｎｄ型フラッシュメモリ
US9748254B2 (en) Convex shaped thin-film transistor device having elongated channel over insulating layer in a groove of a semiconductor substrate
KR20100051121A (ko) 메모리 셀용 박막 게이트 구조물 및 이를 형성하는 방법
US7781822B2 (en) Nonvolatile semiconductor memory
CN101188239A (zh) 半导体器件及其形成方法
JP2009054942A (ja) 不揮発性半導体記憶装置
US8064259B2 (en) Nonvolatile NAND-type memory devices including charge storage layers connected to insulating layers
CN101232048A (zh) 存储器件及其操作和制造方法
US20090230456A1 (en) Semiconductor device
KR100742065B1 (ko) Ｎｒｏｍ 플래시 메모리 트랜지스터, 그 제조 방법, 및 그를 포함하는 메모리 어레이 및 전자 시스템
US8536638B2 (en) Method of manufacturing a semiconductor device having lower leakage current between semiconductor substrate and bit lines
US20050128806A1 (en) Non-volatile semiconductor memory array structure and operations
US8169018B2 (en) Non-volatile memory device
US20240071500A1 (en) Memory array structures and methods of their fabrication
CN117241582A (zh) 半导体存储装置及半导体存储装置的制造方法
CN115731965A (zh) 包含栅极泄漏晶体管的存储器装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080730