CN101231973A - 显示装置及其制造方法 - Google Patents
显示装置及其制造方法 Download PDFInfo
- Publication number
- CN101231973A CN101231973A CNA2008100039754A CN200810003975A CN101231973A CN 101231973 A CN101231973 A CN 101231973A CN A2008100039754 A CNA2008100039754 A CN A2008100039754A CN 200810003975 A CN200810003975 A CN 200810003975A CN 101231973 A CN101231973 A CN 101231973A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- electrode
- joint portion
- semiconductor layer
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 85
- 239000004020 conductor Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims abstract description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000012535 impurity Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000003466 welding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种能够在薄膜晶体管中可靠性良好地形成电极的显示装置的制造方法，由如下步骤构成：准备具有依次层叠有栅极信号线、绝缘膜、半导体层及导体层而成的层叠体的基板；至少在薄膜晶体管的形成区域，将光致抗蚀剂膜作为掩模对上述导体层进行选择蚀刻而形成上述薄膜晶体管的漏电极及源电极，这两个电极由如下图案构成：在俯视观察时，一个电极形成为包围另一个电极的前端部、一端侧开放且另一端侧具有结合部的大致U字状，该结合部的与上述另一个电极相反一侧的边上形成有突出部；将使上述光致抗蚀剂膜原样流回而形成的变形光致抗蚀剂膜作为掩模，来对上述半导体层进行蚀刻。
Description
技术领域
本发明涉及一种显示装置及其制造方法，尤其涉及具有薄膜晶体管的显示装置及其制造方法。
背景技术
这种显示装置构成如下：在其显示部具有以矩阵状配置的多个像素，由经栅极信号线供给的扫描信号使上述各像素所具有的薄膜晶体管导通，来依次选择该各像素列，与该选择定时相应地，经与其他像素列的对应像素共用连接的漏极信号线向该像素列的各像素供给影像信号。
作为上述薄膜晶体管，有相对于半导体层而在下层配置栅电极的所谓底栅型晶体管，在其制造中，有时使用所谓抗蚀剂流回(resistreflow)方式的方法。
即，在通过使半导体层上表面的导体层图案化而形成了漏电极和源电极后，使形成于这些电极上表面的光致抗蚀剂膜残留，通过使该光致抗蚀剂膜流回来形成作为用于选择蚀刻上述半导体层的掩模的光致抗蚀剂膜(变形光致抗蚀剂膜)。
通过使用这样的方法，在形成用于选择蚀刻半导体层的掩模时，能够省略一次使用光刻技术，因此能够减少制造步骤。
该方法的详细内容例如公开于下述专利文献1中。
专利文献1：日本专利公开2002-83765号公报
发明内容
但是，这样形成的薄膜晶体管，例如在将其各电极中的一个电极形成为U字形图案时，在由平行配置的两个棒状构成的各导体层的结合部处，从外侧向内侧产生挖去部，而且，在最差的情况下，该挖去部的挖去延伸，确认出会产生电极在该结合部的部分处分裂这样的问题。
本发明人追究上述原因而判断得知存在如下性质：在使形成于电极上表面的光致抗蚀剂膜流回时，在该电极的上述结合部的外侧端部(前端部)处，该光致抗蚀剂膜不能流动为使其充分覆盖该部位，从而在该部位不能形成掩模。
本发明的目的在于提供一种能够在薄膜晶体管中可靠性良好地形成电极的显示装置的制造方法。
本发明的另一目的在于提供一种能够在薄膜晶体管中可靠性良好地形成电极的显示装置。
如下所示，简要说明本申请所公开的技术方案中的代表性技术方案的概要。
(1)本发明的显示装置的制造方法，例如由如下步骤构成：
准备具有依次层叠有栅极信号线、绝缘膜、半导体层及导体层而成的层叠体的基板；
至少在薄膜晶体管的形成区域将光致抗蚀剂膜作为掩模对上述导体层进行选择蚀刻而形成上述薄膜晶体管的漏电极及源电极，这两个电极由如下图案构成：在俯视观察时，其中的一个电极形成为包围另一个电极的前端部、一端侧开放且另一端侧具有结合部的大致U字状，该结合部的与上述另一个电极相反一侧的边上形成有突出部；
将使上述光致抗蚀剂膜原样流回而形成的变形光致抗蚀剂膜作为掩模，来对上述半导体层进行蚀刻。
(2)本发明的显示装置，例如在基板上具有依次层叠的栅极信号线、绝缘膜、半导体层及导体层，
上述导体层至少构成薄膜晶体管的漏电极及源电极，该漏电极及源电极间隔上述半导体层的与上述栅极信号线重叠的沟道区域而配置；
上述漏电极及源电极中的一个电极形成为如下图案：在俯视观察时，一个电极形成为包围另一个电极的前端部、一端侧开放且另一端侧具有结合部的大致U字状，该结合部的与上述另一个电极相反一侧的边上形成有突出部；
上述半导体层形成为如下图案：在俯视观察时具有伸出部，该伸出部至少包括形成有上述突出部的部分，相对于上述导体层向外侧伸出。
(3)本发明的显示装置，例如以(2)的构成为前提，其特征在于：上述突出部的前端为半圆形状。
(4)本发明的显示装置，例如以(2)的构成为前提，其特征在于：上述突出部的前端为矩形形状。
(5)本发明的显示装置，例如以(2)的构成为前提，其特征在于：上述一个电极由经连接部与由上述导体层构成的漏极信号线电连接的漏电极构成，上述突出部兼作为上述连接部。
(6)本发明的显示装置的制造方法，例如由如下步骤构成：
准备具有依次层叠有栅极信号线、绝缘膜、半导体层及导体层而成的层叠体的基板；
至少在薄膜晶体管的形成区域，将光致抗蚀剂膜作为掩模对上述导体层进行选择蚀刻而形成上述薄膜晶体管的漏电极及源电极，该各电极由如下图案构成：在俯视观察时，一个电极形成为包围另一个电极的前端部、一端侧开放且另一端侧具有结合部的大致U字状，该结合部形成为比其他部分宽度大；
将使上述光致抗蚀剂膜原样流回而形成的变形光致抗蚀剂膜作为掩模，来对上述半导体层进行蚀刻。
(7)本发明的显示装置，例如在基板上具有依次层叠的栅极信号线、绝缘膜、半导体层及导体层，
上述导体层至少构成薄膜晶体管的漏电极及源电极，该漏电极及源电极间隔上述半导体层的与上述栅极信号线重叠的沟道区域地配置；
上述漏电极及源电极中的一个电极形成为如下图案：在俯视观察时，一个电极形成为包围另一个电极的前端部、一端侧开放且另一端侧具有结合部的大致U字状，该结合部具有比其他部分宽度大的宽幅部；
上述半导体层形成为如下图案：在俯视观察时具有伸出部，该伸出部至少包含形成有上述宽幅部的部分，相对于上述导体层向外侧伸出。
(8)本发明的显示装置，例如以(7)的构成为前提，其特征在于：上述一个电极的结合部的与上述另一个电极相反一侧的边部构成为U字状，具有其宽度达到该结合部中央的的宽幅部。
(9)本发明的显示装置，例如以(7)的构成为前提，其特征在于：上述一个电极的结合部的上述另一个电极一侧的边部构成为U字状，上述一个电极的结合部的与上述另一个电极相反一侧的边部构成为工字状(コ字状)。
另外，本发明不限于以上构成，在不脱离本发明的技术思想的范围内可进行各种变形。
如此构成的显示装置，能够在其薄膜晶体管中可靠性良好地形成电极。
附图说明
图1是表示本发明的显示装置的一实施例的构成图，是表示薄膜晶体管的一部分的俯视图。
图2是表示本发明的显示装置的像素的一实施例的等效电路图。
图3A～图3C是表示本发明的显示装置的像素的一实施例的构成图。
图4A～图4F是表示本发明的显示装置的制造方法的一实施例的步骤图。
图5是表示本发明的显示装置的一制造步骤中的该显示装置截面的图。
图6是表示本发明的显示装置的另一实施例的构成图。
图7是表示本发明的显示装置的另一实施例的构成图。
图8是表示本发明的显示装置的另一实施例的构成图。
图9是表示本发明的显示装置的另一实施例的构成图。
图10是表示在未应用本发明时的问题的说明图。
具体实施方式
以下，使用附图说明本发明的显示装置的实施例。
图2中，作为本发明的显示装置例如以液晶显示装置为例，图2表示该液晶显示装置中像素的等效电路的一实施例。图2表示在隔着液晶相对配置的各基板中一基板SUB的靠液晶一侧形成于表面的电路，表示相互相邻的例如2×3个像素上的电路。
在图2中，各像素通过沿图中y方向延伸并相邻的一对漏极信号线DL、和沿x方向延伸并相邻的一对栅极信号线GL而与其他相邻的像素隔出各自的区域。
在像素的一角处，形成由MIS型构造构成的薄膜晶体管TFT(ThinFilm Transistor)，其栅电极与其所接近的栅极信号线GL连接，漏电极与其所接近的漏极信号线DL连接。
在各像素的区域内，形成由一对电极构成的像素电极PX和对置电极CT，各像素电极PX与上述薄膜晶体管TFT的源电极连接，该对置电极CT与沿图中x方向延伸的共用信号线CL连接。
在这样的电路构成中，经共用信号线CL对各像素的对置电极CT施加基准电压(相对于影像信号成为基准的电压)，例如从图中上方起依次对栅极信号线GL施加栅极电压，从而选择像素行，相应于其选择定时，对各漏极信号线DL供给影像信号，从而经因上述栅极电压而与上述像素行的各像素导通的薄膜晶体管TFT对像素电极PX施加该影像信号的电压。在该像素电极PX与对置电极CT之间产生与上述影像信号电压对应强度的所谓横电场，相应于该横电场的强度，使液晶分子产生动作。
如此表示的电路中，在其栅极信号线GL、漏极信号线DL、薄膜晶体管TFT处是同样的几何配置，但例如对置电极CT在像素的大部分(例如80％以上)区域形成为面状，像素电极PX由隔着绝缘膜而与上述对置电极CT重叠的多个带状电极构成。
因此，在像素电极PX与对置电极CT之间形成有液晶、和将上述绝缘膜作为介电体膜的电容元件，在对上述像素电极PX施加了影像信号时，利用该电容元件以较长时间积蓄该影像信号的施加。
图3A～图3C是表示例如由透明基板构成的上述基板SUB的靠液晶一侧表面上所形成的像素构成的图。图3A～图3C所示的像素表示一个像素。
在图3A～图3C中，图3A是俯视图，图3B是图3A的b-b剖视图，图3C是图3A的c-c剖视图。
首先，在基板SUB的靠液晶一侧的面(表面)上平行地形成具有较大距离的栅极信号线GL及共用信号线CL。
在栅极信号线GL与共用信号线CL之间的区域形成有例如由ITO(Indium-Tin-Oxide)的透明导电材料构成的对置电极CT。对置电极CT在其共用信号线CL一侧的边部与该共用信号线CL重叠地形成，由此，与该共用信号线CL电连接。
而且，在基板SUB的表面上以覆盖上述栅极信号线GL、共用信号线CL、及对置电极CT的方式形成绝缘膜GI。该绝缘膜GI在后述的薄膜晶体管TFT的形成区域中起到该薄膜晶体管TFT的栅极绝缘膜的作用，相应于该薄膜晶体管TFT的栅极绝缘膜的要求设定该绝缘膜GI的膜厚等。
在上述绝缘膜GI的上表面、且与上述栅极信号线GL的一部分重叠的区域，形成有例如由非晶硅构成的半导体层AS。该半导体层AS成为上述薄膜晶体管TFT的半导体层。
该半导体层AS将在后述详述，该半导体层AS不限于该薄膜晶体管TFT的形成区域，在漏极信号线DL的下层，以及在将该漏极信号线DL与薄膜晶体管TFT的漏电极DT电连接的连接部JC的下层，以及在薄膜晶体管TFT的源电极ST的超过了该薄膜晶体管TFT的形成区域而延伸的部分的下层，分别形成有该半导体层AS。这样的半导体层AS，是通过例如用所谓的抗蚀剂流回方法形成该薄膜晶体管TFT而由上述图案形成的，在例如漏极信号线DL处构成较小的台阶，起到能够避免所谓的层断的问题。在以下的说明中，上述半导体层AS中的形成于薄膜晶体管TFT的形成区域之外的区域的半导体层有时用附图标记AS’表示。
沿图中y方向延伸地形成漏极信号线DL，该漏极信号线DL的一部分处具有向上述薄膜晶体管TFT侧延伸的延伸部，该延伸部(连接部JC)与形成于上述半导体层AS上的该薄膜晶体管TFT的漏电极DT连接。此时，上述连接部JC例如与上述栅极信号线GL重叠地形成。
在形成该漏极信号线DL及漏电极DT时同时形成的源电极ST，在上述半导体层AS上与上述漏电极DT相对，且具有从该半导体层AS上向像素区域侧延伸一些的延伸部。该延伸部延伸至稍后说明的与像素电极PX连接的焊盘部PD。
在绝缘膜GI上形成上述半导体层AS时，例如在绝缘膜GI表面涂敷形成高浓度杂质，例如在将上述漏电极DT及源电极ST形成图案后，将该漏电极DT及源电极ST作为掩模而对除了该漏电极DT及源电极ST的形成区域以外的区域上所形成的高浓度杂质层进行蚀刻。这是为了在半导体层AS与漏电极DT及源电极ST各自之间残留高浓度杂质层而将该杂质层形成为电阻连接层。
如此，上述薄膜晶体管TFT被构成为将栅极信号线GL作为栅电极的所谓倒交错构造的MIS构造的晶体管。
在MIS构造的晶体管中，通过施加偏压来进行驱动，使得交替漏电极DT与源电极ST，但在本说明书的说明中，为了便于说明，将与漏极信号线DL连接的一侧电极称为漏电极DT，将与像素电极PX连接的一侧电极称为源电极ST。
在基板SUB的表面上形成有覆盖上述薄膜晶体管TFT的保护膜PAS。该保护膜PAS是为了避免使该薄膜晶体管TFT与液晶直接接触而设置的。该保护膜PAS夹设于上述对置电极CT与后述的像素电极PX之间，与上述绝缘膜GI一起起到设于该对置电极CT与像素电极PX之间的电容元件的介电体膜的作用。
在上述保护膜PAS的上表面形成有像素电极PX。该像素电极PX例如由ITO(Indium-Tin-Oxide)等透明导电材料形成，在较大的面积范围内与上述对置电极CT重叠而形成。
该像素电极PX具有电极组，该电极组由许多带状电极构成，该许多带状电极沿与长度方向交叉的方向并列设有许多狭缝，从而两端被相互连接起来。
在上述基板SUB的表面上覆盖像素电极PX而形成有取向膜(未图示)，由该取向膜设定与该取向膜直接接触的液晶分子的初始取向方向。
如图3A所示，将像素区域分成例如图中上下两部分，在其一方区域上例如向相对于栅极信号线GL的行进方向为+45°的方向延伸地形成像素电极PX的各电极，在另一方区域向-45°方向延伸地形成像素电极PX的各电极。采用所谓的多漏极方式，在1像素内的像素电极PX上所设置的狭缝方向(像素电极PX的电极组方向)为单一的情况下，消除了由于观察方向的不同而产生的着色的问题。因此，也不必一定做成这样的结构。
在上述实施例中，薄膜晶体管TFT的半导体层是非晶硅形成的，但也可以用多晶硅形成该薄膜晶体管TFT。
图1是放大表示图3A～图3C所示的薄膜晶体管TFT(图中虚线框Q的部分)的俯视图。
在覆盖栅极信号线GL而形成的绝缘膜GI(未图示)的上表面形成有半导体层AS。
上述半导体层AS通过将与在该半导体层AS上表面形成图案而成的半导体层大致相同形状的光致抗蚀剂膜(变形抗蚀剂膜)作为掩模的选择蚀刻而形成的，简单而言，该图案是与该导体层大致同样的形状。对于该半导体层AS的图案，在后面将进一步详述。
首先，上述半导体层由重叠配置于上述栅极信号线GL的半导体层AS上所形成的薄膜晶体管TFT的漏电极DT和源电极ST构成。
上述漏电极DT由如下的图案形成：在俯视观察时为大致U字形，由两个棒状构成的各导体层使其长度方向沿图中y方向一致地平行配置，在图中下方端部具有由导体层相互结合的结合部CB(在图中上方的端部具有开放部)。
上述漏电极DT还由如下的图案形成：在由两个棒状构成的上述各导体层及构成结合部CB的导体层中，形成为各自的宽度大致均匀，并且在上述结合部CB的大致中央部处，在与上述沟道区域CH相反一侧的边上具有由半圆形形状构成的突出部PJ。
由此，该漏电极DT形成为，在上述结合部CB的大致中央部比除了该中央部以外的其他部分的宽度大。
由这样的图案形成的上述漏电极DT如后所述，在形成该漏电极DT时，在与上述沟道区域CH相反一侧的边上挖去必要以上的部分而形成上述结合部CB，做成可以避免在最差情况下发生上述结合部CB断裂这样的问题。
该漏电极DT是通过上述导体层的选择蚀刻而与漏极信号线DL一起形成的，具有用于与该漏极信号线DL电连接的连接部JC。
存在在形成上述漏电极DT时同时形成的源电极ST，该源电极ST由从上述漏电极DT的开放部一侧插入并延伸到结合部CB一侧的线状图案构成，沿图中y方向延伸地配置。
由此，在俯视观察时，上述漏电极DT构成包围源电极ST前端部那样配置的图案，在上述漏电极DT与源电极ST相互相对的半导体层AS面上构成U字状的沟道区域CH。由此，能够增大该沟道区域CH中的沟道宽度。
上述源电极ST相对于上述栅极信号线GL而向图中上方的像素区域侧延伸并越过该栅极信号线GL，为了实现上述源电极ST与未图示的像素电极PX的连接，而连接在焊盘部PD上。该焊盘部PD也是通过上述导体层的选择蚀刻而形成的，与上述源电极ST一起形成。
上述半导体层AS中，当然，分别构成漏极信号线DL、连接部JC、漏电极DT、源电极ST及焊盘部PD的导体层的下层区域(与导体层重叠的区域)、以及漏电极DT与源电极ST之间的沟道区域CH具有伸出部，该伸出部从由它们确定的轮廓延伸，且沿该轮廓的大致全周向外侧延伸一些。
在此，在该半导体层AS的向外侧延伸的伸出部处做成沿上述轮廓的“大致”全周是由于如下缘故，即：在上述全周的局部，例如在上述漏电极DT的上述开放部(与上述结合部CB相反一侧的部分)一侧的电极端TE处，往往不形成上述半导体层AS向外侧的伸出。若导体层存在如上述电极端TE那样突出的部分，则在光致抗蚀剂膜流回时，有时该光致抗蚀剂膜覆盖上述电极端TE而不会流动到该电极端TE的外侧。
但是，即使在该情况下，由于在漏电极DT的上述结合部CB形成有上述突出部PJ，因此，可确保上述半导体层AS中该突出部PJ及上述结合部CB向外侧的伸出。
通过在漏电极DT上设置上述突出部PJ，在进行流回之前，光致抗蚀剂膜增加了与形成在该突出部PJ的上方相应的量，在进行流回时，该光致抗蚀剂膜容易流动到该突出部PJ前端的外侧，这是由于该突出部PJ被变形光致抗蚀剂膜充分覆盖的缘故。
图4A～图4F是以上述薄膜晶体管TFT的部分表示本发明的显示装置的制造方法的一实施例的步骤图。图4A～图4F所示的各步骤图表示图1的VI-VI截面。以下，使用图4A～图4F按步骤顺序进行说明。
首先，如图4A所示，准备在主表面(液晶一侧的面)形成有栅极信号线GL、及覆盖该栅极信号线GL的绝缘膜GI的基板SUB。
然后，例如用CVD方法，在上述基板SUB的绝缘膜GI的整个上表面上依次层叠半导体层AS及导体层CDT。
在此，上述半导体层AS例如由非晶硅构成，其表面形成为涂敷有高浓度n型杂质的高浓度杂质层CNL。该高浓度杂质层CNL起到薄膜晶体管TFT的电阻连接层的作用。
接着，如图4B所示，在上述导体层CDT的整个表面上涂布光致抗蚀剂膜，利用公知的光刻技术选择除去该光致抗蚀剂膜而形成图案。
在此，残留的光致抗蚀剂膜PTR的图案与要通过上述导体层CDT的选择蚀刻而残留的图案相同。
接着，如图4C所示，将残留的光致抗蚀剂膜PTR作为掩模而对导体层CDT及上述高浓度杂质层CNL依次进行选择蚀刻。在此，例如对导体层CDT采用所谓的湿式蚀刻，对高浓度杂质层CNL采用干式蚀刻。
利用通过该选择蚀刻而残留的导体层CDT，形成有薄膜晶体管TFT的漏电极DT及源电极ST、与上述漏电极DT连接的漏极信号线DL(也包含与该漏电极DT连接的连接部JC)、上述源电极ST的与像素电极连接的焊盘部PD。
在导体层CDT及上述高浓度杂质层CNL的选择蚀刻结束了的阶段，不必除去上述光致抗蚀剂膜PTR，而进入下一步骤。
接着，如图4D所示，使上述光致抗蚀剂膜PTR流回而形成有变形光致抗蚀剂膜PTR’。通过该流回形成的变形光致抗蚀剂膜PTR’是如下形成的：例如将上述光致抗蚀剂膜PTR在有机溶剂溶液的蒸气中暴露1～3分钟，由此，使该光致抗蚀剂膜PTR逐渐渗透有机溶剂溶液，使有机溶剂溶液溶解于该光致抗蚀剂膜PTR中而形成变形光致抗蚀剂膜PTR’。
在俯视观察时，通过该流回而在形成图案后的导体层CDT上方形成的上述光致抗蚀剂膜PTR延及到该导体层CDT的外侧，换言之，流动到从该导体层CDT的轮廓伸出的部分。
在该情况下，在存在与该导体层CDT相邻配置的其他导体层CDT时，自该导体层CDT流动的光致抗蚀剂膜PTR与自其他导体层CDT流动的光致抗蚀剂膜PTR相互汇流，该导体层CDT与其他导体层CDT之间的狭窄区域被该光致抗蚀剂膜PTR(PTR’)掩埋。即，在相当于漏电极DT与源电极ST之间的沟道区域CH的部分，由该变形光致抗蚀剂膜PTR’掩埋。
进而，在上述光致抗蚀剂膜PTR进行流回时，有时在上述导体层CDT中的、上述漏电极DT的开放部(与上述结合部CB相反一侧的部分)一侧的电极端TE处，光致抗蚀剂膜未充分覆盖。这是因为，如上所述，在光致抗蚀剂膜PTR进行流回时，该光致抗蚀剂膜PTR具有难以流动到上述电极端TE外侧的性质。
如上所述，在形成于上述漏电极DT的结合部CB上的突出部PJ的前端PE处，形成于该突出部PJ上方的光致抗蚀剂膜PTR流回而覆盖该突出部PJ。作为图1的V-V剖视图的图5表示利用由流回形成的变形光致抗蚀剂膜PTR’而将上述漏电极DT的结合部CB与上述突出部PJ一起充分覆盖的情况。
在该情况下，在上述导体层CDT例如由铝(Al)、钛(Ti)、或钼(Mo)构成的情况下，即使在对半导体层AS进行干式蚀刻而进行选择蚀刻的情况下，由于该导体层CDT被变形光致抗蚀剂膜PTR’充分覆盖，因此，也具有能够避免发生自该导体层CDT隆起的效果。
接着，如图4E所示，将流回而成的变形光致抗蚀剂膜PTR’作为掩模，通过例如干式蚀刻对从该掩模露出的半导体层AS进行选择蚀刻。由此，该半导体层AS形成为图1所示的图案。
如图4F所示，通过除去上述变形光致抗蚀剂膜PTR’，完成了薄膜晶体管TFT的形成。其后，在基板SUB的表面形成覆盖该薄膜晶体管TFT的上述保护膜PAS，在该保护膜PAS的上表面形成像素电极PX。
在经这样的步骤形成了薄膜晶体管TFT的漏电极DT不具有突出部PJ的图案时，如与图1对应的图10所示，有时在该漏电极DT的结合部CB的外侧边的一部分上与其下层的半导体层AS一起产生挖去部SCP。这是由于在该部分处变形光致抗蚀剂膜PTR’以未充分覆盖的状态进行蚀刻。
在上述实施例中，薄膜晶体管TFT的形成于漏电极DT的上述突出部PJ形成为半圆形形状，但也不必一定限定于该形状。例如，如与图1对应的图6所示，可以将形成在该漏电极DT上的上述突出部PJ形成为由矩形构成的形状。总之，只要是通过设置该突出部PJ，而在该漏电极DT的结合部CB的大致中央处形成比除去该中央部以外的部分的宽度大即可。
由此，如图7所示，可以将漏电极DT形成为如下图案：在漏电极DT的开放部一侧具有宽度w，在结合部CB处随着接近其中央部宽度逐渐变大，在该中央部具有最大宽度W(＞w)。
如图8所示，也可以将漏电极DT形成为如下图案：在源电极ST一侧的边上做成在结合部CB处具有圆弧的U字状，在与源电极ST侧相反一侧的边上做成在结合部CB具有矩形的大致工字状，从而在开放部一侧具有宽度w的结合部CB的中央部具有宽度W(＞w)。
图9表示在薄膜晶体管TFT的漏电极DT中，在其结合部CB上形成突出部PJ时，将该突出部PJ兼用作与漏极信号线DL连接的连接部JC的结构。
因此，在图9中，构成为U字状的漏电极DT被构成为：例如在其开放侧的由两个棒状构成的各导体层，被使其长度方向沿图中x方向一致地平行配置，结合部CB位于接近上述漏极信号线DL一侧的位置。
由此，沿图中x方向延伸配置的源电极ST被构成为：在与像素电极PX(未图示)连接一侧弯曲，并相对于栅极信号线GL与图中上侧的像素区域中的焊盘部PD相连接。
如此构成的薄膜晶体管TFT利用用于将其漏电极DT与漏极信号线DL电连接的连接部JC而得到与例如图1所示的突出部PJ同样的效果。而且，该漏电极DL被形成为如下图案：在其开放部一侧具有宽度w，并在结合部CB的中央部具有宽度W(＞w)。
当然，在以上的各实施例中，也可以不将漏电极DT做成U字状，而将源电极ST做成U字状。
上述实施例的液晶显示装置是由被称为所谓横电场的电场对基板SUB驱动其液晶(液晶分子)的显示装置。但是，不限定于此，也能够应用于例如由被称为所谓纵电场的电场驱动的液晶显示装置。
在上述实施例中，是以液晶显示装置为例来说明本发明的显示装置。但是，本发明也能够应用于例如有机EL显示装置等其他显示装置。这是因为，即使在有机EL显示装置中，也是例如各个像素具有薄膜晶体管，因此具有与上述同样的问题。
上述各实施例可以分别单独使用，也可以组合使用。从而能够单独或集合发挥各实施例的效果。
Claims (9)
1.一种显示装置的制造方法，其特征在于，包括如下步骤：
准备具有依次层叠有栅极信号线、绝缘膜、半导体层及导体层的层叠体的基板；
至少在薄膜晶体管的形成区域上，通过将光致抗蚀剂膜作为掩模对上述导体层进行选择蚀刻来形成上述薄膜晶体管的漏电极和源电极，这两个电极由如下图案构成：在俯视观察时，其中的一个电极形成为包围另一个电极的前端部、一端侧开放且另一端侧具有结合部的大致U字状，该结合部的与上述另一个电极相反一侧的边上形成有突出部；以及
将使上述光致抗蚀剂膜原样流回而形成的变形光致抗蚀剂膜作为掩模，来对上述半导体层进行蚀刻。
2.一种显示装置，其特征在于：
在基板上具有依次层叠的栅极信号线、绝缘膜、半导体层及导体层，
上述导体层至少构成薄膜晶体管的漏电极和源电极，该漏电极和源电极间隔着上述半导体层的与上述栅极信号线重叠的沟道区域而配置；
上述漏电极和源电极中的一个电极形成为如下图案：在俯视观察时，该一个电极形成为包围另一个电极的前端部、一端侧开放且另一端侧具有结合部的大致U字状，该结合部的与上述另一个电极相反一侧的边上形成有突出部；
上述半导体层形成为如下图案：在俯视观察时具有伸出部，该伸出部至少包含形成有上述突出部的部分，相对于上述导体层向外侧伸出。
3.根据权利要求2所述的显示装置，其特征在于：
上述突出部的前端为半圆形状。
4.根据权利要求2所述的显示装置，其特征在于：
上述突出部的前端为矩形形状。
5.根据权利要求2所述的显示装置，其特征在于：
上述一个电极由经连接部与由上述导体层构成的漏极信号线电连接的漏电极构成，上述突出部兼作上述连接部。
6.一种显示装置的制造方法，其特征在于，包括如下步骤：
准备具有依次层叠有栅极信号线、绝缘膜、半导体层及导体层的层叠体的基板；
至少在薄膜晶体管的形成区域上，通过将光致抗蚀剂膜作为掩模对上述导体层进行选择蚀刻来形成上述薄膜晶体管的漏电极和源电极，这两个电极由如下图案构成：在俯视观察时，一个电极形成为包围另一个电极的前端部、一端侧开放且另一端侧具有结合部的大致U字状，该结合部形成为比其他部分宽度大；以及
将使上述光致抗蚀剂膜原样流回而形成的变形光致抗蚀剂膜作为掩模，来对上述半导体层进行蚀刻。
7.一种显示装置，其特征在于：
在基板上具有依次层叠的栅极信号线、绝缘膜、半导体层及导体层，
上述导体层至少构成薄膜晶体管的漏电极和源电极，该漏电极和源电极间隔着上述半导体层的与上述栅极信号线重叠的沟道区域而配置；
上述漏电极和源电极中的一个电极形成为如下图案：在俯视观察时，该一个电极形成为包围另一个电极的前端部、一端侧开放且另一端侧具有结合部的大致U字状，该结合部具有比其他部分宽度大的宽幅部；
上述半导体层形成为如下图案：在俯视观察时具有伸出部，该伸出部至少包含具有上述宽幅部的部分，相对于上述导体层向外侧伸出。
8.根据权利要求7所述的显示装置，其特征在于：
上述一个电极的结合部的与上述另一个电极相反一侧的边部构成为U字状，该一个电极的结合部具有宽度达到该结合部中央的的宽幅部。
9.根据权利要求7所述的显示装置，其特征在于：上述一个电极的结合部的上述另一个电极一侧的边部构成为U字状，上述一个电极的结合部的与上述另一个电极相反一侧的边部构成为工字状。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007012114 | 2007-01-23 | ||
| JP2007012114A JP2008181907A (ja) | 2007-01-23 | 2007-01-23 | 表示装置およびその製造方法 |
| JP2007-012114 | 2007-01-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101231973A true CN101231973A (zh) | 2008-07-30 |
| CN101231973B CN101231973B (zh) | 2010-06-23 |
Family
ID=39640357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100039754A Active CN101231973B (zh) | 2007-01-23 | 2008-01-23 | 显示装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7829395B2 (zh) |
| JP (1) | JP2008181907A (zh) |
| CN (1) | CN101231973B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824863A (zh) * | 2012-11-19 | 2014-05-28 | 乐金显示有限公司 | 薄膜晶体管基板 |
| CN105051908A (zh) * | 2013-03-22 | 2015-11-11 | 凸版印刷株式会社 | 薄膜晶体管阵列 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012093901A2 (en) | 2011-01-07 | 2012-07-12 | Samsung Electronics Co., Ltd. | Method and apparatus for communicating ism prone frequency information to a base station |
| CN205789971U (zh) * | 2016-05-16 | 2016-12-07 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及应用其的显示装置 |
| CN111081718B (zh) * | 2019-12-11 | 2022-06-10 | 深圳市华星光电半导体显示技术有限公司 | 一种tft阵列基板和显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03233431A (ja) | 1990-02-09 | 1991-10-17 | Hitachi Ltd | 液晶ディスプレイパネル |
| JP3415602B2 (ja) | 2000-06-26 | 2003-06-09 | 鹿児島日本電気株式会社 | パターン形成方法 |
| KR100918180B1 (ko) * | 2003-03-04 | 2009-09-22 | 삼성전자주식회사 | 쉬프트 레지스터 |
-
2007
- 2007-01-23 JP JP2007012114A patent/JP2008181907A/ja active Pending
-
2008
- 2008-01-22 US US12/017,384 patent/US7829395B2/en active Active
- 2008-01-23 CN CN2008100039754A patent/CN101231973B/zh active Active
-
2010
- 2010-09-14 US US12/881,560 patent/US8089575B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824863A (zh) * | 2012-11-19 | 2014-05-28 | 乐金显示有限公司 | 薄膜晶体管基板 |
| CN103824863B (zh) * | 2012-11-19 | 2016-09-07 | 乐金显示有限公司 | 薄膜晶体管基板 |
| CN105051908A (zh) * | 2013-03-22 | 2015-11-11 | 凸版印刷株式会社 | 薄膜晶体管阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100327287A1 (en) | 2010-12-30 |
| US7829395B2 (en) | 2010-11-09 |
| US8089575B2 (en) | 2012-01-03 |
| CN101231973B (zh) | 2010-06-23 |
| US20080173873A1 (en) | 2008-07-24 |
| JP2008181907A (ja) | 2008-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8184219B2 (en) | Stacked storage capacitor-on-gate structure for a thin film transistor liquid crystal display | |
| CN103946742B (zh) | 半导体装置、显示装置和半导体装置的制造方法 | |
| US7768621B2 (en) | Manufacturing method for a liquid crystal display | |
| TWI269110B (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| CN102540605B (zh) | 薄膜晶体管阵列基板、其制造方法、及液晶显示装置 | |
| US7358124B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| TWI393970B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| US8278157B2 (en) | Methods for fabricating array substrates | |
| CN101231973B (zh) | 显示装置及其制造方法 | |
| KR20080000496A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US20050024550A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US6887731B2 (en) | Liquid crystal display and method of manufacturing the same | |
| KR20020029817A (ko) | 횡전계형 액정표시장치 및 그 제조방법 | |
| JP2002268089A (ja) | 液晶表示装置及びその欠陥修復方法 | |
| JP5183091B2 (ja) | 表示装置 | |
| JP5081461B2 (ja) | 表示装置の製造方法 | |
| KR100729783B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| WO2012073942A1 (ja) | 半導体装置およびその製造方法 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP2008257077A (ja) | 表示装置 | |
| JP2009271105A (ja) | 液晶表示装置の製造方法 | |
| JP2008300755A (ja) | 表示装置 | |
| US20060054889A1 (en) | Thin film transistor array panel | |
| JP2011175032A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd. Patentee after: Hitachi Displays, Ltd. Address before: Chiba County, Japan Co-patentee before: IPS Alpha Technology, Ltd. Patentee before: Hitachi Displays, Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: JAPAN DISPLAY, INC. Free format text: FORMER NAME: APAN DISPLAY EAST, INC. Owner name: APAN DISPLAY EAST, INC. Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Patentee after: Japan Display East Inc. Patentee after: Panasonic Liquid Crystal Display Co.,Ltd. Address before: Chiba County, Japan Patentee before: Hitachi Displays, Ltd. Patentee before: Panasonic Liquid Crystal Display Co.,Ltd. |
|
| CP03 | Change of name, title or address |
Address after: Tokyo port xixinqiao Japan three chome 7 No. 1 Patentee after: JAPAN DISPLAY Inc. Patentee after: Panasonic Liquid Crystal Display Co.,Ltd. Address before: Chiba County, Japan Patentee before: Japan Display East Inc. Patentee before: Panasonic Liquid Crystal Display Co.,Ltd. |
|
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20080730 Assignee: BOE TECHNOLOGY GROUP Co.,Ltd. Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd. Contract record no.: 2013990000688 Denomination of invention: Ion illuminating display device and mfg. method Granted publication date: 20100623 License type: Common License Record date: 20131016 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231204 Address after: Tokyo, Japan Patentee after: JAPAN DISPLAY Inc. Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA Address before: Tokyo port xixinqiao Japan three chome 7 No. 1 Patentee before: JAPAN DISPLAY Inc. Patentee before: Panasonic Liquid Crystal Display Co.,Ltd. |