CN1012296B

CN1012296B - 模糊计算机

Info

Publication number: CN1012296B
Application number: CN87107776A
Authority: CN
Inventors: 山川烈
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1986-11-13
Filing date: 1987-11-13
Publication date: 1991-04-03
Also published as: US4875184A; JPS63123177A; EP0268182A2; KR880006612A; EP0268182B1; AU602817B2; CN87107776A; CA1302587C; CN1051442A; DE3750361T2; ATE109908T1; JPH0786893B2; KR910001200B1; DE3750361D1; AU3713989A; EP0594222A2; EP0268182A3; BR8706124A; EP0594222A3; AU8115587A

Abstract

一种模糊计算机，基本上包括多个模糊从属函数生成器电路和一个用于对生成的模糊从属函数执行预先确定的模糊运算的模糊推理机。一个模糊从属函数是用分布在多条线路上的电信号表示的。

Description

本发明涉及模糊计算机。

借助于存贮程序概念、布尔代数以及二进制硬件的稳定操作而产生了数字计算机，而且这样一个计算机的连续操作能够使逻辑全面发展并对数据进行全面处理。数字计算机的稳定操作保证了高可靠性，数字计算机系统也正在大规模发展。数字计算机可随意编程，只要这个程序包含的信息低于人类智力的水平。在这个意义上，甚至将数字计算机称为通用机，数字计算机的实现大大改革了人类生活和人类社会。

通过考虑人类想什么、怎么想以及人类如何交流思想，而出现了一个非常重要的概念“模糊”。在达（L.A Zadah）在1965年提出了模糊集的概念。从那以后，出版了许多有关模糊理论研究的技术论文，但有关应用的报道极少而且它们不得不借助于二进制数字计算机。

关于模糊的研究强调人类知识是基于积累的经验的（它是以语言信息形式推广的），比如专家掌握的技术知识。语言信息通常是模糊，含混、不确切、不完整或不精确的，而且其特征在于从属函数。从属的级由0.0～1.0范围内的数字值表示并在这一范围内变化。

当用数字计算机处理语言信息时，由二进制码表达从属的级（值）。根据存贮的程序，在二进制电路中反复对二进制码进行存贮，传输和运算。结果，需用长时间由数字计算机处理模糊信息。进而，为了存贮和运计，二进制码值需要难于想像的大量元件。尽管数字计算机如上所述确实是一通用机，但它不是最适于实时处理模糊信息。因此，需要其它能以高速并有效地处理模糊信息的机器。

本发明的目的是提供适用于处理模糊信息的硬件系统，即称为“模糊计算机”的新型系统。

根据本发明，为了获得上述目的，提供了一个包括多个从属函数（membership function）生成器电路的模糊计算机，其中，每一从属函数生成器电路，用来产生表示一个预定的模糊从属函数，它分布在多根导线上的电信号，一个模糊推理机，它用于接收多个从属函数生成器电路输出的信号，以便执行一个预定的模糊运计并将运算结果作为分布在多条导线上的电信号输出。

模糊从属函数是一组对应于多个变量的函数值（级）。根据本发明，通过多条导线给予多个变量以具体形式，且每个模糊从属函数的值由每一信号线上的模拟电信号表示。即，模糊从属函数由分布在多条信号线上的电信号表示。

根据本发明的模糊计算机中，分布在多条信号线上的模拟信号（它们代表一个预定的模糊从属函数）通过每个模糊从属函数生成器电路输出。模糊推理机对这些模拟电信号以现有的形式进行预定运算并以分布电信号的形式输出一个表示运算结果的从属函数。

由于模糊从属函数无需象一般数字计算机那样被编码成二进制，因此能够方便、快速地进行算术运算和实时处理。另外，根据本发明的模糊计算机最适于处理模糊信息。

图1a是示明一个n输入，1输出MIN电路图，图1b是示明图1a的改进电路图，图2是N输入，1输出MAX电路图。

图3a到图6示明了不同类型的MIN电路或MAX电路。其中，图3a示出了一个对应MIN（C-MIN）或对应MAX（C-MAX）电路的概念，图3b示明了它们的符号;图4a示出了综合MIN（E-MIN）或综合MAX（E-MAX）电路而图4b示出了其符号。图5a示出了笛卡尔乘积（或直积）MIN电路（CP-MIM）的符号而图5b示出了它的简化电路;图6是示明图5b中导线交点处的具体电路实例的框图。

图7示出了截断电路的概念，图8是说明截断电路具体实例的电路图。

图9a和9b是示出级联的MIN电路和MAX电路的框图，图10是表明图9a具体电路的框图，图11是表明从图10中的电路里去除了补偿器的电路图。

图12是受控MIN-MAX电路图;

图13是对基本模糊推理机概念的示例;

图14是Ⅰ型模糊推理机的框图;

图15是Ⅱ型模糊推理机的部分结构的框图;图16是与之对应的具体电路图。

图17是Ⅲ型模糊推理机的结构框图，图18是与之对应的具体电路图。

图19是扩展的模糊推理机的概念示例，图20是其结构实例的框图。

图21是模糊存贮器基本结构的框图。

图22是由使用开关矩阵实现的模糊从属函数生成器电路图，图23是图22所用符号的具体结构。

图24是用通路晶体管（pass transistor）阵列实现的模糊从属函数生成器的框图，图25是图24中用的符号的具体构成，图26是图24中译码器操作的示例表，图27是同一译码器的构成具体电路图，图28是图27电路中所用“与非”门的电路图。

图29是能够选择模糊从属函数形状的电压分布生成器电路图。

图30是从属函数生成器电路的扩展形式的框图。

图31是示例模糊计算机概念的框图。

图32是用基本模糊推理机进行并行处理的模糊计算机的框图。

图33是用扩展的模糊推理机进行并行处理的模糊计算机的框图。

图34是顺序模糊计算机的实例框图，图35是图34中的C-MAX和电压保持电路的具体实例的电路图，图36是说明图35中开关操作的时序图。

1.模糊推理

可以下列命题表示基于人类经验的法则的最简形式：

“如果X是A，则Y是B”。

这里，“如果X是A”被称为“前件”而“则Y是B”被称为“后件”。如果A和B是含糊的语言信息项（如“高”，“老人”和“正”，“小值”），则可用如上所述的模糊从属函数表征他们。即，A和B是模糊集。（在以下给出的特定电路的说明中，A、B等等表示模糊从属函数的电压分配或模糊从属函数）。

上述命题可简化为：

X＝A→Y＝B

人类在进行推理时往往在前件和后件中包括了模糊的表达。这种推理不可能由古典布尔逻辑完美地实现。

考虑下列形式的推理：

蕴涵：X＝A→Y＝B

(前提：X＝A′)/(结论：Y＝B′)

这种推理称为“广义取式”，其中，在存在蕴涵时从给定的前提中推出了结论。

大量蕴涵法则可以如下存在：

蕴涵1：X＝A₁→Y＝B₁否则或和

蕴涵2：X＝A₂→Y＝B₂否则其他或和

∶ ∶ ∶

蕴涵r：X＝Ar→Y＝Br

(前提：X＝A′)/(结论：Y＝B′)

大量蕴涵由“否则”或“与”连接。

也有下面的推理形式：

蕴涵：X＝A→Y＝B

(前提：X＝B′)/(结论：Y＝A′)

这种推理形式叫做“广义取拒式，（generalized modus tollens）”。

一般地，模糊计算机包括存贮上述蕴涵法则的模糊存贮器和实现取式型模糊推理的模糊推理机。（见图31）

现在对取式模糊推理进行进一步分析。

我们将考虑“从A到B的模糊关系”的概念，它由R_AB（简化为R）表示。

通常，当下式成立时：

A＝｛a₁，a₂，…，a_i，…，a_m｝

B＝｛b₁，b₂，…，b_z，…，b_n｝

从A到B的模糊关系如下表示：

曾经提出过各种表示这种模糊关系的运算，详细可参见Masaharu Mizumoto和Hans-Jurgen Zimmermann在模糊集和系统第8卷（No.3）Pg253～283（1982）发表的“模糊推理方法之比较”一文。

一种典型的模糊关系如下：

r_ij＝a_i∧b_jMIN运算法则……（1）

r_ij＝（a_i∧b_j）∨（1-a_i） MAX法则

r_ij＝1∧（1-a_i∧b_j）算术法则

等式（1）表达的MIN运算法则广为人知且其工业应用的实用性也被展示于人。因此，在本实施例中，采用等式（1）的运算法则。但是，这并不是说其他运算法则不能应用。

当对一个蕴涵法则给出一个前提（X＝A′）时，一种“复合推理法则”（在这种情况下，可由之推出Y＝B′的结论）使用模糊关系R表示如下：

B′＝A′＊R

＝〔a₁′，a₂′，…，a_i′，…，a_m′〕

＝〔b₁′，b₂′，…，b_z，…，b_n′〕

对上述公式中的＊运算也曾提出过多种运算。如采用MIN/MAX，代数积/MAX运算等。在本实施例中，广为应用的MIN/MAX运算被用作＊运算。

因此，若用MIN/MAX运算作＊运算且等式（1）作为模糊关系，则基于复合推理法则的结论b_j如下表示：

如上所述，由构成模糊计算机主要部分的模糊推理机执行等式（2）、（3）和（4）的运算。由这些公式可知，模糊推理机主要是由MIN电路和MAX电路构成的。

因此，在讨论模糊推理机的构成前，应该叙述MIN电路，MAX电路和其他基本电路。尽管电压信号和电流信号可作为指明从属函数值（级）的模拟电信号，下面将对以电压方式进行运算的电路进行讨论。

2.MIN电路，MAX电路和其他基本电路

（1）MIN电路，MAX电路

图1a示出了一个n输入，1输出的MIN电路（它由双极晶体管构成）的实例。该电路执行Z

的运算，这里，输入电压是X₁、X₂…X_n而输出电压为Z。换言之，该电路产生与最小输入电压相等的输出电压。

该MIN电路包括一比较器和补偿器。该比较器由N个发射极连在一起的PNP晶体管Q₁₁，Q₁₂，Q₁₃…，Q_1n构成，晶体管Q₁作为驱动这些晶体管的电流源，输入电压X₁～X_n分别加至晶体管Q₁₁～Q_1n的基极。参考电压φ₁被加至晶体管Q₁的基极从而使一预定的恒定电流I₁流入Q₁。由于在晶体管Q₁₁～Q_1n之中，其基极加有最低输入电压（由V_min表示）的一个晶体管导通，其他晶体管处于截止态。因此，这一输入电压V_min加上被导通的晶体管的发射极-基极电压V_EB的一个电压出现在发射极上，即V_min+V_EB＝ +V_EB（V_EB大约为0.7V）。如果两个输入电压相等并低于其他的输入电压，则I₁/2的电流将分别流入这两个晶体管，因此结果相同。如果3个或更多的输入电压相等且低于其他输入电压，其结果一样。

补偿器用来补偿作为MIN运算误差出现在比较器输出端的电压V_EB。补偿器包括一个NPN晶体管Q₂和一个晶体管Q₃（作为驱动Q₂的电流源）。使恒定电流I₂流动的必要电压φ₂加至Q₃的基极。Q₂射极与MIN电路的输出端相连。从比较器输出电压中减去Q₂的基-射极电压V_BE，其结果即为由

表示输出电压Z。

作为电流源的晶体管Q₁、Q₃可由电阻器替代，另外，可以提供一个其射极与电源V_CC相连的PNP晶体管，在这种情况下，这一晶体管和晶体管Q₁会构成电流镜象器。也可以用调节串联在这一新设置的晶体管上的一个电阻的配置来得到所需的电流。

图1b示例了一个改进的MIN电路，其中类似于图1b中的元件由同样的参照字符表示。

在图1a的MIN电路中，晶体管Q₁₁～Q_1n的V_EB不必相等。但是，将晶体管Q_1i看作是典型而暂令射-基极电压为V_EBi。含Q₂的V_EB为V_BE2。当V_i＝V_BE2时，补偿器全部补偿MIN运算中的误差。即，设Q₁₁～Q_1n和Q₂的V_EB-I_E（或V_E-I_E）特性曲线完全相同，则当I₁＝I₂时误差为零。为了由图1（A）的电路建立I₁＝I₂的关系，必须调整电压φ₁，φ₂。

在图1b的改进电路中，晶体管Q₄与Q₂串联连接且晶体管Q₄与Q₁形成电流镜象器。若恒流I₂通过Q₂，则满足I₁＝I₂条件的电流I₁将流入晶体管Q₁，所以无需调节电压φ₁，φ₂。进而，如果由晶体管Q₅与作为电流源的晶体管Q₃构成电流镜象器且由电流源I₀驱动Q₅，则将总是保持I₁＝I₀。换言之，无论电流电压V_CC′-V_EE是否波动，总是保持了恒定电流。这种电路能够很好地抗电源波动。通过用晶体管Q₅和作为另一MIN电路的电流源的晶体管Q₆构成的电流镜象器，可由单个电流源I₀进行驱动。

尽管是在考虑极为严格的计算时这种改进是有效的，但即使电流I₁和I₂不同（正如以后在讨论受控MIN-MAX电路时将提到的），也不会遇到实际问题。

图2示明了一个MAX电路的实例，该MAX电路也包括比较器和补偿器。比较器是由其基极分别由输入电压X₁，X₂，…，X_n控制的射极连接NPN晶体管Q₂₁，Q₂₂，…，Q_2n，和一个用于驱动这些晶体管的晶体管Q₇构成的。只有在晶体管Q₂₁～Q_2n中加有最高输入电压（由V_max表示）的晶体管才导通，因此在发射极的电压为V_max-V_BE。补偿器将补偿-V_BE中的误差，补偿器由PNP晶体管Q₉和作为电流源的晶体管Q₈组成。结果，在其输出端的输出电压Z等于。显然，根据图1b所示的途径可以改进MAX电路。

在MIN和MAX电路中，输入电压X₁～X_i表示模糊真值〔从属函数的每个值（级）〕。模糊真值是从0到1的连续值〔0，1〕。与之相应，输入电压设置在例如〔0V，5V〕。

由于上述MIN和MAX电路的所有晶体管的射极相连，因此，这些电路叫做“射极耦合模糊逻辑门”（ECFL门）

上述MIN和MAX电路可被看作是由电流源（晶体管Q₁，Q₃，Q₇，Q₈）驱动的两个级联射随器。因此，这些电路展示了很高的输入阻抗和很低的输出阻抗。这一事实表明这些电路具有高的抗外部噪声特性且几乎没有相互干扰。这意味着若干电路可以级联连接。

由于上述MIN和MAX电路由电流源驱动，因此晶体管不会饱和。换言之，不会发生基极贮存少数载流子的现象。因此，这些电路具有很高的处理速度。试验表明其响应速度少于10nsec。

进而，全电路的输入/输出静态特性即便在电路的一个或几个输入端开路的情况下也不受影响。这对构成大规模系统极为重要。

上述电路中的PNP和NPN晶体管可分别由P通道和n通道MOSFET替代。

上述事实不仅可用于上述MIN和MAX电路，亦可用于下述所有电路。

（2）MIN和MAN电路的类型

现在考虑MIN和MAX电路的扩展型，它们可分为几种型式，以便于描述构成模糊推理机的电路。

为了只考虑图1的MIN电路中的两个输入X₁和X₂，将省去用于其他输入的晶体管Q₁₃～Q_1n。另外，由X，Y代替输入X₁，X₂。这样做之后，图1的MIN电路成为一执行Z＝X∧Y运算的2输入，1输出MIN电路。如果准备了N个这样的2输入，1输出MIN电路，则如图3a所示，结果便产生了具有2n个输入（X₁，X₂，…，X_n，Y₁，Y₂…，Y_n）和n个输出（Z₁，Z₂，…，Z_n）的MIN电路。在这种电路中，根据对应的输入X_i，Y_i，可获得输出Z_i＝X_i∧Y_i。因此，这种MIN电路被叫做“对应MIN电路（简写为“C-MIN”）”。类似地，执行MAX运算Z_i＝X_i∨Y_i（i＝1-n）的2n输入，n输出MAX电路被叫做“对应MAX电路（简写为“C-MAX”）”。

C-MIN和C-MAX可简化为图3b所示的符号。类似于总线的常见符号的粗箭头表示n根信号线，其中的字符“n”表示信号线的数量。从属函数X，Y的n个值中的每一个值由分布在每条信号线上的电压表示。因此，可以说C-MIN和C-MAX电路是用来分别执行两个从属函数X，Y的MIN和MAX运算的。表示执行运算结果的一个从属函数Z的n个值的电压也分布在n根信号线上。

与上述C-MIN和C-MAX电路相反，图1a或1b及图2所示的n输入，1输出MIN和MAX电路输出在n个输入信号上执行的综合运算的结果，因而它们被叫做“综合MIN电路”和“综合MAX电路”（简写为“E-MIN”和E-MAX”）。这些电路可以图4a的简化形式表示并简化为图4b符号。

现在将再提出一个特殊的MIN电路，这是一个笛卡尔积（或直积）MIN电路（叫做“笛卡尔积MIN电路或“CP-MIN”），它用于执行上述“从A到B的模糊关系”。在本实施例中，如等式（1）所指出的，MIN运算法则用作表示模糊关系的运算。

该CP-MIN是一个电路，其输入是：

A＝｛a₁，a₂，…，a_i，…，a_m｝

B＝｛b₁，b₂，…，b_j，…，b_n｝

它输出的模糊关系是：

R＝〔r₁，r₂，…，r_j，…，r_n｝

r_ij＝a_i∧b_j

CP-MIN的符号如图5a所示，其简化电路如图5b所示。图6示例了图5b中用线a_i，b_j和r_ij的交点作为符号所表示的电路的实例。图6的电路是-MIN电路，它是通过去掉图1a中的 MIN电路的晶体管Q₁₃～Q_1n而得到的有两个输入的改型电路，图6中，与图1a相应的元件由同样的参照字符表示。

（3）截断电路

如图7所示，截断电路在某一值a处截断输入的从属函数X并输出截断操作结果所得到的从属函数X′。如下所述，该电路构成了用来进行MIN和MAX运算的模糊推理机。截断电路有n个输入，单一的截断输入a和n个输出。

截断电路的具体实例如图8所示，表示模糊从属函数X的n个输入是X₁，X₂，…，X_n，而截断输出模糊从属函数X′由X₁′，X₂′，…，X_n′表示。可以说，通过提供并联的n个2输入，1输出MIN电路（即C-MIN）并将一个MIN的输入与其它MIN的相应输入相连以形成截断输入a，从而获得了这一电路。该电路也可以说是由一截断电路和一补偿器组成。

（4）MIN-MAX电路，MAX-MIN电路

为了构成下述的模糊推理机，通常采用将一个MIN和一个MAX电路相级联的方法。图9a，9b示例了这样一种级联的例子，图9a中，一个m输入E-MIN和一个n输入E-MIN的输出方与一个2输入MAX电路的输入方相连。图9b示例了将一个2输入MIN电路连到一个m输入E-MAX和n输入E-MAX的最后级而获得的电路。在一个MIN和MAX电路之间级联的实例不限于此。可想到的实例包括在一个C-MIN和E-MAX之间的级联，在并联的多个E-MIN和一个E-MAX之间的联接等等。

利用图1a和图2所示的MIN和MAX电路而得到的图9a所示电路的具体实施例如图10所示。图1a和图2中的符号用作表示构成一个E-MIN和MAX电路的元件。但是，符号Q_1m用于表示晶体管Q_1n，表示其他相应的E-MIN元件的字符都加有“1”。与Q_1m相应的晶体管由Q_1n′表示。

图10所示的E-MIN的补偿器（晶体管Q₂）用于补偿比较器发射结的正电压漂移。在2输入MAX电路中的补偿器（晶体管Q₉）用于补偿前级的比较器发射结的负电压漂移，由于E-MIN的补偿器和MAX电路的补偿器在相反方向对电压漂移进行补偿，因此，最终的输出值Z即便在没有这些补偿器时仍然不变。

图11示例了根据上述探讨略去两个补偿器后得到的电路。很清楚，图11的电路比图10的电路简单得多。因此，可以节省晶体管，获得较高的运算速度并减少功耗。显而易见，省略补偿器的技术可以有效地应用于一个MAX电路和MIN电路之间的级联或在一个截断电路和MAX电路之间的级联。

（5）受控MIN-MAX电路

受控MIN-MAX电路到底作为MIN电路还是MAX电路由控制输入所决定。图12中示出了一个例子。该电路具有两个输入信号X，Y，一个控制输入C和一个输出Z。

通过去除图11所示MIN-MAX电路的E-MIN中的晶体管Q₁₂～Q_1m，Q₁₂′～Q_1n′，可得到图12示例的电路。信号输入X，Y加至Q₁₁，Q₁₁′的基极。由控制输入C控制的模拟开关连在Q₁₁和Q₁₁′的发射极之间，该模拟开关包括并联连接的一个n沟道MOSFET Q₃₁和一个P-沟道MOSFET Q₃₂。控制输入C直接与FET Q₃₁的门相连，还由一个非门反向后与FETQ₃₂的门相连。

控制输入C是2值信号，即取值H电平（例如5V）和L电平（如0V）。若控制输入C为L电平，则模拟开关断开，此时，电路12与去掉了图11电路中的晶体管Q₁₂～Q_1m和Q₁₂′～Q_1n′而得到的电路完全一样。因此，得到的输出为Z＝（∧X）∨（∧Y）＝X∨Y且电路作为一个MAX电路工作。（虽然∧X，∧Y等于X，Y且在运算时无意义，但它们以与图11类似的方式表示）。若控制输入C为H电平，则模拟开关接通，从而Q₁₁，Q₁₁′作为比较器且Q₂₁，Q₂₂之一作为补偿器。因此，该电路作为MIN电路（将其与图1a示出的电路相比）。由于此时两个电流源Q₁，Q₁′存在，从两个电流源Q₁，Q₁′而来的附加电流流入处于导通状态的晶体管Q₁₁或Q₁₁′。结果，处于导通的晶体管发射结处的电压漂移稍有增加，而补偿器进行的补偿将产生一些误差。然而，这一误差几乎在实际应用中并不导致问题。其原因在于晶体管的V_EB-I_E特性有非常陡的前沿，实验表明，当射极电流为5mA时V_EB为0.71V，而射极电流为10mA时V_EB为0.72V。因此，即便射极电流加倍，在V_EB上的差别只有0.015V。若信号输入X或Y在0～5V范围内变化（相应于模糊真值0～1），则0.015V的值全然可以不计。

3.模糊推理机

（1）基本推理机

下面将讨论一个模糊推理机，它是实现上述取式模糊推理的单元。首先将描述实现简单推理的基本推理机，即其中的蕴涵的前件只包括一个模糊命题（前述的“若X是A，即“X＝A”），然后再讨论用于实现更复杂推理的扩展模糊推理机。

实现简单推理的基本模糊推理机的概念如图13所示。该推理机的输入是模糊从属函数A，B和A′，它们相应于根据前述模糊推理复合法则给定的模糊命题。推理机输出表示结论的模糊从属函数B′。通过分布在相当于模糊集的元素的m或n根信号线上的模拟电压，即可实现这些模拟从属函数A，B，A′和B′。

一个基本模糊推理机是一个执行等式（2）、（3）或（4）的运算的电路。由于可以考虑至少以三种模糊推理机配置与等式（2）、（3）和（4）相对应，因此将其称为Ⅰ型，Ⅱ型和Ⅲ型。

（2）Ⅰ型

Ⅰ型基本的模糊推理机执行等式（2）的运算。其框图如图14所示。表示模糊从属函数A并分布在m根信号线上的电压输入和表示模糊从属函数B并分布在n根信号线上的电压输入加至CP-MIN11，由此，得到了表示一个从A到B的模糊关系R的（n×m）个输出电压信号（r_i，j＝1-n）。还设置了n个C-MIN12，每个都被加有表示模糊从属函数A′的信号（一组m个电压信号）和一个表示上述CP-MIN操作结果的信号j（r_j包括n个电压信号）。每个C-MIN12的输出包括m个表示aj∧rj（i＝1-n）电压信号，还设置了n个E-MAX电路13，每个都对输入的m个电压信号进行MAX操作。因此，能够获得表示一个结论的模糊从属函数B′，它作为一组模拟电压b_j′分布在n个E-NAX13的n根输出信号线上。

如前所述，可以去除在C-MIN12和E-MAX13之间的级联中的补偿器。

（3）Ⅱ型

Ⅱ型基本模糊推理机执行等式（3）的运算。它的部分框图示于图15中，必须对所有j（j＝1-n）执行a_j∧ai_jb运算。结果，对每个的值提供了m个E-MIN，并且b_j，a_j′和a_j（i＝1-m）电压信号输入到每个E-MIN21。需要E-MIN的总数是n×m。对每一i值，m个E-MIN21的输出送到一个E-MAX22。设置了n个E-MAX电路22，且每个E-MAX22输出一个电压b_j′（j＝1-n）

在该电路中，可以略去E-MIN21和E-MAX22之间的级联中的补偿器。

图16示例了用于得到一个b_j（特别是b₁′）的图15中部分框图的详细电路结构。在E-MIN21和E-MAX22中，与图1a和图2所示的元件一样的元件由同样的参考符号表示且其结构已经明了。一个多输出电流镜象器由在E-MIN21中作为电流源的晶体管Q₁和新提供的晶体管Q₃₃构成。晶体管Q₃₃由电流源I₁₁驱动。因此，由通过一个简单结构的多个相等电流驱动所有E-MIN21工作。与之类似，在E-MAX22中作为电流源的晶体管Q₇与新提供的晶体管Q₃₄（它由电流源I₁₂驱动）构成了一个电流镜象器。

（4）Ⅲ型

一个基本的Ⅲ型模糊推理机执行公式（4）的运算，其框图如图17所示，表示模糊从属函数A，A′的电压每个分布在m根信号线上）被加至C-MIN31，执行MIN运算a_i′∧a_i（i＝1-m）。C-MIN31产生输入到E-MAX32的m个输出电压。E-MAX32的输出表示

且其被加至截断电路33作为其输入a，表示从属函数B（分布在n根信号线上）的一个电压输入到截断电路33。最后，截断电路执行等式（4）的运算从而可得到作为一组模拟电压B_j′（分布在n根输出线上）的结论B_j′。

Ⅲ型模糊推理机的具体电路如图18所示，与图1a，2，8和16对立的元件由同样的参照字符表示。在C-MIN31和E-MAX32的级联中略去了补偿器，截断电路33与图8的完全相同。作为C-MIN31的m个电流源的晶体管Q₁和截断电路33的晶体管Q₁及晶体管Q₃₃一起构成了多输出电流镜象器，晶体管Q₇作为E-MAX32中的电流源，它与截断电路33的晶体管Q₃和晶体管Q₄一起，构成了一个多输出电流镜象器。

在构造上三型推理机要比一型和二型推理机简单得多，三型推理机除晶体管Q₃₃′与Q₃₄′外还包含（4m+5n+1）个晶体管。在一次使用分离双极晶体管而不是用单片集成电路的实验中，操作速度达到了100毫微秒（10⁷秒）。这说明该基本推理机实际能够实现每秒一千万次模糊推理（即10兆FIPS，这里“FIPS”表示每秒模糊推理数）。

（5）扩展的推理机

有时，如下所述，在蕴涵的前件中有必要包含两个模糊命题。这称为“扩展的模糊推理”。蕴涵的前件用“与/或”联结。“与”与“或”二者取一。

蕴涵：若X是A与/或Y是B，则Z是C。

前提：：X是A′与/或Y是B

结论：Z是C′

用符号表示如下：

蕴涵：：X＝A与/或Y＝B-2＝C

前提：X＝A′与/或＝B′

结论：：Z＝C′

这一扩展的模糊推理由扩展的模糊推理机实现。扩展的推理机的概念在图19中示出。输入为模糊从属函数A，B，C，A′与B′，以及一个联结词选择C用于选择联结词“与/或”。输出为一个表示结论的模糊从属函数C′模糊从属函数A与A′各自由分布在m条信号线上的对应电压表示，模糊从属函数B，B′各自由分布在M′条信号线上的对应电压表示，而模糊从属函数C则由分布在n条信号线上的电压表示。

图20示出了一台扩展的推理机的构造。这是对图17中的三型基本推理机作某些修改而得到的。在从属函数A与A′之间完成一个C-MIN操作（C-MIN31A），而在表示C-MIN操作结果的m个电压上执行一个E-MAX操作（E-MAX32A）。同样对模糊从属函数B，B′也实行C-MIN与E-MAX（C-MIN31B，E-MAX32B）运算。在本实施方案中，联结词“与”由MIN操作实现，而联结词“或”则由MAX操作实现。上述受控MIN-MAX电路34的工作方式是能够使联结操作与联结词的选择可随时实行。二个E-MAX操作的结果输入到受控MIN-MAX电路34。一个用于选择联结词“与”或“或”的联结词选择输入信号C作为受控MIN-MAX电路34的控制输入施加在该电路上。从属函数C施加在截断电路33上，而受控MIN-MAX电路34的输出a则作为截断信号施加在截断电路33上。一个表示结论C的模糊从属函数的电压分布从截断电路33上获得。

4.模糊存储器

（1）模糊存储器的概念

模糊存储器的功能是存储模糊从属函数并以分布在多条信号线上的电压输出一个特定的模糊从属函数。

存储多个模糊从属函数并从中读出这些函数的模糊存储器的基本概念示出在图21中。模糊存储器由下述各部分组成：一个标号存储器41，用于存储模糊从属函数的标号;一个寄存器42，用于存储表示由标号存储器41中读出的标号的代码;和一个从属函数生成电路43，该电路通过模糊化标号而输出对应于该标号的电压分布。一个标号可认为是表示一个模糊从属函数的一个字。标号存储器41与寄存器42是二值设备。例如，标号存储器是二值RAM（随机访问存储器）。

从属函数生成电路43由下述各部分构成：一个电压分布生成电路44，用于在多条信号线上生成预定的电压分布;一个开关阵列45，用于将生成的电压分布送到预定的输出信号线上;和一个译码器46，用于对自标号存储器41中读出的表示标号的代码进行译码，以控制开关阵列45中的开关。虽然电压分布生成电路44所生成的电压分布在形状上是预先确定的，但在输出信号线上的电压分布位置是由译码器46的输出对开关阵列45进行控制所改变的。于是，一个表示对应于从标号存储器41中读出的标号的模糊成员函数的电压分布出现在多条输出线上。

模糊存储器存储的是模糊从属函数的标号而不是转换成二进制代码组的模糊从属函数的级（单个函数的值）。这意味着二值存储器（存储器41）只需小量空间。例如，如果需要存储的模糊从属函数种类小于8种，则它们的标号可用3比特代码来表示，因此一个模糊从属函数可从用三比特的格式存储。再者，由于普通二值存储器的访问时间远比模拟存储器为短，所以能够高速读取。并且，用模拟电压分布表示的一个模糊从属函数最终是可以获得的。由于数据是以二进制代码格式存储的，所以存储器的抗噪声能力是很强的。

下面将说明几种模糊从属函数生成电路的实际例子。在此生成的是7种模糊从属函数。这些从属函数的标号是NL，NM，NS，ZR，PS，PM和PL。分别表示下述语言信息项目：负大，负中等，负小，零，正小，正中等和正大。而且，一个模糊从属函数的变量域中的点的数目（对应于模糊集中元素的数目）限于25个。与之对应，模糊从属函数生成电路输出端的数目也是25个。

（2）使用开关矩阵的模糊从属函数生成电路

图22与23中示出了一个使用开关矩阵作为开关阵列的模糊从属函数生成电路的例子。在图22中，模糊从属函数生成电路具有编号为0至24的输出端，而由这些输出端输出的7种模糊从属函数则标在它们下面。

为了简化，输出的模糊从属函数值在四个电平上进行量化。例如，这四个电平分别对应于0，1.7， 3.3与5.0伏。这四个电平由电压分布生成电路44A确定。后者由三个模糊真值电压源44a，44b与44c分别对应提供1.7，3.3与5.0伏电压。图22中用斜线表示的五根电压线VL引自电路44A。中央电压线接在电压源44c上，它两边的两根电压线接在电压源44b上，而最外面的两根电压线则接在电压源44a上。

译码器46A是8中取1译码器。表示一个标号的三比特（C₁，C₂，C₃）二进制信号是由寄存器42提供并输入译码器46A的。二进制信号所表示的代码确定译码器46A在8个输出端之一上输出一个高电平信号。这八个输出端对应于“不确定”及7种标号。例如，当输入代码信号为000时，高电平信号输出在“不确定”端上，而当输入代码信号为001时则在NL输出端上，除了“不确定”输出端以外，图22中用水平线表示的信号线SL都是从这些输出端上引出的。

输出线OL是从预定的电压线VL与信号线SL在开关矩阵45A中的交点上引出到25个输出端的。如图23中所示，在每一交点上用一个小正方形表示的符号45a是一个开关，例如它是由设置在电压线VL与输出线OL之间的一个金属氧化物半导体场效应晶体管构成的，而它的通/断则是由信号线SL上的电压控制的，当然一条输出线OL可设置二个或更多的开关45a，所有的输出线OL都在输出端-方经由电阻45b接地。

在上述配置中，当从标号存储器41中读取一个特定模糊从属函数的标号，经由寄存器42施加在译码器46A时，在对应于这一标号的信号线SL上便出现一个高电平信号，并使设置在这一信号线上的开关45a接通（闭合）。结果，来自电压分布生成电路44A并通过闭合的开关45a的电压经由输出线OL出现在对应的输出端上。从而，表示上述模糊从属函数的电压分布便被输出。

（3）使用通路晶体管阵列的模糊从属函数生成电路。

图24与25示出了使用通路晶体管阵列45B作为开关阵列的模糊从属函数生成电路。

为了在11个电平上量化一个从属函数，电压分布生成电路44B配备了10个电压源用于生成模糊真值电压0.0，0.5……，4.5与5.0V。这些电压源分别对应于模糊真值0.1/10，…，9/10与1。生成电路44B装有一个PROM（可编程只读存储器），在其中编入了具有ZR标号的从属函数的值的程序。PROM有连接到上述电压源及接地的电源线VL，并有经由通路晶体管阵列45B连接到输出端的输出线OL。PROM含有互相重叠的二个铝层。输出线OL在第一层上形成而电源线VL则在第二层上。这两个铝层用一个绝缘层互相绝缘，比如用光敏聚酰亚胺作为绝缘层。一个模糊从属函数的形状用在这两层的交点上形成通孔的方法来编程。由于通孔的形成可采用掩膜ROM技术，任何形状的从属函数都可以编程。画在VL线与OL线的节点上的黑圈表示通孔。在形成通孔的点上VL线与OL线相连接，并且在这些点上模糊真值电压被传送到通路晶体管阵列45B。VL线与OL线的节点也可用激磁ROM技术使之短路，即施加高电压而击穿所要求的交点上的绝缘。

通路晶体管阵列45B由下述部分组成：从电压分布生成电路44B引出的输出线OL;连接到译码器46B的7个端点上的信号线SL;将OL与SL线交点上的电压左移或右移四或八位的斜线BL;以及开关元件45C（即（PMOSFET），这些开关元件是设置在信号线SL，输出线OL和斜线BL的对应交点上并由对应的信号线SL上的电压控制的。图25示出了开关元件45C的连接方式。7条连接到译码器46B或受其控制的开关元件行上的信号线标明为S₁，S₂，…，S₇。在适当场合S₁-S₇也表示SL线上的信号。

开关行S₁将在电压分布生成电路44B中编程的从属函数的左移4位，开关行S₃，S₄与S₆分别将从属函数右移4位左移8位和右移8位。开关行S₂与S₅将编程的从属函数直接发送到输出端并不左移或右移这一函数。开关阵列S7是接地的开关阵列。当开关S₇接通而其他开关S₁-S₆断开时，所有的输出端降至地电平。

图26示出了模糊从属函数的标号与信号S₁-S₇的二值电平之间的关系。译码器46B按照图26所示的表将来自寄存器42的三位二进制信号C₁，C₂，C₃（0伏或+5V）转换成7位二值信号S₁-S₇〔-5伏（低电平）或+5伏（高电平）〕。译码器46B如图27所示由与非门47和反相器48的组合构成。

作为例子，如果标号存储器41的输出标号为PL，则开关行S₃与S₆接通。在电压分布生成电路44B中编程的从属函数通过开关行S₃右移4位，而通过开关行S₆再右移8位。结果，编程的从属函数右移了十二位，而出现在输出端上的从属函数为PL（正大）。

图24、25中中央位置上的输出线OL是连接到电压分布生成电路44B的接地电平线VL上的。同样连接到这一VL线上的还有24（12×2）条线位于中央输出线OL的左右，并和斜线BL一样保持平行。开关元件行S₁，S₂，S₃，S₄，S₅和S₆设置在这些线与信号线SL的交点上。这一配置是为了保证不论编程的从属函数如何移位，地电平信号将输出到输出端上。

通路晶体管阵列45B必须不降低地将模糊真值（0-5V）传送到输出端。当一个模糊真值电压低于普通PMOS电路中的PMOSFET的阈值时，如果门电压VG（译码器输出）是OV，则PMOSFET不能达到全导电状态。为使PMOSFET完全通连，要求VG为-5伏。为达到这一目的，译码器46B调节为生成取值-5V（低）和+5V（高）两种输出，如上所述。图28示出了构成图27中用于生成这些输出信号S₁-S₇的译码器的与非门47的一个例子。

在前面说明中示出的模糊从属函数形状是人字形即三角形的。然而，不同的从属函数是可取的并希望能够根据需要选择不同的形状。

图29示出了一种电压分布生成电路，它主要应用于图22所示的那一类模糊从属函数生成电路，并调节成能选择模糊从属函数的形状。连接到数个电压源44a-44b的输出线VL既与输出线OL1相连接以便输出表示人字形即三角形的模糊从属函数的电压分布，而且它们还与OL2相连接以便输出表示梯形状的函数的电压分布。在每一条OL1线上连接一个开关元件（即NMOSFET40A），在每一条OL2线上连接一个开关元件即NMOSFET40B。

OL1与OL2线在开关元件的输出方连接到输出线OL，OL则连接到输出端上。开关元件40B直接受选择信号C₀控制，而开关元件40A则受经由反相器49的信号C₀控制。

当选择信号C₀处于低电平时，开关元件40A接通而在输出线OL上输出表示人字形即三角形的模糊成员函数的电压。反之若信号C₀处于高电平，则开关元件40B接通而输出表示具有梯形形状的函数的电压。因此，有可能选择模糊从属函数的形状。

在图29的电路中，设FET40A，40B的阈值电压为V_TH（通常为1伏）。在这一情况下，只要控制这些FET的二值选择信号C₀的低电平小于V_TH和高电平高于V_TH+5V就够了。这里5伏的值是生成最大电压的电压源44d的电压。

电压分布生成电路所生成的电压分布的形状，即从属函数的形状，不限于前述两种。有可能采用这样的配置，即事先准备好三种或更多的形状，而此后选择其中任何一种。此外，不言而喻，函数形状的选择同样适用于图24中所示的模糊从属函数生成电路。

（5）从属函数生成电路的扩充形式

电压分布生成电路生成分布在多条线路上的电压信号。因此，有可能将一个电压分布生成电路的输出电压施加在多个开关阵列上。图30示出了一种从属函数生成电路，它包含一个电压分布生成电路44与受这一生成电路44的输出电压作用的多个开关阵列45。每一开关阵列45受对应的译码器46驱动。相同或不同标号的代码信号作用于对应的译码器46之一。从而，可以从从属函数生成电路中得到表示多个相同或不同模糊从属函数的电压分布。

5.模糊计算机

（1）模糊计算机的概念

图31示出了模糊计算机的概念。这一模糊计算机能够实现最简单的模糊信息处理，或者可说为;应用于只存在一个蕴涵的事件。如上所述，模糊计算机基本上由模糊存储器54和模糊推理机50组成。三个从属函数生成电路（今后称作MFG）43用于生成表示三个模糊从属函数A、B和A′的电压分布。从标号存储器41中读取并临时存储在寄存器42中的标号作用在MFG43上。三个MFG43可看成是图30中所示的同样MFG，每个MFG43也可看成是有其各自的电压分布生成器的。从模糊存储器54输出的模糊从属函数A，B和A′作用于基本模糊推理机50，它已在图13至18中说明过。一个模糊推理结果B′以分布式模拟电压获得，即模糊输出的形式。根据特定的情况，例如在一个模糊控制系统中，有时要求从模糊计算机得到一个确定的结果，即一个非模糊的输出。一个辅助的除模糊器52执行这一处理并提供一个离散的模拟电压（非模糊输出）。

在图31及今后所描述的所有模糊计算机中，用于同步计算机操作的控制部件和控制总线都不预示出。

上述所有模糊存储器事先在二进制存储器中存储了许多模糊从属函数的标号，并按照从模糊存储器中读取的标号，MFG生成表示对应这一模糊从属函数的电压分布。然而，在模糊计算机中使用的模糊存储器或MFG并不局限于上述类型。只要模糊存储器与MFG能够向模糊推理机提供表示预先确定的模糊从属函数的电压分布即可满足要求。所以，作为例子，若干种电压分布生成电路包括图24中那一类PROM在内可用以配置，而这些电路可以预先编程为具有不同或相同的模糊从属函数。然后，按照对应于一个标号的从属函数的指定输入，便可以选择生成指定从属函数的电压分布生成电路，而这一输出电压分布可作用于一台模糊推理机。为了将选择的电压分布生成电路的输出电压施加在模糊推理机上，有必要使用不同于上述的选择开关阵列。

（2）并行处理类型1

如上所述，通常存在若干蕴涵规则，它们由“else or also”或“and”联结。下面举出一个同时执行多个模糊推理的模糊计算机的实例。它们是对前提作多种蕴涵规则的多个蕴涵运算。描述如下：

如图32所示，对存在着r种蕴涵规则的前提提供了r台基本模糊推理机50。为了在每一蕴涵中生成两个从属函数A_K，B_K（K＝1-r）并将从属函数作用于推理机50，在每台推理机50上设置了一个2MFG43A。每一个2MFG43A的单一框中包含两个MFG的组合。由于前提中的模糊从属函数A′对所有的模糊推理机50是公共的，只设置了一个MFG43来生成函数A′。这一输出电压分布作用于所有推理机50。

移位寄存器42a，42b用于将从属函数A，B的标号作用于各2MFG43A。移位寄存器42a有r个并且是串联的。存储在每一个寄存器42a中的二进制数据以并行方式作用于对应的2MFG43A。作为例子，假定一个标号用三位（比特）表示，每一移位寄存器将是一个三位（比特）移位寄存器，所以r个移位寄存器42a可以由一个（3×r）位（比特）移位寄存器构成。输入表示r个标号的串行数据可在每一个寄存器42a中设置一个标号。可以这样来进行;首先从函数A的标号输入端串行输入Ar标号代码，然后从这一输入端输入Ar-₁标号代码，等等。上述说明同样适用于寄存器42b。而对于寄存器42c只要串行输入表示A′的一个三位（比特）标号就可以了。因此，对于图32中所示的模糊计算机而言，并不需要标号存储器。只要利用一台输入设备，例如键盘，便足以输入各标号了。

当在所有的寄存器42a-42c中设置了标号以后，所有的2MFG43A与MFG43向模糊推理机50提供表示对应模糊从属函数的电压分布。因此，推理的结果，即B₁′，B₂′，…，Br′，便可从对应的推理机50得到。若多个蕴涵的联结词给定为“else or also”，这一联结词是用C-MAX53实现的。而联结词“and”则是用C-MIN实现的。这样，一个表示最终结论B′的模拟电压分布便从C-MAX53获得。

这一类型的模糊计算机可用于容纳多个固定蕴涵并依次改变前提的模糊从属函数A′，从而获得对应的结论B′。当然，根据特定情况，可以改变其蕴涵。

它可以配置成使得A，A′与B的标号不但能从一台输入设备上手工输入，也可以使用现存的二进制微处理器输入。

如果MFG43与2MFG43A具有可选择生成的从属函数的形状的功能，（见图29或30中的描述）则需要增加一位（比特）数据。在这一情况下，寄存器42a-42c必须是4位（比特）移位寄存器。

（3）并行处理类型Ⅱ

图33示出了使用扩展的模糊推理机（见图19与20中的描述）的模糊计算机。这一模糊计算机也属于并行处理类型，能够同时实现根据多种蕴涵规则对前提的多个推理。

已经说明，在一个蕴涵中一台扩展的模糊推理机51需要输入三个模糊从属函数A_K，B_K，C_K（K＝1-r）类，前提中的从属函数A′，B′，以及一个选择信号C用于在蕴涵的前件中选择联结词“and/or”。为了生成表示从属函数A_K，B_K，C_K的电压分布，在每一推理机51上设置了一个3MFG′43c。表示每一个3MFG′的框由三个MFG组成，“′”符号表示在MFG中省略了电压分布生成电路44。换言之，MFG′包含一个译码器和一个开关阵列，如图30所示。由于从属函数A′，B′对于所有推理机51是公共的，所以只设置了一个2MFG′43B来生成这些函数。电压分布生成电路44的输出电压普遍地作用于3MFG′43C与2MFG′43B。对应的寄存器42B，42A向3MFG43C和2MFG′43B提供标号。寄存器42C输出联结词选择信号C，这一信号作用于所有的模糊推理机51。

若干从属函数的标号预先由一个输入部件55输入并存储在标号存储器41。存储器41受一个控制部件的访问（该控制部件没有示出），从中依次读取预先确定的标号并传送到寄存器42A，42B。表示联结词选择的数据同时传送给寄存器42C。这样，2MFG′43B与3MFG′43C生成表示对应从属函数的电钻分布，而这些电压分布作用于推理机51。最终，从对应的推理机51上获得推理结果C₁′，C₂′…，Cr′。这些结果作用于C-MAX53，并从中获得最后结果C′。必要时，模糊输出C′由除模糊器52转换成非模糊输出。

（4）顺序类型

顺序型模糊计算机用于顺序地实现模糊推理。表示顺序地获得的推理结果的电压分布按照多个蕴涵的联结操作（MAX或MIN）依次受到操作和累积，当所有推理结束后，占优势的累积结果便是最终结果。另一方法是，单独累积各个推理结果最终对所有这些推理结果进行一个联结操作，从而获得最终结果。

图34示出了这一顺序型模糊计算机的一般特性。为了简化，使用了一台基本模糊推理机。用作这一推理机的是上面描述过的Ⅲ型模糊推理机（见图17）。这一模糊计算机每当获得推理结果时完成一个联结操作。

假设有r个蕴涵而这些蕴涵的模糊从属函数是A_K，B_K（K＝1-r）。假定这些从属函数的标号是按照实现推理的次序预先存储在各个标号存储器41A，41B中的，即以A₁，A₂，…，A_K，…，Ar和B₁，B₂，…，B_K，…，Br的次序存储。存储这些标号的单元的地址由一个程序计数器61指定。

首先，从对应的存储器41A，41B中读取标号A₁，B₁，然后从MFG43D中读出对应的从属函数A₁，B₁并作用于C-MIN31与截断电路33，同样，前提的从属函数A′也作用于C-MIN31。作为结果，从截断电路中得到推理结果B₁′，并经由C-MAX（或C-MIN）53将其临时存储在电压保持电路63。接着，对程序计数器61的增加-作出反应，下一从属函数A₂，B₂的标号从存储器41A，41B中读出，这些函数作用于模糊推理机。从而，获得推理结果B₂′并作用于C-MAX53。C-MAX53也接受到电路63提供的前一推理结果B₁′，因此执行操作B₁′VB₂′（为了方便，将这一操作的结果用B′表示）。这一

存储在电路63中。

推理结果B₃′，…，B_K′以同样方式依次得到并对这些推理结果和它们紧接着的前一推理结果B′，…，

进行MAX操作。这些操作的结果存储在电路63中。

当最终得到最后一个推理结果B_r′时，在B_r′与上施行MAX操作而得到最终结果

。这一结果暂存在电压保持电路62中。上述电路操作是用在C-MAX53与电路63之间以及在C-MAX53与电路62之间设置门电路并且控制这些门电路的通连与断开来实现的。

图35示出了C-MAX53，电压保持电路62，63以及前述门电路的一个实例。截断电路中消除了补偿器。这便是图8中的截断器而用数字33a指示。于是，截断电路33a的输出是将发射极基极电压V_EB与推理结果B_K′相加而得到的。当截断电路33a的输出电压高于电容器65的充电电压时，二极管64允许这一电压信号通过并对电容器65充电，从而作为一个MAX电路工作。二极管64同时以降低正向电压来补偿上述误差V_EB。电容器65对应于电压保持电路63，而电容器67则对应于电压保持电路62。开关SW1，SW2，SW3作为前述门电路设置。这些开关是由FET或类似器件构成的。这些开关SW1-SW3的连通/断开动作示出在图36中，其中1，2，3，…，k，…，r表示推理的次序。

在一推理序列实现r次以前，开关SW3以脉冲形式接通，累积在电容器65中的前一结果B′藉此经由一个缓冲放大器66传送到电容器67，电容器67的电压通过缓冲放大器68一直出现在输出端上。这些缓冲放大器66，68可用高输入阻抗MOS输入型运算放大器构成。电容器65中的所有电荷以暂时连通开关SW2放电。

当以模糊从属函数A₁，B₁为基础的第一个推理结束时，开关SW1接通一短暂的瞬间，藉此表示推理结果B₁的电压分布得以传送到电容器65。当第二个推理结束时，开关SW1以同样方式接通。只有当表示第二个推理结果B₂′的电压高于前者时才送入电容器65。MAX得以完成而结果得以累积。在每一个推理结束时重复上述电路操作。当r个推理的实现结束时，开关SW1闭合，最终推理结果B′（即在所有推理结果上进行MAX操作的结果）便累积在电容器65中。

由于不脱离本发明的精神和范畴可以建立许多明显而广泛的不同实施方案，不言而喻，本发明并不局限于本特定的实施方案而是以附在后面的权项要求中的定义为准。

Claims

1、一种进行并行处理的模糊计算机，其特征在于：

多个从属函数生成电路，用于生成电信号，每一电信号分布在多条线路上并表示一个预先确定的模糊从属函数，和

一台模糊推理机，作为输入，它接收上述多个从属函数生成器输出的电信号，以便执行一个预先确定的模糊操作并以分布在多条线路上的电信号输出上述操作的结果。

2、一种进行串行处理的模糊计算机，其特征在于：

一个模糊存储器，用于按照预定的次序依次输出多个模糊从属电信号，且每一个模糊从属电信号分布在多条线路上;

一台模糊推理机，作为输入，它接收来自上述模糊存储器的多个输出，用于依次执行预先确定的模糊操作并输出上述操作的结果;和

一个输出电路，用于根据上述模糊推理机依次输出的每一模糊操作结果，执行预先确定的联结操作。

3、根据权利要求1或2的模糊计算机，其特征在于上述模糊处理机用于执行假言推理，其中的前提包括一个具有两个模糊命题的蕴涵，包括：

算术电路，用于计算两个模糊命题的“与/或”联结，和

一个开关电路，用于根据联结选择输入选择联结计算电路。

4、根据权利要求1的模糊计算机，其特征在于上述的多个从属函数生成器中的每一个包括：

一个电信号分布生成器电路，用于生成电信号，每一电信号分布在多条线路上，表示各具不同形状的多个从属函数，和

一个选择开关电路，用于根据选择信号选择上述多个电信号分布中的任何一个。

5、根据权利要求2的模糊计算机，其特征在于上述的模糊存贮器包括一个从属函数生成器，该从属函数生成器包括：

6、根据权利要求4或5中所述从属函数生成器，其特征在于：一个开关阵列，用于将被上述选择开关电路选中的电信号分布发送到预先确定的多条输出信号线上。

7、一种根据权利要求1的模糊计算机，其特征在于所述的从属函数生成器包括：

一个电信号分布生成器电路，用于生成一个电信号，这一电信号分布在多条线路上，并表示具有预先确定的形状的基本从属函数;

多个输出端;和一个通路阵列，包括一个开关群和一个线路群，用于将上述电信号分布生成器电路的线路在对应于上述线路的位置上或从该位置移动了预定量的位置上连接到对应的输出端上。

8、一种根据权利要求2的模糊计算机，其特征在于所述的模糊存储器包括一个从属函数生成器，该从属函数生成器包括：

多个输出端;和一个通路电列，包括一个开关群和一个线路群，用于将上述电信号分布生成器电路的线路在对应于上述线路的位置上或从该位置移动了预定量的位置上连接到对应的输出端上。

9、根据权利要求7或8的从属函数生成器，其特征在于：一个译码器，用于对指定从属函数的代码进行译码并根据该代码输出一个控制上述开关群的通/断动作的信号。