CN101222404A - 非同步串行通信方法及非同步串行通信装置 - Google Patents

非同步串行通信方法及非同步串行通信装置 Download PDF

Info

Publication number
CN101222404A
CN101222404A CNA2007100932754A CN200710093275A CN101222404A CN 101222404 A CN101222404 A CN 101222404A CN A2007100932754 A CNA2007100932754 A CN A2007100932754A CN 200710093275 A CN200710093275 A CN 200710093275A CN 101222404 A CN101222404 A CN 101222404A
Authority
CN
China
Prior art keywords
communication port
side communication
signal
time
transmitter side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100932754A
Other languages
English (en)
Inventor
唐木信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101222404A publication Critical patent/CN101222404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication

Abstract

为了获得某种程度上的高速性、减少信号线数目、缩小电路规模而提供了非同步串行通信方法和非同步串行通信装置。包括：在发送侧，使信号电平变化为规定的电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据的步骤；和在接收侧，从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据的步骤，其中，T3＞T1+T2。

Description

非同步串行通信方法及非同步串行通信装置
技术领域
本发明涉及一种非同步串行通信方法及一种非同步串行通信装置。
背景技术
非同步电路在50年以前就已经公知了，并开发出了采用延迟因子的非同步状态机和计算机等。但是，进入20世纪70年代之后，引入了采用时钟信号来进行电路驱动的同步设计方法，随着专用小规模集成电路(SSI；Small Scale Integration)、中等规模集成电路(MSI；Medium ScaleIntegration)阵容的出现，非同步电路大部分都消失了。
但是，近年来，由于被集成的晶体管数目的增加、采用超精细化加工技术来制造的半导体设备的芯片尺寸的变大，伴随着由于时钟信号的产生和送出(send)所导致的消耗电流增大的发热问题和时钟脉冲相位差(clockskew)问题都变严重了，显示出了同步设计方法的局限性。对于这个问题，专利文献1中公开了一种能够降低同步串行通信装置中生成及送出时钟信号所需要消耗的电力的串行通信方法。但是，采用同步设计方法，并没有大幅度地减少为提供经常性的时钟信号所需要的消耗电流，此外也没有解决时钟脉冲相位差的问题。
在这种状态下，出现的重要课题就是对采用非同步电路对驱动电压及温度的变化以及时钟脉冲相位差、抖动进行处理，并实现一种具有韧性、低耗电且低噪声的大规模集成电路(VLSI；Very Large Scale Integration)。非同步电路具有由于不采用时钟信号而不必考虑到时钟脉冲相位差和抖动、以及耗电小、降低了谐波噪声这样的优点。
另外，最近，把现有显示装置中所经常采用的低温多晶硅(LTPS；LowTemperature Poly-crystalline Silicon)TFT(Thin Film Transistor)适用于柔性设备中的操作正在变得愈加活跃。由于在这种LTPS中也采用非同步电路，所以不会在较大程度上受LTPS TFT的特性不均的影响，并且解决了自身的发热问题，显示出有可能实现操作稳定的设备。
虽然各种非同步电路伴随着所述趋势而被开发并在实际应用中开始被提供，但是由非同步电路构成的装置之间的通信方法还存在着不匹配，尚未确立起来。
非同步串行通信装置间的通信方法中具有(1)采用2线式编码(dual-rail encoding)的4相握手协议，以及(2)采用包数据(bundled-data)方式的4相握手协议。
但是，(1)的通信方法的缺点在于，1位(1bit)数据通信需要3条信号线(2条数据线+1条控制线)，在与同步通信方法的情况相比时还多了1条这一点上，回路变得复杂了。另外，(2)的通信方法的缺点在于，在1位数据通信需要3条信号线(1条数据线+2条控制线)的这一点上，由于延迟因子而导致了通信速度变差。
专利文献1：特开2005-020308号公报
发明内容
本发明由于考虑到所述情况，所以其目的在于提供一方面获得某种程度的高速性、另一方面减少信号线数目、缩小电路规模的非同步串行通信方法以及非同步串行通信装置。
由于本发明是为了解决所述问题而得出的，所以与本发明有关的非同步串行通信方法，其特征在于：在发送侧，使信号电平变化为规定的电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据的步骤；和在接收侧，从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据的步骤，其中，T3＞T1+T2。
根据本发明，当发送侧发送的送出信号的信号电平发生变化时，接收侧检测到这一信号电平的变化、到达预定时间后取回1位送出数据。在数据线中也可承载数据之外的信号，但是不会作为较大的开销来占用频带。由此，不需要其它的控制线，仅利用1条数据线和1条确认线共2条信号线，就可一方面获得某种程序上的高速性另一方面进行非同步串行通信。另外，如果根据这种方法，则可以缩小由于不必要的复杂信号处理而造成的电路规模。
另外，与本发明有关的非同步串行通信方法，其特征在于包括：在发送侧，在使信号电平从最后送出的信号的电平变化为相反电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据的步骤；和在接收侧，从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据的步骤，其中，T3＞T1+T2。
在本发明中，不需要其它的控制线，仅利用1条数据线和1条确认线共2条信号线，就可一方面获得某种程序上的高速性另一方面进行非同步串行通信，并且缩小电路规模。
另外，与本发明有关的非同步串行通信装置，其特征在于包括：发送侧通信端口，其在使信号电平变化为规定的电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据；和接收侧通信端口，其在从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据，其中，T3＞T1+T2；所述发送侧通信端口和所述接收侧通信端口通过一条通信线连接。
在本发明中，不需要其它的控制线，仅利用1条数据线和1条确认线共2条信号线，就可一方面获得某种程序上的高速性另一方面进行非同步串行通信，并且缩小电路规模。
另外，与本发明有关的非同步串行通信装置，其特征在于包括：发送侧通信端口，其在使信号电平从最后送出的信号的电平变化为相反电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据；和接收侧通信端口，其在从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据，其中，T3＞T1+T2；所述发送侧通信端口和所述接收侧通信端口通过一条通信线连接。
在本发明中，不需要其它的控制线，仅利用1条数据线和1条确认线共2条信号线，就可一方面获得某种程序上的高速性另一方面进行非同步串行通信，并且缩小电路规模。
另外，与本发明有关的非同步串行通信装置，其通过多条通信线进行通信，其特征在于包括：发送侧通信端口，其在使信号电平变化为规定的电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据；接收侧通信端口，其在从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据，其中，T3＞T1+T2；第二发送侧通信端口，其在与所述发送侧通信端口相同的时间送出一位第二送出数据；和第二接收侧通信端口，其在与所述接收侧通信端口相同的时间取入所述一位第二送出数据；所述发送侧通信端口和所述接收侧通信端口通过所述多条通信线中的至少一条通信线连接，所述第二发送侧通信端口和所述第二接收侧通信端口通过所述至少一条通信线以外的通信线连接。
在本发明中，由于具备多条通信线，所以发送侧通信端口可同时发送多位送出数据，接收侧通信端口可以同时取回多位送出数据。另外，由于仅仅该多条通信线中的至少一条根据非同步串行通信方法来进行通信，而其它的通信线采用与其定时(timing)对应的方式来进行通信，所以缩小了电路规模。
另外，与本发明有关的非同步串行通信装置，其通过多条通信线进行通信，其特征在于包括：发送侧通信端口，其在使信号电平从最后送出的信号的电平变化为相反电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据；接收侧通信端口，其在从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据，其中，T3＞T1+T2；第二发送侧通信端口，其在与所述发送侧通信端口相同的时间送出一位第二送出数据；和第二接收侧通信端口，其在与所述接收侧通信端口相同的时间取入所述一位第二送出数据；所述发送侧通信端口和所述接收侧通信端口通过所述多条通信线中的至少一条通信线连接，所述第二发送侧通信端口和所述第二接收侧通信端口通过所述至少一条通信线以外的通信线连接。
在本发明中，由于具备多条通信线，所以发送侧通信端口可同时发送多位送出数据，接收侧通信端口可以同时取回多位送出数据。另外，由于仅仅该多条通信线中的至少一条根据非同步串行通信方法来进行通信，而其它的通信线采用与其定时对应的方式来进行通信，所以缩小了电路规模。
另外，与本发明有关的非同步串行通信装置，其特征在于包括发送侧通信端口，该发送侧通信端口在使信号电平变化为规定的电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据。
另外，与本发明有关的非同步串行通信装置，其特征在于包括发送侧通信端口，该发送侧通信端口在使信号电平从最后送出的信号的电平变化为相反电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据。
另外，与本发明有关的非同步串行通信装置，其特征在于包括接收侧通信端口，该接收侧通信端口在从检测到信号电平的变化后经过规定的第三时间T3之后、或在经过该第三时间T3的时刻，取入一位送出数据。
另外，与本发明有关的非同步串行通信装置，其特征在于所述发送侧通信端口包括：送出信号电平保持器，其对之前的送出信号电平进行保持；逆信号发生器，其生成与该之前的送出信号电平相反的信号电平；输出控制信号生成器，其根据输入的发送侧端口写入信号来生成具有规定的脉冲宽度的输出控制信号；和选择器，其根据该输出控制信号，选择所述之前的送出信号电平和与所述之前的送出信号电平相反的信号电平的任一方进行输出。
在本发明中，由于不必进行复杂的信号处理，所以既可以缩小电路规模，又可以降低消耗电流。
另外，与本发明有关的非同步串行通信装置，其特征在于所述接收侧通信端口包括：信号变化检测器，其在检测到所述信号电平的变化时输出检测信号；和读出信号生成器，其在从所述信号变化检测器读取了所述检测信号的情况下，在规定时间后生成数据读出信号。
在本发明中，由于不必进行复杂的信号处理，所以既可以缩小电路规模，又可以降低消耗电流。
另外，与本发明有关的非同步串行通信装置，其特征在于还包括对所述发送侧通信端口以及所述接收侧通信端口进行控制的CPU。
在本发明中，CPU直接控制发送侧通信端口与接收侧通信端口来执行非同步串行通信方法，所以不需要专门的电路。因此，既缩小了电路规模，又降低了消耗电流。
另外，与本发明有关的非同步串行通信装置，其特征在于：还具备光输出器与光检测器，所述信号电平是光的强度。
本发明中可进行远距离通信。
另外，与本发明有关的非同步串行通信装置，其特征在于所述信号电平是电流的方向。
本发明中可进行远距离通信。
另外，与本发明有关的非同步串行通信装置，其特征在于：对一个发送侧通信端口通过通信线连接多个接收侧通信端口，进行一对多通信。
本发明中，发送侧通信端口可向多个接收侧通信端口送出送出数据。
另外，与本发明有关的非同步串行通信装置，其特征在于：所述发送侧通信端口发送包括目的地址、广播标记以及数据的分组，所述接收侧通信端口接收所述分组。
本发明中，发送侧通信端口可向多个接收侧通信端口送出分组。
另外，与本发明有关的非同步串行通信装置，其特征在于：所述接收侧通信端口只有在自己具有的地址和目的地址一致时或广播标记有效时才继续进行并完成接收动作。
本发明中，因为接收侧通信端口确认分组的目的地址与广播标记，所以可以仅使多个接收侧通信端口中的期望接收侧通信端口接收分组。
附图说明
图1是按照与本发明的第1实施方式有关的非同步串行通信方法来进行通信的非同步串行通信装置的方框图。
图2是如上所述的显示非同步串行通信方法的送出信号与确认信号的波形图。
图3是如上所述的根据非同步串行通信方法进行送出的送出信号的波形图。
图4是如上所述的非同步串行通信装置的发送侧通信端口的方框图。
图5是如上所述的显示非同步串行通信装置的发送侧通信端口的操作的时序图。
图6是如上所述的非同步串行通信装置的接收侧通信端口的方框图。
图7是如上所述的非同步串行通信装置的接收侧通信端口与数据处理单元的方框图。
图8是如上所述的显示接收侧通信端口与数据处理单元的操作的时序图。
图9是如上所述的非同步CPU直接控制的发送侧通信端口的方框图。
图10是如上所述的用于显示非同步CPU直接控制的发送侧通信端口的操作的时序图。
图11是如上所述的显示非同步CPU直接控制的发送侧通信端口的处理的流程图。
图12是如上所述的同时进行多个位的通信的非同步串行通信装置的方框图。
图13是如上所述的采用光信号来进行通信的非同步串行通信装置的方框图。
图14是如上所述的采用电流来通信的非同步串行通信装置的方框图。
图15是如上所述的进行1对多通信的非同步串行通信装置的方框图。
图16是如上所述的分组的结构图。
图17是用于显示与本发明第2实施方式有关的非同步串行通信方法的发送信息与确认信号的波形图。
100：发送侧通信端口、101：接收侧通信端口、400：输出控制信号生成器、401：触发器(flip flop)、402：2输入多路复用器、600：信号变化检测器、601：读出信号生成器、700：延迟单元、701：逻辑电路、702：设置·复位触发器、703：CPU、704：三态缓存器、705：反向器、900：非同步CPU、901：存储器、902：解码器、903：逻辑电路、904：触发器。
具体实施方式
<第1实施方式>
以下参考附图来说明本发明的第1实施方式。
图1是按照与本发明的第1实施方式有关的非同步串行通信方法来进行通信的非同步串行通信装置的方框图。
图中，100是发送侧通信端口，101是接收侧通信端口。发送侧通信端口100与接收侧通信端口101由用于传送送出信号的1根数据线(通信线)和用于传送确认信号的1根确认线来相互连接。由此构成了非同步串行通信装置。
该非同步串行通信装置由发送侧通信端口100把送出信号向接收侧通信端口101送出，并由接收侧通信端口101向发送侧通信端口100送出收到所述送出信号的确认信号，根据下面描述的非同步串行通信方法来进行通信。
图2是显示与本实施方式有关的非同步串行通信方法的送出信号与确认信号的波形图。在同一幅图中显示了发送侧通信端口100送出的送出信号和接收侧通信端口101送出的确认信号。此外，所示的波形表示电压电平。
首先，发送侧通信端口100把送出信号的信号电平变成与最后送出的信号的电平相反的电平。在此，送出信号的信号电平由“0”(最后送出的信号电平)变成“1”(时刻t1)。这时，接收侧通信端口101检测该送出信号的信号电平的变化。
然后，发送侧通信端口100将送出信号的信号电平“1”保持指定的时间(第1时间T1)以上，在另外设定的时间(第2时间T2)内送出1位送出数据。在图示的例子中，发送侧通信端口100直到t2时刻之间保持送出信号的信号电平“1”，在该时刻t2时送出1位送出数据“1”。
然后，接收侧通信端口101在检测出时刻t1时的送出信号的信号电平的变化(从“0”到“1”)之后，再经过另外设定的时间(第3时间T3，但是T3＞T1+T2)之后取回上述1位送出数据“1”(时刻t3)，确认信号变为“1”(时刻t4)。然后，确认信号变为“0”(时刻t5)。根据上述确认信号的变化，可以发送下一个1位送出数据。
利用以上的一系列处理完成1位送出数据的收发。
然后，当发送侧通信端口100把送出信号的信号电平变为与最后送出的信号的电平相反的电平时，再次开始1位送出数据的收发(时刻t6-t10)。如图中所示例子，送出信号的电平从“1”(最后送出的信号的电平)变为“0”以后，开始下一个1位送出数据的送出。
简而言之，根据如上所述的非同步串行通信方法，当发送侧通信端口所送出的送出信号的信号电平变化时，由于接收侧通信端口知晓检测到了该信号电平的变化且1位送出数据在规定时间之后到达，所以在指定的时间后取回1位送出数据，并送出表示已经收到的确认信号。因此，采用与本发明有关的非同步串行通信方法，可仅利用1条数据线、1条确认线共2条信号线来进行非同步串行通信。这种方式被叫做Whipping方式。
图3是根据与本发明有关的非同步串行通信方法对送出信号进行送出的波形图。
该图是送出比特串“0010111000”的情况下的例子。根据与发明有关的非同步串行通信方法，首先，把送出信号变成与最后送出的信号的电平相反的电平。因此，用下面的方法可以求出送出信号的变化方向。
与送出信号的各位相对应的最后送出的比特串是“0001011100”，它的逻辑反转是“1110100011”。因此，当把信号电平变化的方向定义成“1”为“↑”、“0”为“↓”时，送出信号的信号电平变化的方向就依次是“↑↑↑↓↑↓↓↓↑↑”。
送出信号为了在各个位变化为上述方向之后变成1位送出数据，而变化方向与1位送出数据之间的组合，依次为{↑，0}{↑，0}{↑，1}{↓，0}{↑，1}{↓，1}{↓，1}{↓，0}{↑，0}{↑，0}。
简而言之，送出信号如图示那样由最初的“0”变为“1”之后，经过规定时间后变成1位送出数据“0”。然后，经过规定时间之后从最后送出的信号电平“0”变成“1”之后，经过规定时间之后变成1位送出数据“0”。之后，送出信号按照上述变化方向与1位送出数据之间的组合而变化。
然后，参考图4和图5来说明非同步串行通信装置的发送侧通信端口的构成示例。
图4是非同步串行通信装置的发送侧通信端口的方框图。
在该图中，400是输出控制信号生成器、401是触发器、402是2输入多路复用器。
向触发器401(送出信号电平保持器以及逆信号发生器)的输入端中输入1位数据。另外，向输出控制信号生成器400的输入端中输入发送侧端口写入信号。输出控制信号生成器400的输出端连接到触发器401的时钟输入端，同时连接到2输入多路复用器402(选择器)的选择端。
另外，触发器401的输出端连接到2输入多路复用器402的一个输入端，触发器401的反向输出端连接到2输入多路复用器402的另一个输入端。从2输入多路复用器402的输出端中输出送出信号。
此外，1位数据与发送侧端口写入信号连接到各图中没有示出的非同步总线。另外，非同步总线上连接有非同步CPU，非同步CPU最好用于直接控制发送侧通信端口。下面，说明非同步CPU连接到非同步总线的结构的例子。
然后，参考图5，说明上述非同步串行通信装置的发送侧通信端口的操作。
图5是显示非同步串行通信装置的发送侧通信端口的操作的时序图。该图显示了依次送出1位数据“01011”的例子。
首先，收到了图中未示出的确认信号的非同步CPU经由非同步总线输出1位数据“0”(时刻t0)。然后，非同步CPU输出从规定期间的“0”变为“1”的发送侧端口写入信号(时刻t1)。
用于输入上述发送侧端口写入信号的输出控制信号生成器400起动，并生成输出控制信号，然后进行输出，所述输出控制信号是保持从规定期间的“1”变为“0”的规定脉冲幅度的单脉冲。然后，用于把输出控制信号输入到时钟输入端的触发器401(送出信号电平保持器以及逆信号发生器)在输出控制信号的下降沿取回并保持1位数据“0”(之前(1atest)的送出信号电平)，把所取回的数据“0”输出为信号Q，把与之前的送出信号电平相反的信号电平作为信号Q_而输出“1”(时刻t1)。然后，输出控制信号经过指定时段后返回到“1”(时刻t2)。
在此，2输出多路复用器402(选择器)在输入到选择端的输出控制信号为“0”时输出作为触发器401的输出的信号Q_(与之前的送出信号电平相反的信号电平)、在输入到选择端的输出控制信号为“1”时把作为触发器401的输出的信号Q(之前的送出信号电平)输出为送出信号。
因此，从时刻t0到时刻t1期间，由于输出控制信号为“1”，所以送出信号为“0”，从时刻t1到时刻t2期间，由于输出控制信号为“0”，所以送出信号为“1”。此外，送出信号的切换时允许带有一些未知因素。
然后，过了时刻t2之后，到输入下一个确认信号之前，由于输出控制信号为“1”，所以送出信号为“0”。这个值就是在时刻t1时触发器401取回的1位数据的值。
也就是说，在上述1次执行的操作中，发送侧通信端口根据采用图2(b)进行说明的非同步串行通信方法来输出送出信号。
这以后的操作与上述操作相同，在时刻t3再次开始输入确认信号时送出信号的变化
然后，参考图6-图8对非同步串行通信装置的接收侧通信端口的结构进行说明。
图6是非同步串行通信装置的接收侧通信端口的方框图。
该图中，600是信号变化检测器、601是读出信号生成器。
信号变化检测器600的输出端连接到读出信号生成器601的输入端。送出信号输入到信号变化检测器600的输入端，从读出信号生成器601的输出端输出数据读出信号。数据读出信号经由图中未示出的非同步总线而连接到图中未示出的非同步CPU。
然后，说明该接收侧通信端口的操作。首先，信号变化检测器600在所输入的送出信号的信号电平发生变化时，输出检测到这一变化的检测信号。然后，读出信号生成器601在读取检测信号的情况下，在规定时间之后生成并输出数据读出信号。
图7是非同步串行通信装置的接收侧通信端口与数据处理单元的方框图。
在图中，700是延迟单元、701是逻辑电路、702是设置·复位触发器、703是CPU(Central Processing Unit)、704是三态缓存器、705是反向器(inverter)。
在此，延迟单元700、逻辑电路701、三态缓存器704以及反向器705构成了接收侧通信端口101。另外，采用图6来说明的读出信号生成器601相当于延迟单元700及逻辑电路701，不具备信号变化检测器600。
送出信号被输入到延迟单元700的输入端、逻辑电路701的2个输入端以及三态缓存器704的输入端。另外，延迟单元700的输出端分别连接到逻辑电路701的2个输入端。另外，逻辑电路701的输出连接到反向器705的输入端，反向器705的输出端连接到设置·复位触发器702的设置端。
另外，三态缓存器704的输出端连接到CPU 703。另外，设置·复位触发器702的输出端和复位端分别连接到CPU 703。另外，CPU 703输出确认信号。
然后，参考图8说明上述接收侧通信端口与数据处理单元的操作。
图8是显示接收侧通信端口与数据处理单元的操作的时序图。
在此考虑送出信号在时刻t1从“0”变为“1”、在时刻t2变化为1位送出数据“0”的情况。首先，延迟单元700在对送出信号进行延迟的同时进行逻辑反向，以输出为延迟信号。由此，延迟信号在t3时刻时由“1”变为“0”。其结果是，用于输入送出信号和延迟信号的逻辑电路701输出了在时刻t1与时刻t2之间仅为“1”的数据读出信号。
然后，由于数据读出信号被反向器705反转，并输入到设置·复位触发器702的设置端，所以设置·复位触发器702输出了在时刻t2时变为“1”的IREQ信号(中断信号)。
输入了上述IREQ信号的CPU 703进行保存环境(context)的处理，这一处理结束后才有可能进行数据处理，之后向设置·复位触发器702的复位端输出(时刻t4-t5)IACK信号(中断确认信号)。在此，三态缓存器704解除输出阻抗的高阻抗状态、向CPU 703输出1位送出数据，CPU703对所输入的1位送出数据进行处理。并且，CPU 703输出确认信号。
一方面，输入了IACK信号的设置·复位触发器702被复位，另一方面IREQ信号在时刻t4变为“0”，CPU 703基于中断前保存的环境，恢复成中断前的处理。
另外，送出信号由“1”变为“0”的情况下也进行相同的处理。此外，图示的延迟时间仅是一种举例，其他的时间也可以。
然后，参考图9到图11来说明非同步CPU通过非同步总线直接控制发送侧通信端口以对送出信号进行送出的结构。
图9是非同步CPU直接控制的发送侧通信端口的方框图。
在该图中，900是非同步CPU、901是存储器、902是解码器、903是逻辑电路、904是触发器。
非同步CPU 900通过非同步总线连接到存储器901、解码器902、逻辑电路903、以及触发器904。具体地说，端口·地址A[15:0]连接到解码器902的输入端、作为8位输出数据·总线DO[7:0]的LSB(最低位位)的数据DO[0]连接到触发器904的输入端、写入信号WR_连接到逻辑电路903的一个输入端。
另外，解码器902的输出端连接到逻辑电路903的另一个输入端、逻辑电路903的输出端连接到触发器904的时钟输入端。触发器904的输出端输出送出信号。
然后，参考图10来说明上述发送侧通信端口的操作。
图10是用于显示非同步CPU直接控制的发送侧通信端口的操作的时序图。
首先，收到了图中未示出的确认信号的非同步CPU 900实现中断禁止、在把要进行送出信号的送出的发送侧通信端口的地址输出为端口·地址A[15:0]的同时，把要发送的1位送出数据输出为数据DO[7:0]的指定位。该图中所示例子中，非同步CPU 900把要发送的1位送出数据输出为数据DO[0]＝“1”。
然后，非同步CPU 900在时刻t1时把写入信号WR_从“1”变为“0”。在该时刻t1时，数据DO[0]是“1”，由解码器902对端口·地址A[15:0]进行解码的信号CS_是“0”。其结果是，数据写入信号R从“0”变为“1”，触发器904在这个时序中取回并保持数据DO[0]＝“1”、并在时刻t2时作为送出信号而输出“1”。
然后，非同步CPU 900在时刻t3把写入信号WR_从“0”变为“1”。然后，经过规定时间之后，非同步CPU 900在时刻t4把写入信号WR_从“1”变为“0”。
这个时刻t4时，非同步CPU 900把1位送出数据“0”作为数据DO[0]进行输出。另外，由解码器902对端口·地址A[15:0]进行解码的CS_为0。其结果是，数据写入信号R从“0”变为“1”，触发器904取回并保持数据DO[0]＝0，在时刻t5把“0”作为送出信号进行输出。
最后，非同步CPU 900在时刻t6把写入信号WR_从“0”变为“1”，解除中断禁止，结束与指定端口相对应的1位信号的发送处理。
也就是说，通过上述处理，非同步CPU 900直接控制发送侧输出端口，根据与本发明有关的非同步串行通信方法可以对送出信号进行发送。
图11是显示非同步CPU直接控制的发送侧通信端口的处理的流程图。
非同步CPU 900发送1位送出数据时，首先进行中断禁止(步骤S1)。然后，非同步CPU 900判断之前的送出信号是否为“1”(步骤S2)。在之前的送出信号为“1”的情况下(步骤S2；是)，写入“0”(步骤S3)；在之前的送出信号为“0”的情况下(步骤S2；否)，写入“1”(步骤S4)。
然后，非同步CPU 900判断1位送出数据是否为“1”(步骤S5)。在1位送出数据为“1”的情况下(步骤S5；是)，写入“1”(步骤S6)，在1位送出数据为“0”的情况下(步骤S5；否)，写入“0”(步骤S7)。最后，非同步CPU 900解除中断禁止(步骤S8)，结束1位送出数据的发送处理。
以上所述的例子中，虽然说明了发送侧通信端口和接收侧通信端口由一条数据线连接的情况，但是也可以采用多条数据线来连接以同时发送多个位送出信号。接下来，参考图12对采用多条数据线的例子进行说明。
图12是同时进行多个位的通信的非同步串行通信装置的方框图。
图中，1200-1～1200-n是发送侧通信端口；1201-1～1201-n是接收侧通信端口。
发送侧通信端口1200-1通过用于传送送出信号1的1条数据线(通信线)与用于传送确认信号的1条确认线来连接到接收侧通信端口1201-1。另外，发送侧通信端口1200-2通过用于传送送出信号2的1条数据线(通信线)来连接到接收侧通信端口1201-2。进而，发送侧通信端口1200-n通过用于传送送出信号n的1条数据线(通信线)来连接到接收侧通信端口1201-n。其它的发送侧通信端口与接收侧通信端口也分别由各自的数据线来连接。
此外，发送侧通信端口1200-2～1200-n(第2发送侧通信端口)是具有相同功能的多个发送侧通信端口，接收侧通信端口1201-2～1201-n(第2接收侧通信端口)是具有相同功能的多个接收侧通信端口。另外，n是大于2的正数。
然后，说明非同步串行通信装置的操作。发送侧通信端口1200-1与接收侧通信端口1201-1根据上述与本发明有关的非同步串行通信方法来进行通信。另外，发送侧通信端口1200-2～1200-n在与发送侧通信端口1200-1相同的时间内分别独立地发送1位送出数据(第2送出数据)，接收侧通信端口1201-2～1201-n在与接收侧通信端口1201-1相同的时间内取回上述1位送出数据。
因此，采用简单的电路结构就可进行多位通信。
此外，根据与本发明有关的非同步串行通信方法来进行通信的发送侧通信端口1200-1与接收侧通信端口1201-1可以分别只有1个，也可以有多个。
然后，参考图13、14来说明采用电压电平以外的方式来进行通信的2个例子。
图13是采用光信号来进行通信的非同步串行通信装置的方框图。
该图中，1300是发送侧通信端口、1301是接收侧通信端口、1302是发送侧光输出器、1303是发送侧光检测器、1304是接收侧光检测器、1305是接收侧光输出器。
发送侧通信端口1300具备的发送侧光输出器1302与接收侧通信端口1301具备的接收侧光检测器1304相连接、接收侧通信端口1301具备的接收侧光输出器1305与发送侧通信端口1300具备的发送侧光检测器1303相连接。通信线是能够传送光纤等的光信号的缆线。或者，也可以不采用通信线可采用空间来传送光信号。
发送侧通信端口1300与接收侧通信端口1301根据上述与本发明有关的非同步串行通信方法来进行通信。送出信号由发送侧光输出器1302变换成光信号以被输出、该光信号由接收侧光检测器1304来检测出以进行通信。同样地，确认信号由接收侧光输出器1305变换成光信号以被输出、该光信号由发送侧光检测器1303来检测出。此外，上述图2中的信号电平可对应于光的强度，信号电平“1”对应于光信号的“亮(on)”，信号电平的“0”对应于光信号的“灭(off)”。
图14是采用电流来通信的非同步串行通信装置的方框图。
图中，1400是发送侧通信端口、1401是接收侧通信端口。
发送侧通信端口1400与接收侧通信端口1401根据上述与本发明有关的非同步串行通信方法来进行通信。送出信号与确认信号被变换成与上述图2中的信号电平一一对应的电流方向来进行通信。在该图中，信号电平“1”对应于向左的电流，信号电平“0”对应于向右的电流。也就是说，信号电平对应于电流的方向。
然后，参考图15、16来说明采用多个接收侧通信端口来进行通信的例子。
图15是进行1对多通信的非同步串行通信装置的方框图。
图中，1500是发送侧通信端口、1501-1～1501-n是接收侧通信端口。
发送侧通信端口1500通过1条数据线和1条确认线来连接到接收侧通信端口1501-1～1501-n。
发送侧通信端口1500与接收侧通信端口1501-1～1501-n根据上述与本发明有关的非同步串行通信方法来进行通信，根据上述结构来进行1对多通信。
另外，可采用由发送侧通信端口1500来发送分组、由接收侧通信端口1501-1来接收该分组的结构。
图16是分组的结构图。如图中所示那样，分组至少包含发送源地址、目的地址、广播标记、数据以及校验和。
在这种情况下，接收侧通信端口1501-1～1501-n中的每一个可以仅在本身的地址与目的地址相一致时或者广播标记有效时才继续完成接收信息操作。
<第2实施方式>
以下参考图17来说明本发明的第2实施方式。
图17是用于显示与本发明第2实施方式有关的非同步串行通信方法的送出信号与确认信号的波形图。图中，显示了由发送侧通信端口100所送出的送出信号与接收侧通信端口101所送出的确认信号。
首先，发送侧通信端口100将送出信号的信号电平从“0”变为“1”(指定的电平)(时刻t1)。在这里，接收侧通信端口101检测该送出信号的信号电平。
然后，发送侧通信端口100将送出信号的信号电平“1”保持规定时间(第1时间T1)以上，并在另外设定的时间(第2时间T2)以内送出1位送出数据。在该图中，发送侧通信端口100直到时刻t2之前都保持送出信号的信号电平“1”，在时刻t2时送出1位送出数据“1”。
然后，接收侧通信端口101检测到时刻t1时的送出信号的信号电平的变化(从“0”变为“1”)之后，经过另外设定的时间(第3时间T3，但是T3＞T1+T2)之后，取回上述1位送出数据“1”(时刻t3)，将确认信号变为“1”(时刻t4)。根据该确认信号的变化，送出信号变为“0”(时刻t5)。
然后，根据送出信号变为上述“0”，确认信号变为“0”(时刻t6)。采用以上的处理完成1位送出数据的收发。
然后，当发送侧通信端口100把送出信号的信号电平从“0”变为“1”时，在此开始1位送出数据的收发(时刻t7～时刻t12)。
此外，在上述说明中，虽然显示了在发送侧通信端口100把送出信号的信号电平从“0”变为“1”之后发送1位送出数据的例子，但是也可以在信号电平从“1”变为“0”之后发送1位送出数据。
另外，根据与这个第2实施方式有关的非同步串行通信方法，也可构成在第1实施方式中所说明的非同步串行通信装置。
此外，第1实施方式与第2实施方式相同之处在于，接收侧通信端口101可以在时刻t1时检测出送出信号的信号电平的变化之后经过规定时间(第3时间T3)的时候取回1位送出数据。
另外，非同步CPU可以直接控制接收侧通信端口101。
以上详细描述了本发明的实施方式，但是具体的结构并非是要限定本发明的实施方式，而是在不脱离本发明的精神的范围内包含对设计的改变等。
例如，以由1条数据线来进行1位送出数据的送出作为说明示例，象采用图12来说明的那样，也可同时具备多条数据线来进行多位送出数据的送出。

Claims (17)

1.一种非同步串行通信方法，包括：
在发送侧，使信号电平变化为规定的电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据的步骤；和
在接收侧，从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据的步骤，其中，T3＞T1+T2。
2.一种非同步串行通信方法，包括：
在发送侧，在使信号电平从最后送出的信号的电平变化为相反电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据的步骤；和
在接收侧，从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据的步骤，其中，T3＞T1+T2。
3.一种非同步串行通信装置，包括：
发送侧通信端口，其在使信号电平变化为规定的电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据；和
接收侧通信端口，其在从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据，其中，T3＞T1+T2；
所述发送侧通信端口和所述接收侧通信端口通过一条通信线连接。
4.一种非同步串行通信装置，包括：
发送侧通信端口，其在使信号电平从最后送出的信号的电平变化为相反电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据；和
接收侧通信端口，其在从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据，其中，T3＞T1+T2；
所述发送侧通信端口和所述接收侧通信端口通过一条通信线连接。
5.一种非同步串行通信装置，其通过多条通信线进行通信，该非同步串行通信装置包括：
发送侧通信端口，其在使信号电平变化为规定的电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据；
接收侧通信端口，其在从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据，其中，T3＞T1+T2；
第二发送侧通信端口，其在与所述发送侧通信端口相同的时间送出一位第二送出数据；和
第二接收侧通信端口，其在与所述接收侧通信端口相同的时间取入所述一位第二送出数据；
所述发送侧通信端口和所述接收侧通信端口通过所述多条通信线中的至少一条通信线连接，所述第二发送侧通信端口和所述第二接收侧通信端口通过所述至少一条通信线以外的通信线连接。
6.一种非同步串行通信装置，其通过多条通信线进行通信，该非同步串行通信装置包括：
发送侧通信端口，其在使信号电平从最后送出的信号的电平变化为相反电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据；
接收侧通信端口，其在从检测到信号电平的变化后再经过另外设定的第三时间T3之后、或在经过该第三时间T3的时刻，取入所述一位送出数据，其中，T3＞T1+T2；
第二发送侧通信端口，其在与所述发送侧通信端口相同的时间送出一位第二送出数据；和
第二接收侧通信端口，其在与所述接收侧通信端口相同的时间取入所述一位第二送出数据；
所述发送侧通信端口和所述接收侧通信端口通过所述多条通信线中的至少一条通信线连接，所述第二发送侧通信端口和所述第二接收侧通信端口通过所述至少一条通信线以外的通信线连接。
7.一种非同步串行通信装置，包括发送侧通信端口，该发送侧通信端口在使信号电平变化为规定的电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据。
8.一种非同步串行通信装置，包括发送侧通信端口，该发送侧通信端口在使信号电平从最后送出的信号的电平变化为相反电平之后，从经过规定的第一时间T1之后在另外设定的第二时间T2以内送出一位送出数据。
9.一种非同步串行通信装置，包括接收侧通信端口，该接收侧通信端口在从检测到信号电平的变化后经过规定的第三时间T3之后、或在经过该第三时间T3的时刻，取入一位送出数据。
10.根据权利要求4、6、8中任一项所述的非同步串行通信装置，其特征在于，
所述发送侧通信端口包括：
送出信号电平保持器，其对之前的送出信号电平进行保持；
逆信号发生器，其生成与该之前的送出信号电平相反的信号电平；
输出控制信号生成器，其根据输入的发送侧端口写入信号来生成具有规定的脉冲宽度的输出控制信号；和
选择器，其根据该输出控制信号，选择所述之前的送出信号电平和与所述之前的送出信号电平相反的信号电平的任一方进行输出。
11.根据权利要求3～6、9中任一项所述的非同步串行通信装置，其特征在于，
所述接收侧通信端口包括：
信号变化检测器，其在检测到所述信号电平的变化时输出检测信号；和
读出信号生成器，其在从所述信号变化检测器读取了所述检测信号的情况下，在规定时间后生成数据读出信号。
12.根据权利要求3～11中任一项所述的非同步串行通信装置，其特征在于，
还包括对所述发送侧通信端口以及所述接收侧通信端口进行控制的CPU。
13.根据权利要求3～12中任一项所述的非同步串行通信装置，其特征在于，
还包括光输出器和光检测器，所述信号电平是光的强度。
14.根据权利要求3～12中任一项所述的非同步串行通信装置，其特征在于，
所述信号电平是电流的方向。
15.根据权利要求3～14中任一项所述的非同步串行通信装置，其特征在于，
对一个发送侧通信端口通过通信线连接多个接收侧通信端口，进行一对多通信。
16.根据权利要求15所述的非同步串行通信装置，其特征在于，
所述发送侧通信端口发送包括目的地址、广播标记以及数据的分组，
所述接收侧通信端口接收所述分组。
17.根据权利要求16所述的非同步串行通信装置，其特征在于，
所述接收侧通信端口只有在自己具有的地址和目的地址一致时或广播标记有效时才继续进行并完成接收动作。
CNA2007100932754A 2006-11-02 2007-10-31 非同步串行通信方法及非同步串行通信装置 Pending CN101222404A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006298806A JP4420009B2 (ja) 2006-11-02 2006-11-02 非同期シリアル通信方法及び非同期シリアル通信装置
JP2006298806 2006-11-02

Publications (1)

Publication Number Publication Date
CN101222404A true CN101222404A (zh) 2008-07-16

Family

ID=39359692

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100932754A Pending CN101222404A (zh) 2006-11-02 2007-10-31 非同步串行通信方法及非同步串行通信装置

Country Status (4)

Country Link
US (1) US7870318B2 (zh)
JP (1) JP4420009B2 (zh)
KR (1) KR20080040585A (zh)
CN (1) CN101222404A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106054691A (zh) * 2015-04-10 2016-10-26 发那科株式会社 控制系统
CN109775547A (zh) * 2019-01-24 2019-05-21 通力电梯有限公司 用于自动传送设备的控制系统及控制方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4932546B2 (ja) * 2007-03-07 2012-05-16 日本電気株式会社 通信ノード及び該通信ノードを有するネットワーク・システムとデータ伝送方法
JP5609490B2 (ja) * 2010-09-27 2014-10-22 セイコーエプソン株式会社 記憶装置、ホスト装置、回路基板、液体容器及びシステム
US8644318B2 (en) 2011-09-21 2014-02-04 Qualcomm, Incorporated Systems and methods for asynchronous handshake-based interconnects
CN103106165A (zh) * 2011-11-15 2013-05-15 鸿富锦精密工业（深圳）有限公司 信号采集系统及方法
CN103136380A (zh) * 2011-11-22 2013-06-05 鸿富锦精密工业（深圳）有限公司 信号采集系统及方法
CN103136146A (zh) * 2011-12-01 2013-06-05 鸿富锦精密工业（深圳）有限公司 信号采集系统及方法
EP3026513B1 (de) * 2014-11-28 2018-01-03 Siemens Aktiengesellschaft Redundantes Automatisierungssystem und Verfahren zum Betrieb
KR101633582B1 (ko) 2015-01-14 2016-06-24 주식회사 디지트로그 비동기식 통신의 데이터 프레임 처리 장치 및 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143857A (en) 1979-04-25 1980-11-10 Omron Tateisi Electronics Co Data transmission system
US4486855A (en) * 1982-01-28 1984-12-04 Ncr Corporation Activity detector usable with a serial data link
US4539677A (en) * 1983-07-28 1985-09-03 International Business Machines Corp. Multiple access data communication system
US5210846B1 (en) * 1989-05-15 1999-06-29 Dallas Semiconductor One-wire bus architecture
JPH04319756A (ja) 1991-04-19 1992-11-10 Matsushita Electron Corp 調歩同期式シリアルインターフェース
US6076160A (en) * 1997-11-20 2000-06-13 Advanced Micro Devices, Inc. Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal
JP2002190838A (ja) 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd シリアルデータ転送方法および装置
JP3751531B2 (ja) * 2001-03-16 2006-03-01 沖電気工業株式会社 Ｊｔａｇインターフェース回路及びそれを用いたｊｔａｇ対応半導体装置のテスト方法とデバッグ方法
JP2003263404A (ja) 2002-03-07 2003-09-19 Matsushita Electric Ind Co Ltd シリアル通信方式とそれを用いたマイクロコンピュータ
JP2005020308A (ja) 2003-06-25 2005-01-20 Matsushita Electric Ind Co Ltd シリアル通信方法、およびシリアル通信装置
KR100817031B1 (ko) * 2006-08-25 2008-03-26 주식회사 케이이씨 단선 직렬 통신 모듈

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106054691A (zh) * 2015-04-10 2016-10-26 发那科株式会社 控制系统
CN106054691B (zh) * 2015-04-10 2018-10-19 发那科株式会社 控制系统
CN109775547A (zh) * 2019-01-24 2019-05-21 通力电梯有限公司 用于自动传送设备的控制系统及控制方法

Also Published As

Publication number Publication date
JP4420009B2 (ja) 2010-02-24
US20080107160A1 (en) 2008-05-08
JP2008118342A (ja) 2008-05-22
KR20080040585A (ko) 2008-05-08
US7870318B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
CN101222404A (zh) 非同步串行通信方法及非同步串行通信装置
CN101636913B (zh) 使用串行i/o脉冲串选通的低功率串行器/解串器体系结构
US20020108011A1 (en) Dual interface serial bus
CN101599053B (zh) 支持多种传输协议的串行接口控制器及控制方法
US20100064083A1 (en) Communications device without passive pullup components
WO2005091544A1 (en) Bit clock with embedded word clock boundary
CN114911743B (zh) Spi从机设备、spi主机设备和相关的通信方法
JPH0678019A (ja) インターフェース装置
WO2005091543A1 (en) Architecture for bidirectional serializers and deserializer
FR2740238A1 (fr) Cellule integrable ddc dediee a un microprocesseur
US5802331A (en) Data processing system comprising an asynchronously controlled pipeline
US7089467B2 (en) Asynchronous debug interface
US20090063736A1 (en) Low power digital interface
US20030112827A1 (en) Method and apparatus for deskewing parallel serial data channels using asynchronous elastic buffers
CN115756144A (zh) 功耗控制装置、方法及高速互连接口
US5388225A (en) Time-domain boundary bridge method and apparatus for asynchronous sequential machines
US8254187B2 (en) Data transfer apparatus, and method, and semiconductor circuit
JP2005078523A (ja) シリアル転送装置
CN115437972A (zh) 一种带时钟切换的乒乓缓存方法、装置及接口控制器
US7643593B1 (en) System and method for read data recovery in a serial interface
KR100361511B1 (ko) 다기능 직렬 통신 인터페이스 장치
US20080152026A1 (en) Sender, receiver and method of transferring information from a sender to a receiver
KR0154486B1 (ko) 고속 병렬동기버스구조를 이용하는 하위프로세서와 외부장치간의 정합회로
JP4604354B2 (ja) 情報入出力装置
US7526017B2 (en) Transmitting device, receiving device, transmission system, and transmission method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080716