CN101221804B - 存储器及存储器数据读取电路 - Google Patents
存储器及存储器数据读取电路 Download PDFInfo
- Publication number
- CN101221804B CN101221804B CN200710000156XA CN200710000156A CN101221804B CN 101221804 B CN101221804 B CN 101221804B CN 200710000156X A CN200710000156X A CN 200710000156XA CN 200710000156 A CN200710000156 A CN 200710000156A CN 101221804 B CN101221804 B CN 101221804B
- Authority
- CN
- China
- Prior art keywords
- bit line
- couples
- diode
- switch
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
本发明为一种存储器及存储器数据读取电路，特别涉及一种存储器数据的读取电路，利用存储器的低工作电压特性，在存储器中的位线组之间耦接一二极管，利用二极管所产生的压降约为工作电压的二分之一的现象，用以取代原先复杂的预先充电电路。本发明所提供的存储器及存储器数据读取电路，可减少预先充电电路。
Description
技术领域
本发明为一种存储器数据读取电路，特别是一种可减少预先充电电路的存储器数据读取电路。
背景技术
已知的存储器数据读取电路会利用一预先充电电路来对被读取的存储单元所耦接的位线进行预先充电，以加快存储器读取的速度。请参考图1。图1为已知利用预先充电电路的存储器数据读取电路。在图1中，放大器会根据位线BL与BL的电压差来得知存储器中储存的数据。一般来说，若存储器的工作电压为VDD，那预先充电电路10则会将位线BL与BL充电至
，以得到一最佳的工作点，因此预先充电电路10的作用即为提供一电压为
的电压源。由于目前的趋势为将存储器的工作电压设计的越来越低，因此预先充电电路10所要产生的电压也越来越小，而要产生稳定的定电压又可能使得预先充电电路10的电路变得复杂，因此如何能提供一种可减少预先充电电路的存储器数据读取电路是研究人员思考的方向。
发明内容
本发明的目的为提供一种可减少预先充电电路的存储器数据读取电路。
本发明提供一种存储器数据读取电路，包括一第一位线、一第二位线、一第一开关，耦接该第一位线、一第二开关，耦接该第二位线、一数据储存单元、一字线、一第一晶体管、一第二晶体管、一放大器以及一二极管。该放大器，具有一第一输入端，耦接该第一位线、一第二输入端，耦接该第二位线、以及一输出端，该放大器是用以根据该第一输入端及该第二输入端所接收的数据于该输出端输出一输出数据。该二极管，具有一阳极与一阴极，该阳极耦接一电压源，该阴极耦接该第一开关与该第二开关。该第一晶体管，具有一第一源极、一第一漏极以及一第一栅极，其中该第一源极耦接该第一位线，该第一漏极耦接该数据储存单元，该第一栅极耦接该字线。该第二晶体管，具有一第二源极、一第二漏极以及一第二栅极，其中该第二源极耦接该第二位线，该第二漏极耦接该数据储存单元，该第二栅极耦接该字线。
本发明所述的存储器数据读取电路，其中该电压源所提供的电压约为该二极管提供的压降的两倍。
本发明所述的存储器数据读取电路，其中该二极管提供一0.6V至0.8V的压降。
本发明所述的存储器数据读取电路，其中该电压源所提供的电压约为1.2V至1.6V。
本发明所述的存储器数据读取电路，其中该二极管由一NMOS晶体管组成。
本发明所述的存储器数据读取电路，其中该二极管由一PMOS晶体管组成。
本发明更提供一种存储器，包括多条字线、多组位线、多个存储单元、多个放大器、多个二极管以及一电压源。所述存储单元以矩阵方式排列，其中每一存储单元可由对应的该字线与对应的该组位线存取数据。所述多个放大器耦接所述多组位线，用以读取并放大存储单元中的数据。所述二极管，耦接所述多组位线，其中每一二极管具有一阴极，该阴极耦接至所述多组位线中对应的一组。该电压源，透过所述二极管对所述多组位线进行预先充电。
本发明所述的存储器，其中每一该组位线包括一第一位线以及一第二位线，每一对应该组位线的该二极管透过一第一开关以及一第二开关耦接该第一位线以及该第二位线。
本发明所述的存储器，其中该二极管提供一0.6V至0.8V的压降。
本发明所述的存储器，其中该电压源所提供的电压约为1.2V至1.6V。
本发明所述的存储器，其中该二极管由一NMOS晶体管组成。
本发明所述的存储器，其中该二极管由一PMOS晶体管组成。
本发明所提供的存储器及存储器数据读取电路，可减少预先充电电路。
附图说明
图1为已知利用预先充电电路的存储器数据读取电路。
图2为根据本发明的存储器数据读取电路的一实施例的电路图。
图3为根据本发明的存储器数据读取电路的另一实施例的电路图。
图4为根据本发明的存储器数据读取电路的另一实施例的电路图。
具体实施方式
图2为根据本发明的存储器数据读取电路的一实施例的电路图。放大器21具有两个输入端，分别耦接第一位线BL与第二位线BL。第一开关23耦接第一位线BL，第二开关24耦接第二位线BL。二极管22的阳极耦接电压源VDD，其阴极耦接第一开关23与第二开关24，且利用第一开关23与第二开关24的导通使得电压源VDD分别对第一位线BL与第二位线BL进行预先充电。第一晶体管25具有一第一源极、一第一漏极以及一第一栅极，其中该第一源极耦接该第一位线BL，该第一漏极耦接一数据储存单元27，该第一栅极耦接一字线WL。第二晶体管26具有一第二源极、一第二漏极以及一第二栅极，其中该第二源极耦接该第二位线BL，该第二漏极耦接该数据储存单元27，该第二栅极耦接该字线WL。当数据储存单元27被选择到时，字线WL会传送一高电压信号，用以导通第一晶体管25与第二晶体管26，使得数据储存单元27中储存的数据透过第一位线BL与第二位线BL传送至放大器21，放大器21是用以根据第一输入端及第二输入端所接收的数据于其输出端输出一输出数据。数据储存单元27更包括一第一反相器28，其输出端耦接该第一晶体管25的第一漏极，一第二反相器29，其输入端耦接该第一反相器28的输出端，其输出端耦接该第二晶体管26的第二漏极。
在本实施例中，存储器的操作电压VDD的电压值约为1.2V到1.6V，且二极管22所产生的压降约为0.6V至0.8V。
图3为根据本发明的存储器数据读取电路的另一实施例的电路图。放大器31具有两个输入端，分别耦接第一位线BL与第二位线BL。第一开关33耦接第一位线BL，第二开关34耦接第二位线BL。在图3中，二极管由一NMOS晶体管所形成，该NMOS晶体管的栅极漏极耦接，用以形成一PN结的二极管。NMOS晶体管32的源极耦接电压源VDD，其漏极耦接第一开关33与第二开关34，且利用第一开关33与第二开关34的导通使得电压源VDD分别对第一位线BL与第二位线BL进行预先充电。第一晶体管35具有一第一源极、一第一漏极以及一第一栅极，其中该第一源极耦接该第一位线BL，该第一漏极耦接一数据储存单元37，该第一栅极耦接一字线WL。第二晶体管36具有一第二源极、一第二漏极以及一第二栅极，其中该第二源极耦接该第二位线BL，该第二漏极耦接该数据储存单元37，该第二栅极耦接该字线WL。当数据储存单元37被选择到时，字线WL会传送一高电压信号，用以导通第一晶体管35与第二晶体管36，使得数据储存单元37中储存的数据透过第一位线BL与第二位线BL传送至放大器31的输出端输出一输出数据。数据储存单元37更包括一第一反相器38，其输出端耦接该第一晶体管35的第一漏极，一第二反相器39，其输入端耦接该第一反相器38的输出端，其输出端耦接该第二晶体管36的第二漏极。
在本实施例中，存储器的操作电压VDD的电压值约为1.2V到1.6V，且NMOS晶体管32所形成的二极管所产生的压降约为0.6V至0.8V。
图4为根据本发明的存储器数据读取电路的另一实施例的电路图。放大器41具有两个输入端，分别耦接第一位线BL与第二位线BL。第一开关43耦接第一位线BL，第二开关44耦接第二位线BL。在图4中，二极管由一PMOS晶体管所形成，该PMOS晶体管的栅极漏极耦接，用以形成一PN结的二极管。PMOS晶体管42的源极耦接电压源VDD，其漏极耦接第一开关43与第二开关44，且利用第一开关43与第二开关44的导通使得电压源VDD分别对第一位线BL与第二位线BL进行预先充电。第一晶体管45具有一第一源极、一第一漏极以及一第一栅极，其中该第一源极耦接该第一位线BL，该第一漏极耦接一数据储存单元47，该第一栅极耦接一字线WL。第二晶体管46具有一第二源极、一第二漏极以及一第二栅极，其中该第二源极耦接该第二位线BL，该第二漏极耦接该数据储存单元47，该第二栅极耦接该字线WL。当数据储存单元47被选择到时，字线WL会传送一高电压信号，用以导通第一晶体管45与第二晶体管46，使得数据储存单元47中储存的数据透过第一位线BL与第二位线BL传送至放大器41的输出端输出一输出数据。数据储存单元47更包括一第一反相器48，其输出端耦接该第一晶体管45的第一漏极，一第二反相器49，其输入端耦接该第一反相器48的输出端，其输出端耦接该第二晶体管46的第二漏极。
在本实施例中，存储器的操作电压VDD的电压值约为1.2V到1.6V，且PMOS晶体管42所形成的二极管所产生的压降约为0.6V至0.8V。
附图中符号的简单说明如下：
10：预先充电电路
21、31、41：放大器
22：二极管
23、33、43：第一开关
24、34、44：第二开关
25、35、45：第一晶体管
26、36、46：第二晶体管
27、37、47：数据储存单元
28、38、48：第一反相器
29、39、49：第二反相器
32：NMOS晶体管
42：PMOS晶体管
Claims (12)
1.一种存储器数据读取电路，其特征在于，该存储器数据读取电路包括：
一第一位线；
一第二位线；
一放大器，具有一第一输入端、一第二输入端以及一输出端，该第一输入端耦接该第一位线、该第二输入端耦接该第二位线，该放大器是用以根据该第一输入端及该第二输入端所接收的数据于该输出端输出一输出数据；
一第一开关，耦接该第一位线；
一第二开关，耦接该第二位线；
一二极管，具有一阳极与一阴极，该阳极耦接一电压源，该阴极耦接该第一开关与该第二开关；
一数据储存单元；
一字线；
一第一晶体管，具有一第一源极、一第一漏极以及一第一栅极，其中该第一源极耦接该第一位线，该第一漏极耦接该数据储存单元，该第一栅极耦接该字线；以及
一第二晶体管，具有一第二源极、一第二漏极以及一第二栅极，其中该第二源极耦接该第二位线，该第二漏极耦接该数据储存单元，该第二栅极耦接该字线。
2.根据权利要求1所述的存储器数据读取电路，其特征在于，该电压源所提供的电压为该二极管提供的压降的两倍。
3.根据权利要求1所述的存储器数据读取电路，其特征在于，该二极管提供一0.6V至0.8V的压降。
4.根据权利要求3所述的存储器数据读取电路，其特征在于，该电压源所提供的电压为1.2V至1.6V。
5.根据权利要求1所述的存储器数据读取电路，其特征在于，该二极管由一NMOS晶体管组成。
6.根据权利要求1所述的存储器数据读取电路，其特征在于，该二极管由一PMOS晶体管组成。
7.一种存储器，其特征在于，该存储器包括：
多条字线；
多组位线；
多个存储单元，以矩阵方式排列，其中每一存储单元能够由对应的该字线与对应的该组位线存取数据；
多个放大器耦接所述多组位线，用以读取并放大存储单元中的数据；
多个二极管，耦接所述多组位线，其中每一二极管具有一阴极，该阴极耦接至所述多组位线中对应的一组；以及
一电压源，透过所述二极管对所述多组位线进行预先充电。
8.根据权利要求7所述的存储器，其特征在于，每一该组位线包括一第一位线以及一第二位线，每一对应该组位线的该二极管透过一第一开关以及一第二开关耦接该第一位线以及该第二位线。
9.根据权利要求7所述的存储器，其特征在于，该二极管提供一0.6V至0.8V的压降。
10.根据权利要求9所述的存储器，其特征在于，该电压源所提供的电压为1.2V至1.6V。
11.根据权利要求7所述的存储器，其特征在于，该二极管由一NMOS晶体管组成。
12.根据权利要求7所述的存储器，其特征在于，该二极管由一PMOS晶体管组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710000156XA CN101221804B (zh) | 2007-01-08 | 2007-01-08 | 存储器及存储器数据读取电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710000156XA CN101221804B (zh) | 2007-01-08 | 2007-01-08 | 存储器及存储器数据读取电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101221804A CN101221804A (zh) | 2008-07-16 |
| CN101221804B true CN101221804B (zh) | 2010-04-07 |
Family
ID=39631562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710000156XA Expired - Fee Related CN101221804B (zh) | 2007-01-08 | 2007-01-08 | 存储器及存储器数据读取电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101221804B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4954954B2 (ja) * | 2008-08-07 | 2012-06-20 | パナソニック株式会社 | 半導体記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1542848A (zh) * | 2003-04-11 | 2004-11-03 | ������������ʽ���� | 存储单元,存储器件及存储单元的制造方法 |
-
2007
- 2007-01-08 CN CN200710000156XA patent/CN101221804B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1542848A (zh) * | 2003-04-11 | 2004-11-03 | ������������ʽ���� | 存储单元,存储器件及存储单元的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101221804C (zh) | |
| CN101221804A (zh) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100527273C (zh) | 电压供应电路和半导体存储器 | |
| CN102646440B (zh) | 非对称读出放大器设计 | |
| US8072823B2 (en) | Semiconductor memory device | |
| CN102903382B (zh) | 差分rom | |
| CN102903381B (zh) | 灵敏放大器 | |
| CN101916583B (zh) | 灵敏放大器以及存储器 | |
| TW200926170A (en) | A new method to improve the write speed for memory products | |
| US20160196868A1 (en) | Write assist circuit and memory cell | |
| CN103778960A (zh) | 用于电阻型存储器的感测放大器中的写驱动器 | |
| US9019782B2 (en) | Dual rail memory architecture | |
| CN103077742A (zh) | 行译码电路及存储器 | |
| CN102034533B (zh) | 具有复位功能的静态随机存储单元 | |
| US8988920B2 (en) | Semiconductor memory device | |
| CN101727973B (zh) | 半导体存储器装置 | |
| CN102420002A (zh) | 一种电流模灵敏放大器 | |
| CN101221804B (zh) | 存储器及存储器数据读取电路 | |
| US9865331B2 (en) | Amplifier | |
| CN101536107B (zh) | 共享存储器阵列p-阱的低电压列解码器 | |
| CN101800068A (zh) | 一种读出放大电路 | |
| US20080074914A1 (en) | Memory devices with sense amplifiers | |
| CN111145799A (zh) | 灵敏放大器和半导体存储器 | |
| CN102385899A (zh) | 应用在存储器中的锁存放大电路及读取方法 | |
| CN101359507B (zh) | 基于低压工艺的非挥发性存储器单元及阵列和操作方法 | |
| CN104217753A (zh) | Sram单元 | |
| CN103219035A (zh) | 存储电路和将数据写入存储电路的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100407 Termination date: 20140108 |