CN101212864A - 多层基板间交互连结的结构及其制造方法 - Google Patents

Abstract

一种多层基板间交互连结的结构及其制造方法。该结构包括第一多层基板与第二多层基板。第一多层基板具有第一金属层、第一介电层以及介层洞，其中一第一金属层的端缘与其对应的第一介电层的端缘相连接，与其它相邻第一金属层和第一介电层的端缘则相对分离。第二多层基板具有第二金属层与第二介电层，一第二金属层的端缘与其对应的第二介电层的端缘相连接，与其它相邻第二金属层和第二介电层的端缘则相对分离。介层洞位于第一多层基板的第一介电层的端缘，介层洞内具有一导电部。第一金属层的导电部与第二多层基板的第二金属层相互黏结。

Description

多层基板间交互连结的结构及其制造方法

技术领域

本发明涉及一种多层基板间交互连结的结构及其制造方法，特别是关于一种多层任意种类的基板间交互连结的结构及其制造方法，  可适用于各种型式的芯片元件。

背景技术

如今任何类型的电子产品都日趋小型化，随着半导体晶圆制程尺寸的不断缩小，后段封装的相关技术也必须随之朝微型化的方向发展。因此，当今I.C.整合电路的积集度已不断地大幅提高，其中使用多层基板来封装不同种类元件，整合各项功能成为一高效能系统已是必然。举例来说，一具有基本架构的整合式系统可能包括各种不同的芯片元件(例如：逻辑元件、内存元件、模拟元件、光电元件、微机电元件或发光元件等)，而这些不同种类芯片元件彼此之间的相互连通均需透过共享的单一封装基板，才能进行互连。如果能将一芯片元件直接与另一芯片元多重互连，将可进一步提升封装密度，使系统微型化。如今虽已发展一种有关芯片与芯片间封装的堆栈式芯片级封装(Stacked Chip Scale Package；SCSP)，即所谓的立体式封装(3D package)。然而，基本上该封装技术仍局限于硬性系统的封装概念。

并且，为配合如今电子产品的多样化及变异性，封装基板可能是一软性多层基板(例如：Notebook主机板与屏幕的控制连线)，或者封装基板也有可能是一非平面、非规则性面的形态。依据现有技术，两多层基板间的交互连结必须透过基板本身以外的连线或基板本身外部的封装等方式才能实现。因此，为适应更具弹性的软性电路板(软性多层基板)或者多芯片堆栈、非一般平面封装基板的软性封装，改良目前的多层基板封装技术，以更有效地提高封装密度及整合式系统内各种芯片元件间的连接密度，甚至应用在所谓系统级的封装，已成为如今封装相关技术中一极为重要的课题与挑战。

因此，如果能发展一种多层基板间交互连结的结构及其制造方法，用于封装任意种类芯片的各个多层基板，使任意种类芯片间直接互连，而无需透过共享的单一封装基板，同时也提供可变形或可挠曲的特性，则能更进一步地提升系统级封装的密度、作为软性多层基板的连结封装并且使系统微型化。

发明内容

本发明的主要目的在于提供一种多层基板间交互连结的结构及其制造方法，能使若干个任意种类的芯片元件间直接互连。

本发明的另一目的在于提供一种多层基板间交互连结的结构及其制造方法，其交互连结的结构能提高封装密度并缩小该整体系统的封装体积，并提供可变形或可挠曲的特性以作为软性的封装。

为实现上述目的，本发明多层基板间交互连结的结构包括至少一第一多层基板及一第二多层基板。该第一多层基板具有若干个相互交叠的第一金属层、若干个介层洞与若干个第一介电层，其中至少一第一金属层的端缘与其对应的第一介电层的端缘相连接，但与其它相邻第一金属层和第一介电层的端缘则相对分离。该第二多层基板也具有若干个相互交叠的第二金属层与若干个第二介电层，其中至少一第二金属层的端缘与其对应的第二介电层的端缘相连接，但与其它相邻第二金属层及第二介电层的端缘则相对分离。该若干个介层洞分别位于这些第一介电层的端缘，并且每一介层洞内具有一导电部，藉由该至少一第一金属层的导电部与该第二多层基板的至少一第二金属层相互黏结以形成一连结部。

该第一多层基板的端缘以外的其它部分，在形成金属层之后，对这些介电层间进行一界面附着强化的处理，以增加这些介电层间或这些金属层与这些介电层间的附着强度。此外，本发明多层基板间交互连结的结构进一步包括一第一芯片元件，位于第一多层基板的第一外层面，以及一第二芯片元件，位于第二多层基板的第一外层面。第一芯片元件、第二芯片元件与其对应的第一外层面之间也分别进行一界面附着强化的处理，以增加第一芯片元件、第二芯片元件与其对应的第一外层面间的附着强度。

本发明多层基板间交互连结的结构进一步包括一第三基板，用以对第一多层基板与第二多层基板进行间接的连结封装，也可用以对第一芯片元件或第二芯片元件进行连结封装。该第一多层基板、该第二多层基板及该第三基板均可以是一软性多层内连线基板。

此外，依据本发明进一步提供一种制造若干个多层基板间交互连结结构的方法，可适用于两个芯片元件以上的连接，包括下列步骤：

使每一多层基板上至少一介电层及与其对应的金属层的端缘从其它相邻介电层及其对应金属层的端缘分离；以及

将其中一多层基板的该至少一介电层的分离端缘上的一介层洞内的一导电部黏结于另一多层基板的具分离端缘的金属层，以完成这些多层基板间交互连结的结构。

本发明的方法进一步包括一在这些芯片元件上形成这些多层基板的步骤，即对这些芯片元件的表面进行一界面附着强化处理，以增加这些芯片元件表面附着强度。而形成这些多层基板的步骤进一步包括下列步骤：

(A)在这些芯片元件的表面，涂布一介电层；

(B)在该介电层之上依序分别形成若干个介层洞及一金属层；

(C)在该金属层表面及该介电层表面两者的端缘以外的其它区域进行一界面附着强化处理，以增加该其它区域的附着强度后，再涂布另一介电层；以及

(D)重复步骤(B)与步骤(C)，以形成这些多层基板。

而在黏结该介层洞内的该导电部与该另一多层基板的该具分离端缘的金属层的步骤后，本发明的方法进一步包括一对这些多层基板或这些芯片元件，与一第三基板间进行连结封装的步骤。

与现有技术相比，本发明提供的多层基板间交互连结的结构及其制造方法，能使若干个任意种类的芯片元件间直接互连，并且其交互连结的结构能进一步提升封装密度并使系统微型化。本发明的多层基板间交互连结结构更提供了可变形或可挠曲的特性，以作为软性系统应用。

以下结合附图与实施例对本发明作进一步的说明。

附图说明

图1为依据本发明一实施例的多层基板间交互连结结构的剖面图；

图2为依据本发明第一实施例的多层基板间交互连结结构的剖面图，其中进行界面附着强化处理的区域以粗黑线表示；

图3A及图3B为依据本发明制造多层基板间交互连结结构方法的完整流程图；以及

图4为依据本发明第二实施例的多层基板间交互连结结构的剖面图，其中分割第二多层基板与第三多层基板时，仍保留一第二金属层以及一第二介电层相互连结。

具体实施方式

有关本发明的详细说明及技术内容，现就结合附图说明如下：

请参考图1，该图所示为本发明一实施例的多层基板间交互连结结构的剖面图。该多层基板间交互连结的结构至少包括一第一多层基板300、一第二多层基板400以及成形于该第一多层基板300上的若干个介层洞1、2及3。其中该第一多层基板300的第一外层面连接一第一芯片元件100，该第二多层基板400的第一外层面连接一第二芯片元件200。该第一芯片元件100与该第二芯片元件200可以是逻辑元件、内存元件、模拟元件、光电元件、微机电元件或发光元件等任意种类的芯片元件。该多层基板间交互连结的结构可进一步包括一第三基板(未图示)，该第三基板透过图1中的针脚410或锡球420或打线430，分别与第一多层基板300或一第二多层基板400进行连结封装。此外，该第三基板也可与第一芯片元件100或第二芯片元件200进行连结封装。

前述第一多层基板300包括若干层第一介电层10、13、16及19，以及若干层第一金属层11、14及17。并且该第二多层基板400包括若干层第二介电层20、23、26及29，以及若干层第二金属层21、24及27。因此，实质上该第一芯片元件100邻接于第一多层基板300的第一介电层10，第二芯片元件200则邻接于第二多层基板400的第二介电层20。

如图1所示，在本发明的实施例中，第一多层基板300的第一金属层11及其对接的第一介电层13两者的端缘、第一金属层14及其对接的第一介电层16两者的端缘，以及第一金属层17及其对接的第一介电层19两者的端缘，均各与相邻的第一金属层和对应第一介电层的端缘相对分离。相对地，第二多层基板400的第二金属层21及其对接的第二介电层23两者的端缘、第二金属层24及其对接的第二介电层26两者的端缘，以及第二金属层27及其对接的第二介电层29两者的端缘，均各与其相邻第二金属层和第二介电层的端缘相对分离。此外，该介层洞1、2及3分别位于该第一介电层13、该第一介电层16以及该第一介电层19的端缘。

该介层洞1、2及3内分别具有导电部，由一种导电材料所构成。当以微影蚀刻技术(Lithography Etching)、电铸技术(Electrop lating)或金属剥离制程(Metal Lift-off)等技术形成这些第一金属层时，即可在该介层洞1、2及3内同时形成导电部；也即，在形成第一金属层14、17及19时，是同时将该导电材料分别填入介层洞1、2及3内，并且该导电材料是使用与这些第一金属层11、14及17相同的金属元素。然而，该导电部并非限定于此，也可以将形成该导电部的制程与形成这些第一金属层11、14以及17的制程分开执行，并且导电部可与各第一金属层11、14及17分别使用不同的材料，以适应不同的需求。例如，也可以在第一多层基板300的介电层及与其对应的金属层两者的端缘从其相邻介电层及金属层的端缘分离之后，再分别在该介层洞1、2及3内填入该导电部。

当该第一多层基板300与该第二多层基板400之间作相互连结时，该第二多层基板400的第二金属层21、24及27的分离端缘会分别与该第一多层基板300的第一介电层13、16及19的各个分离端缘上的介层洞1、2及3内的导电部相互黏结，以形成如图1所示该交互连结结构中的一连结部120。黏结方式可以采用黏结剂4、5、6黏结、以浸锡黏结、以共晶(Eutectic)黏结、以异方性导电胶(Anisotropic Conductive Film)黏结，或者以金-金(Gold-Gold)黏结、以金-铜(Gold-Copper)黏结等方式。通过这些交互黏结方式，该第二金属层21、24以及27便与第一金属层11、14及17相互连结成一体。通过该多层基板间交互连结的结构，即能达成第一芯片100与第二芯片200间的直接互连。与现有技术未将这些多层基板介电层及对应的各金属层相对分离而直接进行封装的结构比较，由于第一多层基板300与第二多层基板400间，利用基板的分离端缘进行交互连结，因此能有效地提高封装密度并缩小该封装体积，并且能进一步提供任意可变形或可挠曲的特性，以作为软性封装较佳的封装结构。

本发明的实施例中，虽以位于第一多层基板300各介电层13、16、19的介层洞1、2、3内的导电部是与第二多层基板400各第二金属层21、24、27间进行一对一相对的黏结为例，但并非以此为限，也可进行选择性的黏结或一对多基板连结。

请进一步参考图2，该图所示为依据本发明第一实施例的多层基板间交互连结结构的剖面图，其中进行了一种界面附着强化处理，处理区域以粗黑线表示。在第一芯片元件100与第一多层基板300之间、第二芯片元件200与第二多层基板400间也可进行一界面附着强化的处理，以增加该第一芯片元件100、第二芯片元件200分别与多层基板300、400的第一外层面间的附着强度(也即介电层与硅间的附着强度)。此外，在制造本发明的第一多层基板300及第二多层基板400时，除了这些第一、第二金属层端缘表面及这些第一、第二介电层的端缘表面以外的其它表面区域也进行该界面附着强化的处理，以增加该其它表面区域的附着强度。值得特别注意的是，在第一介电层13端缘与第一金属层14端缘之间，第一介电层16端缘与第一金属层17端缘之间，第二介电层23端缘与第二金属层24端缘之间，第二介电层26端缘与第二金属层27端缘之间不会进行该界面附着强化的处理，或者可对这些端缘间进行界面附着减弱的处理。因对介电层/介电层间端缘以外的其它表面区域进行界面附着强化的处理，而未进行该界面附着强化处理，或进行界面附着减弱处理的端缘，便能轻易地使其与其它端缘相对分离。

前述多层基板端缘分开的方式可利用双面胶带(例如：UV tape)，对贴于第一多层基板300或第二多层基板400的第一外层面与第二外层面，再撕开胶带，则胶带将顺势带开未进行该界面附着强化处理的端缘。重复多次对贴与撕开胶带的动作，便能分开多层未附着强化的端缘，但金属层11、14、17、21、24及27会分别与介电层13、16、19、23、26及29相连。通过该介电层/介电层间选择性的界面附着强化处理概念，即能完成本发明第一多层基板300或第二多层基板400间交互连结的结构。例如：本发明中的这些介电层的材料为聚酰亚胺(Polyimide)，则便能利用一氧气或氩气电浆制程处理，进行前述界面附着强化的处理。

前述第三基板可用于与第一多层基板300或一第二多层基板400的第二外层面进行连结封装，其封装方式可采用球栅阵列封装(BGA)、平面闸格阵列(LGA)、针脚栅格阵列封装(PGA)或打线接合(Wire Bond)等方式进行。如第一多层基板300、第二多层基板400及第三基板均可为软性多层内连线基板。通过本发明多层基板间交互连结的结构能提供可变形或可挠曲的特性，从而可作为这些软性多层基板的封装连结。

图3A及图3B为依据本发明制造多层基板间交互连结结构的方法的完整流程图。本发明制造多层基板间交互连结结构的方法包括下列步骤：

步骤a.提供一晶圆元件，具有若干个芯片元件；

步骤b.对这些芯片元件的表面进行一界面附着强化处理110、210，以增加这些芯片元件表面的附着强度后，涂布一介电层10、20；

步骤c.在该介电层的介层洞预定位置9形成若干个介层洞后，再在金属层预定位置形成一金属层11、21；

步骤d.在该金属层表面11、21及该介电层表面端缘以外的其它部分进行该界面附着强化处理12、22，以增加该其它部分的附着强度后，再涂布另一介电层12、23；

步骤e.重复步骤c与步骤d，以形成该多层基板；

步骤f.沿该端缘边缘(图标步骤d.及步骤e.中的垂直线d1、d2、d3)，分割这些芯片元件及其对应的这些多层基板；

步骤g.移除该晶圆元件的无芯片元件区域100-1；

步骤h.利用雷射移除或介电层分离的方式，移除与该第一芯片元件100相邻介电层10的端缘10-1，露出对应该介电层10端缘的金属层11端缘；

步骤i.使第一多层基板300上至少一介电层的端缘及与其对应的金属层的端缘从其它相邻介电层及其对应金属层的端缘分离；

步骤j.将第一多层基板300的该至少一介电层分离端缘上的一介层洞内的一导电部黏结于第二多层基板400的具分离端缘的金属层，其黏结方式可使用浸锡，以共晶(Eutectic)黏结，或以异方性导电胶(AnisotropicConductive Film)黏结，或以金-金(Gold-Gold)黏结，或以金-铜(Gold-Copper)黏结等方式，以完成这些多层基板间交互连结的结构；以及

步骤k.在这些多层基板的第二外层面与一第三基板进行连结封装。如前所述，与第一多层基板300或一第二多层基板400的第二外层面进行连结封装的方式，可以球栅阵列封装(BGA)、平面闸格阵列(LGA)、针脚栅格阵列封装(PGA)或打线接合(Wire Bond)等方式进行。前述以及图3A与3B中，虽以第一多层基板300为例，但有关第二多层基板400或之后有关第三多层基板的制造也大致相同。

请参考图4，该图为依据本发明第二实施例的多层基板间交互连结结构的剖面图，其中分割第二多层基板与第三多层基板时，仍保留一第二金属层27以及一第二介电层29相互连结。请参考图3A中步骤d.及步骤e.的表示图，前述为第一多层基板300的制造方法，第二多层基板400的制造方法也可相同，假设d3、d4间为第二芯片元件200与第二多层基板400；d2、d3间为第三芯片元件与第三多层基板500。与第一实施例不同之处在于步骤f.中沿图标步骤d.及步骤e.中的垂直线d2、d3、d4，分割这些芯片元件及其对应的这些多层基板时，沿d2、d4对这些芯片元件及这些多层基板进行完全的分割，但沿着d5从芯片起，仅分割到第二金属层27及第二介电层29为止，与沿着d3从芯片起，仅分割到第二金属层21及第二介电层23为止，再将位于d3与d5间的各第二金属层及第二介电层相互分离，也即，第二多层基板400与第三多层基板500间以第二金属层27及第二介电层29直接连结。但与第一实施例相同的是，第二实施例同样具有第一多层基板300与第二多层基板400间交互连结的结构，因此，本发明提供多层基板间多重交叉连结，更具有弹性的交互连结结构的概念。

与现有技术相比，本发明所提供的多层基板间交互连结的结构及其制造方法，能使若干个任意种类的芯片元件间透过封装各个芯片的各个多层基板间的交互连结结构直接互连，无须经由第三基板，并且其交互连结的结构能提高封装密度并缩小整体系统的封装体积。此外，本发明的多层基板间交互连结结构能进一步提供可变形或可挠曲的特性，从而可作为软性多层基板的连结封装。与现有技术相比，无论是有关芯片与芯片间的封装，或多层基板间的连结封装，本发明均更具有高整合性、高封装密度的系统级封装能力。

Claims (33)

1.一种多层基板间交互连结的结构包括一第一多层基板以及一第二多层基板，该第一多层基板具有若干个相互交叠的第一金属层与若干个第一介电层，该第二多层基板具有若干个相互交叠的第二金属层与若干个第二介电层，其特征在于：

该第一多层基板进一步具有若干个介层洞，其中至少一第一金属层的端缘与其对应的第一介电层的端缘相连接，而与其它相邻第一金属层和第一介电层的端缘相对分离；该第二多层基板的至少一第二金属层的端缘与其对应的第二介电层的端缘相连接，而与其它相邻第二金属层和第二介电层的端缘相对分离；该第一多层基板的介层洞位于第一介电层的端缘，并且每一介层洞内具有一导电部；通过该第一多层基板的至少一第一金属层的该导电部与该第二多层基板的至少一第二金属层相互黏结以形成一连结部。

2.如权利要求1所述的结构，其特征在于该第一多层基板的介电层的分离端缘以外的其它区域，进行了一界面附着强化处理，以增加这些介电层间的附着强度。

3.如权利要求2所述的结构，其特征在于该界面附着强化处理为一电浆制程处理。

4.如权利要求3所述的结构，其特征在于这些介电层的材料为聚酰亚胺。

5.如权利要求1所述的结构，其特征在于这些介电层的材料为聚酰亚胺。

6.如权利要求1所述的结构，其特征在于该第二多层基板的介电层的分离端缘以外的其它区域，进行了一界面附着强化的处理，以增加这些介电层间的附着强度。

7.如权利要求6所述的结构，其特征在于该附着处理为一电浆制程处理。

8.如权利要求7所述的结构，其特征在于这些介电层的材料为聚酰亚胺。

9.如权利要求6所述的结构，其特征在于这些介电层的材料为聚酰亚胺。

10.如权利要求1所述的结构，其特征在于进一步包括一第一芯片元件，位于该第一多层基板的第一外层面。

11.如权利要求10所述的结构，其特征在于该第一芯片元件为逻辑元件、内存元件、模拟元件、光电元件、微机电元件以及发光元件之中的任一元件。

12.如权利要求10所述的结构，其特征在于该第一芯片元件与该第一外层面间进行了一界面附着强化的处理，以增加该第一芯片元件与该第一外层面间的附着强度。

13.如权利要求10所述的结构，其特征在于进一步包括一第三基板，用以对该第一芯片元件进行连结封装。

14.如权利要求1所述的结构，其特征在于进一步包括一第二芯片元件，位于该第二多层基板的第一外层面。

15.如权利要求14所述的结构，其特征在于该第二芯片元件为逻辑元件、内存元件、模拟元件、光电元件、微机电元件以及发光元件之中的任一元件。

16.如权利要求14所述的结构，其特征在于该第二芯片元件与该第一外层面间进行了一界面附着强化的处理，以增加该第二芯片元件与该第一外层面间的附着强度。

17.如权利要求14所述的结构，其特征在于进一步包括一第三基板，用以对该第二芯片元件进行连结封装。

18.如权利要求1所述的结构，其特征在于进一步包括一第三基板，用以对该第一多层基板或该第二多层基板进行连结封装。

19.如权利要求18所述的结构，其特征在于该第三基板为一软性基板。

20.如权利要求1所述的结构，其特征在于该第一多层基板为一软性基板。

21.如权利要求1所述的结构，其特征在于该第二多层基板为一软性基板。

22.一种制造若干个多层基板间交互连结结构的方法，可适用于两个芯片元件以上的连接，这些多层基板具有若干个相互交叠的金属层与若干个介电层，其特征在于：该制造方法包括下列步骤：

使每一多层基板上至少一介电层及与其对应的金属层的端缘从其它相邻介电层局部及其对应金属层的端缘分离；以及

将其中一多层基板的该至少一介电层的分离端缘上的一介层洞内的一导电部黏结于另一多层基板的具分离端缘的金属层，以完成这些多层基板间交互连结的结构。

23.如权利要求22所述的方法，其特征在于进一步包括移除与这些芯片元件相邻介电层的端缘，以露出对应该介电层的该金属层的端缘这一步骤。

24.如权利要求22所述的方法，其特征在于：在分离步骤之前，进一步包括在这些芯片元件上形成这些多层基板这一步骤。

25.如权利要求24所述的方法，其特征在于形成这些多层基板的步骤进一步包括对这些芯片元件的表面进行一界面附着强化处理，以增加这些芯片元件表面附着强度这一步骤。

26.如权利要求24所述的方法，其特征在于形成这些多层基板的步骤进一步包括下列步骤：

(A)在这些芯片元件的表面，涂布一介电层；

(B)在该介电层上依序形成若干个介层洞及一金属层；

(C)在该金属层表面及该介电层表面的端缘以外的其它区域进行一界面附着强化处理，以增加该其它区域的附着强度后，再涂布另一介电层；以及

(D)重复步骤(B)与步骤(C)，以形成这些多层基板。

27.如权利要求26所述的方法，其特征在于该界面附着强化处理为一电浆制程处理。

28.如权利要求26所述的方法，其特征在于进一步包括提供一晶圆元件，其具有这些芯片元件这一步骤。

29.如权利要求28所述的方法，其特征在于进一步包括沿该端缘分割这些芯片元件及其对应的多层基板这一步骤。

30.如权利要求29所述的方法，其特征在于在分割这些芯片元件的步骤之后，进一步包括移除该晶圆元件的无芯片元件区域这一步骤。

31.如权利要求22所述的方法，其特征在于在黏结的步骤之后，进一步包括对这些多层基板与一第三基板进行连结封装这一步骤。

32.一种制造多层基板间交互连结结构的方法，其特征在于该方法包括下列步骤：

(a)提供一晶圆元件，具有若干个芯片元件；

(b)对若干个芯片元件的表面进行一界面附着强化处理，以增加这些芯片元件表面的附着强度后，涂布一介电层；

(c)在该介电层上依序分别形成若干个介层洞及一金属层；

(d)在该金属层表面及该介电层表面的端缘以外的其它区域进行该界面附着强化处理，以增加该其它区域的附着强度后，再涂布另一介电层；

(e)重复步骤c与步骤d，以形成该多层基板；

(f)沿该端缘，分割这些芯片元件及其对应的这些多层基板；

(g)移除该晶圆元件的无芯片元件区域；

(h)移除与这些芯片元件相邻介电层的端缘，露出对应该介电层的金属层的端缘；

(i)使每一多层基板上至少一介电层及与其对应的金属层的端缘从其它相邻介电层及其对应金属层的端缘分离；以及

(j)将其中一多层基板的该至少一介电层的分离端缘上的一介层洞内的一导电部黏结于另一多层基板的具分离端缘的金属层，以完成这些多层基板间交互连结的结构。

33.如权利要求32所述的方法，其特征在于在黏结的步骤之后，进一步包括对这些多层基板与一第三基板进行连结封装的步骤k。

Images