CN101211855B - 适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法 - Google Patents

适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法 Download PDF

Info

Publication number
CN101211855B
CN101211855B CN2007101727314A CN200710172731A CN101211855B CN 101211855 B CN101211855 B CN 101211855B CN 2007101727314 A CN2007101727314 A CN 2007101727314A CN 200710172731 A CN200710172731 A CN 200710172731A CN 101211855 B CN101211855 B CN 101211855B
Authority
CN
China
Prior art keywords
region
active region
ldd
logical operation
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101727314A
Other languages
English (en)
Other versions
CN101211855A (zh
Inventor
何军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2007101727314A priority Critical patent/CN101211855B/zh
Publication of CN101211855A publication Critical patent/CN101211855A/zh
Application granted granted Critical
Publication of CN101211855B publication Critical patent/CN101211855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法，首先确定重注入层的边界，得到区域A，然后确定栅极与有源区交迭的金属氧化物半导体管的沟道区域，并将该区域每边涨大a，得到区域B，取其合集，得到区域C，最后在区域C内，进行离子植入，生成LDD。本发明提供的一种适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法，每次代码变更时，仅需改变ACT，LDD层无需变更，同时保持了较小的版图面积。

Description

适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法
技术领域
本发明涉及一种适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法。
背景技术
有源区只读存储器(ACT ROM)构造简单，存储稳定，集成度高，是逻辑产品中常用的一种非挥发性只读记忆体。一般根据是否有沟道来判断存储的逻辑代码‘0’和‘1’。有源区只读存储器(ACT ROM)的重掺杂区域(Plus)笼罩整个ROM逻辑代码区域，其代码变更仅需改变有源区掩膜(如图1)，这意味着同样一个逻辑产品会对应很多块有源区掩膜，但是所有掩膜都可以共享。
LDD(lightly doped drain轻掺杂漏极)是通过版图逻辑运算产生的。进行LDD和Halo(晕环)(又称Pocket)两道离子植入，部分LDD和绝大多数Halo离子植入时并非垂直，而是倾斜一定角度，这就有可能受晶片上临近掩蔽层的光阻影响，从而产生阴影效应(如图2)。一般来说，版图逻辑运算产生的LDD沿着重注入层(Plus implant layer)的边界(如图3)，这使得在一些特殊版图中需要更加严格的重注入层版图设计规则，导致增大了逻辑区域版图的面积，而且在制程中，也需要尽量减薄LDD的光阻(PR)厚度，控制CD(critical dimension关键性尺寸)和alignment overlay(叠加对准)已减少。但是上述版图逻辑运算对有源区只读存储器(ACT ROM)的好处是显而易见的，每次ROM代码变更，仅需改变ACT，LDD层无需变更(如图4)。
还有一种比较新型的LDD逻辑制程，首先找到栅极和ACT(有源区)交迭的MOS(金属氧化物半导体)管沟道区域，然后将此区域每边涨大a，其中a可以根据具体的制程能力进行调整(如图5)。上述制程的优点是节省版图面积，但是由于LDD区域与MOS管沟道形状有关，一旦ACT形状发生变化，LDD也会跟着变化，也就是说，如果ACT光罩改变，就必须重新再出一块LDD光罩，这样这种比较新型的制程就无法应用在有源区只读存储器(ACT ROM)的产品上，因为一旦变更ACT光罩，而LDD不改变，就会造成如图6一样的错误。
发明内容
本发明提供的一种适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法，每次代码变更时，仅需改变有源区光罩，浅掺杂区域无需变更，同时保持了较小的版图面积。
为了达到上述目的，本发明提供了一种适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法，包含以下步骤：
步骤1、确定重注入层(Plus implant layer)的边界，得到区域A；
步骤2、确定栅极与有缘区交迭的金属氧化物半导体(MOS)管的沟道区域；
步骤3、将步骤2确定的区域每边涨大a，得到区域B，其中a可以根据具体的制程能力进行调整；
步骤4、将步骤1和步骤3分别得到的两个区域A和B，取其合集，得到区域C；
步骤5、在步骤4确定的区域C内，进行离子植入，生成LDD。
本发明提供的一种适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法，每次代码变更时，仅需改变ACT，LDD层无需变更，同时保持了较小的版图面积。通过本发明提供的版图逻辑运算产生的N型或者P型LDD层(NLDD/PLDD layer)会有一部分覆盖相邻的P+/N+pick-up区域，由于在一般逻辑制程中LDD无论从浓度还是深度都远不如重掺杂区(Plus)，所以对pick-up不会产生任何影响。而LDD/Halo离子注入只有紧邻MOS管沟道的部分才会对MOS管特性产生影响，故而相比于传统LDD版图逻辑运算来说，本逻辑运算减少的离子植入区域对MOS管特性不会产生任何作用。
附图说明
图1是背景技术中有源区只读存储器的布局；
图2是背景技术中倾角离子植入阴影效应的示意图；
图3是背景技术中传统版图逻辑运算在逻辑版图区域产生的LDD的区域边界示意图；
图4是背景技术中传统版图逻辑运算在有源区只读存储器区域产生的LDD区域示意图；
图5是背景技术中一种新型的浅掺杂漏极版图逻辑运算在逻辑版图区域产生的LDD的区域示意图；
图6是背景技术中一种新型的浅掺杂漏极版图逻辑运算在有源区只读存储器区域产生的LDD的区域示意图；
图7是本发明提供的一种适用于有源区只读存储器的浅掺杂漏极版图逻辑运算在逻辑版图区域产生的LDD的区域示意图。
具体实施方式
以下根据图7具体说明本发明的较佳实施方式：
如图7所示，本发明提供了一种适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法，包含以下步骤：
步骤1、确定重注入层的边界，得到区域A；
步骤2、确定栅极与有缘区交迭的金属氧化物半导体(MOS)管的沟道区域；
步骤3、将步骤2确定的区域每边涨大a，得到区域B，其中a可以根据具体的制程能力进行调整，在有些0.15微米逻辑制程中，可选择a值的范围为0.3-0.5um；
步骤4、将步骤1和步骤3分别得到的两个区域A和B，取其合集，得到区域C；
步骤5、在步骤4确定的区域C内，进行离子植入，生成LDD。
通过本发明提供的逻辑制程产生的N型或者P型LDD层(NLDD/PLDDlayer)会有一部分覆盖相邻的P+/N+重掺杂区(如图7所示)，由于在一般逻辑制程中LDD无论从浓度还是深度都远不如重掺杂区(Plus)，所以对重掺杂区不会产生任何影响。而LDD/Halo离子注入只有紧邻MOS管沟道的部分才会对MOS管特性产生影响，故而相比于传统LDD版图逻辑运算来说，本逻辑运算减少的离子植入区域对MOS管特性不会产生任何作用。

Claims (1)

1.一种适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法，其特征在于，包含以下步骤：
步骤1、确定重注入层的边界，得到区域A；
步骤2、确定栅极与有源区交迭的金属氧化物半导体管的沟道区域；
步骤3、将步骤2确定的区域每边涨大a，得到区域B，其中a根据具体的制程能力进行调整，a的范围为0.3-0.5um；
步骤4、将步骤1和步骤3分别得到的两个区域A和B，取其合集，得到区域C；
步骤5、在步骤4确定的区域C内，进行离子植入，生成浅掺杂漏极LDD。
CN2007101727314A 2007-12-21 2007-12-21 适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法 Active CN101211855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101727314A CN101211855B (zh) 2007-12-21 2007-12-21 适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101727314A CN101211855B (zh) 2007-12-21 2007-12-21 适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法

Publications (2)

Publication Number Publication Date
CN101211855A CN101211855A (zh) 2008-07-02
CN101211855B true CN101211855B (zh) 2011-04-20

Family

ID=39611726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101727314A Active CN101211855B (zh) 2007-12-21 2007-12-21 适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法

Country Status (1)

Country Link
CN (1) CN101211855B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178094B (zh) * 2011-12-22 2015-08-19 无锡华润上华科技有限公司 包含轻掺杂漏极结构的版图结构
CN105719688B (zh) * 2014-12-04 2019-03-29 中芯国际集成电路制造(上海)有限公司 Sram存储器和形成sram存储器的方法
CN117556777B (zh) * 2024-01-12 2024-05-28 北京智芯微电子科技有限公司 芯片的三维建模方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105020A1 (en) * 2001-02-08 2002-08-08 Samsung Electronics Co., Ltd. Non-volatile memory device and method of manufacturing the same
US20030032239A1 (en) * 2001-08-10 2003-02-13 Hynix Semiconductor America, Inc. Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications
US20050117443A1 (en) * 2003-11-28 2005-06-02 Samsung Electronics Co., Ltd. EEPROM cell and EEPROM device with high integration and low source resistance and method of manufacturing the same
US20050151189A1 (en) * 2003-12-05 2005-07-14 Stmicroelectronics S.R.I. Shrunk low on-resistance DMOS structure
US20070257331A1 (en) * 2004-05-06 2007-11-08 Sidense Corporation Anti-fuse memory cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105020A1 (en) * 2001-02-08 2002-08-08 Samsung Electronics Co., Ltd. Non-volatile memory device and method of manufacturing the same
US20030032239A1 (en) * 2001-08-10 2003-02-13 Hynix Semiconductor America, Inc. Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications
US20050117443A1 (en) * 2003-11-28 2005-06-02 Samsung Electronics Co., Ltd. EEPROM cell and EEPROM device with high integration and low source resistance and method of manufacturing the same
US20050151189A1 (en) * 2003-12-05 2005-07-14 Stmicroelectronics S.R.I. Shrunk low on-resistance DMOS structure
US20070257331A1 (en) * 2004-05-06 2007-11-08 Sidense Corporation Anti-fuse memory cell

Also Published As

Publication number Publication date
CN101211855A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
KR101098161B1 (ko) 개선된 아키텍처를 가지는 ｌｄｍｏｓ 소자
US4394182A (en) Microelectronic shadow masking process for reducing punchthrough
CN101930946A (zh) 具有高电压晶体管的集成电路系统及其制造方法
TW201347099A (zh) 具有解耦合電容器之不對稱緻密浮動閘極非揮發性記憶體
JP2005197750A (ja) ２トランジスタｐｍｏｓメモリセル及びその製造方法
KR950034842A (ko) 저 접합 누설 금속산화물 반도체 전계효과 트랜지스터
JPH04359477A (ja) Ｎチャネル単一ポリシリコンレベルｅｐｒｏｍセルを得るプロセスおよびそのプロセスによって得たセル
CN101211855B (zh) 适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法
TW201336055A (zh) 具有解耦合電容器之不對稱緻密浮動閘極非揮發性記憶體
US6982186B2 (en) CMOS image sensor and method for manufacturing the same
US8143130B1 (en) Method of manufacturing depletion MOS device
US7384844B2 (en) Method of fabricating flash memory device
KR100748003B1 (ko) 임베디드 비휘발성 메모리 및 그 제조방법
CN101452884A (zh) 复合器件及其制造方法
CN101211765B (zh) 可减少离子植入阴影效应的浅掺杂漏极版图逻辑运算方法
EP1142014B1 (en) A method of manufacturing a peripheral transistor of a non-volatile memory
JPH0391262A (ja) 半導体装置の製造方法
JPH0230185A (ja) 半導体装置とその製造方法
CN102969318B (zh) P型otp器件及其制造方法
CN106505067B (zh) 互补金属氧化物半导体装置及制造方法
JPH02292833A (ja) Ｌｄｄトランジスタ
KR20070002302A (ko) 플래시 메모리 소자의 제조 방법
JPH08107156A (ja) 不揮発性半導体記憶装置の製造方法
CN102881691B (zh) P型otp器件及制作方法
JP5000847B2 (ja) 半導体素子のセルチャンネルイオン注入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140424

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140424

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai