CN101207024A - 半导体存储器及其形成方法 - Google Patents
半导体存储器及其形成方法 Download PDFInfo
- Publication number
- CN101207024A CN101207024A CNA2006101474316A CN200610147431A CN101207024A CN 101207024 A CN101207024 A CN 101207024A CN A2006101474316 A CNA2006101474316 A CN A2006101474316A CN 200610147431 A CN200610147431 A CN 200610147431A CN 101207024 A CN101207024 A CN 101207024A
- Authority
- CN
- China
- Prior art keywords
- interlayer insulating
- insulating film
- layer
- grid structure
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
一种栅极形成方法，包括依次在半导体衬底上形成隧穿绝缘层、第一多晶硅层、第一层间绝缘层、第二层间绝缘层和第二多晶硅层，所述第一层间绝缘层为富－氧氮化硅，所述第二层间绝缘层为高k介质。相应地，本发明提供一种栅极结构，本发明还提供一种半导体存储器及其制造方法。本发明通过采用高－k材料作为第二层间绝缘层来替代现有技术中的ONO中的氮化硅和氧化硅，高－k材料的介电常数比氧化硅的要高，因此可以将高－k材料的厚度减小，从而减小存储单元的面积，而同时在第一层间绝缘层和浮栅之间保持较高的耦合比，这种较高的耦合比也使得可以编程电压降低。因此，可以降低快闪存储器的操作电压，实现较短的编程/擦除时间。
Description
技术领域
本发明涉及一种半导体存储器领域，特别涉及一种非易失性半导体存储器及其形成方法。
背景技术
存储数据的半导体储存器件可以分为挥发性存储器件或者非挥发性存储器件。挥发性存储器件在供电中断以后失去存储数据，相反，非挥发性存储器在供电中断以后仍然能够保留存储数据。快闪存储器是非挥发性存储器的一个典型应用。快闪存储器的存储单元包括浮栅和控制栅电极，控制栅电极控制向浮栅中注入或者从浮栅中抽取电荷。非挥发性存储单元通常包括源区、漏区、衬底中的沟道以及沟道上的堆叠栅结构。堆叠栅包括形成在半导体衬底上的栅介质层(通常指隧穿氧化层)、位于隧穿氧化层上的多晶硅浮栅和位于浮栅上的层间绝缘层，所述层间绝缘层通常是一多层绝缘层。申请号为200510066249的中国专利申请公开了一种采用ONO作为栅介质层的栅结构，所述ONO采用氧化硅-氮化硅-顶层氧化硅(ONO)组成的具有两层氧化硅层和内夹的氮化硅层，最后，在层间绝缘层上形成多晶硅控制栅。
ONO层间绝缘层具有许多重要功能，包括把控制栅和浮栅之间进行电学绝缘。然而，制备ONO层间介电层的湿法氧化工艺需要高温工艺和长工艺时间。由于可能恶化多晶硅和/或隧穿氧化层，增加陷阱电荷，不可采用950℃及以上的高温处理。尤其是形成ONO层间绝缘层的顶层氧化层需要采用湿法氧化工艺，可能消耗大量的氮化硅薄膜，导致氮化硅层厚度下降，引起浮栅中的电荷向控制栅中泄漏。采用湿法氧化工艺形成顶层氧化硅层所产生的另外一个问题是在氮化硅层-顶层氧化硅层界面产生PN结。较长的工艺时间使得ONO层间绝缘层的制备工艺效率低下，甚至在ONO层间绝缘层形成之后，具有很多待考虑的问题。比如，如果顶层氧化硅层太厚，需要的编程电压大大增加；如果顶层氧化硅层太薄(比如＜10
)，由于电荷趋于泄漏导致电荷保留时间下降，同时，如果氮化硅层太薄，电荷从浮栅向控制栅泄漏会进一步导致电荷保持时间下降。因此精确控制氧化硅层和氮化硅层厚度是关键问题。而且，就目前工艺来说，很难在一个基底上提供连续的具有均匀厚度三层结构。
为了降低非挥发性存储器的编程电压和编程时间，可以通过降低层间绝缘层的厚度，以增加层间绝缘层的耦合电容，但是降低层间栅绝缘层比如ONO的厚度会大大增加通过本层间栅绝缘层的泄漏电流，导致较差的数据保持力。因此需要采用可替代的介电层代替传统的ONO层间绝缘层来提高整体器件的可靠性，即通过增加两个栅之间的电容耦合来降低泄漏电流(提高数据保持时间)和更快的编程擦写时间。
发明内容
本发明解决的问题是提供一种半导体存储器，所述半导体存储器具有较好的数据保持力。
为解决上述问题，本发明提供一种栅极结构形成方法，包括：依次在半导体衬底上形成隧穿绝缘层和第一多晶硅层；在第一多晶硅层上形成由氮化硅构成的第一层间绝缘层；在第一层间绝缘层上形成高k介质构成的第二层间绝缘层；在第二层间绝缘层上形成第二多晶硅层。
所述第一层间绝缘层厚度范围为10至20
。
所述第二层间绝缘层厚度范围为100至150
。
在形成第一层间绝缘层之后还包括对第一层间绝缘层在含氧气氛中进行退火。
所述退火气氛为N2O，退火温度为680至750℃。
在形成第二层间绝缘层之后还包括对第二层间绝缘层进行退火。
所述退火气氛为N2，退火温度为750至850℃。
本发明还提供一种栅极结构，包括依次形成在半导体衬底上的隧穿绝缘层、第一多晶硅层、第一层间绝缘层、第二层间绝缘层及第二多晶硅层，所述第一层间绝缘层为氮化硅，第二层间绝缘层为高k介质。
所述第一层间绝缘层厚度范围为10至20
。
所述第二层间绝缘层厚度范围为100至150
。
在形成第一层间绝缘层之后还包括对第一层间绝缘层在含氧气氛中进行退火。
所述退火气氛为N2O，退火温度为680至750℃。
在形成第二层间绝缘层之后还包括对第二层间绝缘层进行退火。
所述退火气氛为N2，退火温度为750至850℃。
本发明还提供一种半导体存储器，包括依次形成在半导体衬底上的隧穿绝缘层、第一多晶硅层、第一层间绝缘层、第二层间绝缘层及第二多晶硅层，所述隧穿绝缘层、第一多晶硅层、第一层间绝缘层、第二层间绝缘层及第二多晶硅层构成栅极结构；形成于半导体衬底中、栅极结构两侧的源极、漏极，在栅极结构上加电压，在半导体衬底中形成的导电沟道把源极和漏极相电连接，所述第一层间绝缘层为氮化硅，第二层间绝缘层为高k介质。
在形成第一层间绝缘层之后还包括对第一层间绝缘层在含氧气氛中进行退火。
所述退火气氛为N2O，退火温度为680至750℃。
在形成第二层间绝缘层之后还包括对第二层间绝缘层进行退火。
所述退火气氛为N2，退火温度为750至850℃。
本发明还提供一种半导体存储器的形成方法，包括：依次在半导体衬底上形成隧穿绝缘层和第一多晶硅层；在第一多晶硅层上形成由氮化硅构成的第一层间绝缘层；在第一层间绝缘层上形成高k介质构成的第二层间绝缘层；在第二层间绝缘层上形成第二多晶硅层，所述隧穿绝缘层、第一多晶硅层、第一层间绝缘层、第二层间绝缘层及第二多晶硅层构成栅极结构；在半导体衬底中、栅极结构两侧形成源极和漏极，在栅极结构上加电压，在半导体衬底中形成的导电沟道把源极和漏极相电连接。
所述第一层间绝缘层厚度范围为10至20
。
所述第二层间绝缘层厚度范围为100至150
。
在形成第一层间绝缘层之后还包括对第一层间绝缘层在含氧气氛中进行退火。
所述退火气氛为N2O，退火温度为680至750℃。
在形成第二层间绝缘层之后还包括对第二层间绝缘层进行退火。
所述退火气氛为N2，退火温度为750至850℃。
与现有技术相比，本发明具有以下优点：以富-O氮化硅和高k介质比如Al2O3层替代传统的ONO层间绝缘层(氧化硅-氮化硅-氧化硅)形成栅极，阻止电荷由浮栅向控制栅泄漏，同时加强了福勒-雷诺(F-N)电子隧穿，因此加强了擦写操作。
本发明通过以富-氧氮化硅和高k介质比如Al2O3层替代传统的ONO层间介电层(氧化硅-氮化硅-氧化硅)形成栅极，形成存储器，通过高k的层间绝缘层增加了层间绝缘层的电容耦合。
附图说明
图1至图8是本发明形成半导体存储器的结构示意图。
图9为对本发明的半导体存储器进行编程结构示意图。
图10为对本发明的半导体存储器进行擦除结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
本发明首先提供了一种栅极结构的形成方法，包括：依次在半导体衬底上形成隧穿绝缘层和第一多晶硅层；在第一多晶硅层上形成由氮化硅构成的第一层间绝缘层；在第一层间绝缘层上形成高k介质构成的第二层间绝缘层；在第二层间绝缘层上形成第二多晶硅层。
参考图1所示，为在半导体衬底11上形成隧穿绝缘层12的结构示意图。图1中所示的半导体衬体11为硅，还可以使用绝缘体上硅(SOI)作为半导体衬底11。图中所示的隧穿绝缘层12可以为SiO2、USG(未掺杂硅酸盐玻璃)、BPSG(硼磷硅玻璃)、PSG(磷硅玻璃)、SiN、SiON、SiOF、AlN、Al2O3、BN、类金刚石、SOG(旋涂玻璃)、FOX(可流动氧化物)、聚合物等组中的至少一种及它们的组合构成。所述隧穿绝缘层12的厚度范围为60至80
。
参考图2所示，在隧穿绝缘层12上形成第一多晶硅层13，第一多晶硅层13的厚度范围为2700至3300
。第一多晶硅层13作为半导体存储器的浮栅，第一多晶硅层13的形成工艺可以通过本领域技术人员公知的任何方法制备。
参考图3所示，在第一多晶硅层13上形成第一层间绝缘层14，所述第一绝缘层14为SiN，第一层间绝缘层14的厚度范围为10至20，第一层间绝缘层14的形成工艺可以通过本领域技术人员公知的任何方法制备。
作为本发明的一个实施方式，采用化学气相沉积(CVD)装置形成第一层间绝缘层14，所述第一层间绝缘层14的厚度为15。
形成第一层间绝缘层14之后，把第一层间绝缘层14在含N2O气氛中进行退火处理，退火处理的目的是为了降低氮化硅层的介电常数(从介电常数k＝9下降至k＝4)，防止电荷泄漏，所述退火温度范围为680至750℃，所述退火时间为25至45 mins。
作为本发明的一个实施方式，把第一层间绝缘层14放置在含N2O气氛中，在700℃下，退火30mins。
参照图4所示，在第一层间绝缘层上形成第二层间绝缘层15，第二层间绝缘层15为高k材料，可以为Al2O3、HfO2、ZrO2等高介电常数材料，第二层间绝缘层15的厚度范围为100至150
，本发明中第二层间绝缘层15的形成工艺可以通过本领域技术人员公知的任何方法制备。
作为本发明的一个实施方式，所述第二层间绝缘层15采用Al2O3，采用低压化学气相沉积(LPCVD)装置形成第二层间绝缘层15，所述第二层间绝缘层15的厚度为105
第一层间绝缘层14和第二层间绝缘层15共同组成了半导体存储器的层间绝缘层，然后对层间绝缘层进行退火，退火温度范围为700至900℃，退火时间为50至70mins。
作为本发明的一个实施例，把第一层间绝缘层14和第二层间绝缘层15在N2气氛中，在800℃下退火，退火时间为60mins。
参照图5所示，在第二层间绝缘层15上形成第二多晶硅层16，第二多晶硅层16的厚度范围为1110至1290
。所述第二多晶硅层16作为半导体存储器的控制栅，第二多晶硅层16的形成工艺可以通过本领域技术公知的任何方法制备。
基于上述工艺实施后，形成了本发明的栅极结构，所述栅极结构包括依次形成在半导体衬底上的隧穿绝缘层12、第一多晶硅层13、第一层间绝缘层14、第二层间绝缘层15及第二多晶硅层16，所述第一层间绝缘层14为氮化硅，第二层间绝缘层15为高k介质。
参照图6，形成了栅极结构之后，定义出栅极图形，分别刻蚀第二多晶硅层16、第二层间绝缘层15、第一层间绝缘层14、第一多晶硅层13和隧穿绝缘层12，形成半导体存储器的栅极，形成半导体存储器的栅极的方法为本领域技术人员熟知的现有技术。本实施例中，给出一个比较优选的技术方案：在第二多晶硅层16上沉积氮氧化硅(SiON)抗反射介电覆膜(DARC)层(图中未示出)，作为随后步骤的保护层，沉积氮氧化硅抗反射介电覆膜层的方法为等离子增强化学气相沉积法(PECVD)；接着在氮氧化硅抗反射介电覆膜层上形成光刻胶，根据设计好的栅极的图案进行光刻胶的曝光和显影，定义出栅极的图形，然后蚀刻掉栅极以外的氮氧化硅抗反射介电覆膜层、第二多晶硅层16、然后去除光刻胶，采用氮氧化硅抗反射介电覆膜层作为硬掩模层，分别蚀刻栅极以外的第二层间绝缘层15、第一层间绝缘层14和第一多晶硅层13，最后蚀刻隧穿绝缘层12，蚀刻隧穿绝缘层12的时间要尽量的短，以防止过蚀形成底切(footcut)，蚀刻后，第一多晶硅层13形成浮栅13a，第二多晶硅层16形成控制栅，第一层间绝缘层14和第二层间绝缘层15构成层间绝缘层14a，隧穿绝缘层12形成隧穿绝缘层12a。所述层间绝缘层14a由富-O的氮化硅层和高-k介质比如Al2O3构成。
参考图7所示，形成半导体存储器的栅极之后，在半导体衬底11中采用离子注入形成源、漏极17、18，形成源、漏极17、18的工艺为本领域技术人员熟知的现有技术。在本发明的一个实施例中，半导体衬底11选用p型硅，因此，对源极和漏极进行n型掺杂注入。
参照图8所示，形成源、漏极17、18之后在半导体衬底上形成侧墙18，侧墙18和半导体衬底11和半导体存储器的栅的侧面相接触。形成侧墙18的目的为防止短沟道效应。
基于以上工艺实施以后，得到最终的半导体存储器件700结构为图8所示。所述半导体存储器件700包括形成于半导体衬底11中源极17、漏极18和形成于半导体衬底11上的栅极结构，其中在栅极结构上加电压，在半导体衬底中形成的导电沟道把源极17和漏极18连接。半导体存储器700的栅极结构包括依次堆叠形成在半导体衬底11上的隧穿绝缘层12a、浮栅13a、层间绝缘层14a以及控制栅16a。
半导体存储器700的编程、擦除和读出操作通过以下方法完成。参照图9，本发明的半导体存储器700可以通过沟道热电子注入(CHE，Channel-hot-electron)进行编程，外围电路通过字线将大于半导体存储器700的阈值电压在控制栅16a上加正电压Vg，使得存储器700的沟道开启，所述沟道把源极17和漏极18相电连接，外围电路通过位线把待存储的数据信息通过在漏极18上加电压Vd存入层间绝缘层中，半导体衬底11电压Vb为负电压。
作为本发明的一个实施方式，外围电路通过字线在控制栅16a上加正电压Vg为10V，使得存储器700的沟道开启，源极17电压Vs为0V，半导体底11电压Vb为-8V，外围电路通过位线在漏极18上加电压Vd为5V，通过上述操作，把数据信息存入半导体存储单元中。
若需要对半导体存储单元进行擦除，参照图10，外围电路通过字线在控制栅16a上电压Vg为负，源极17和漏极18浮置，半导体衬底11电压Vb加正电压，通过福勒-雷诺(F-N)隧穿把存储在层间绝缘层中的电荷擦除。
作为本发明的一个实施方式，外围电路通过字线在控制栅16a上加负电压Vg为-8V，源极17电压Vs和漏极18电压Vd浮置，半导体底11电压Vb为10V，通过福勒-雷诺(F-N)隧穿把存储在层间绝缘层中的电荷擦除。
若需要读取数据，参考电压通过字线加到控制栅16a上，如果半导体存储器700是被编程过的，则半导体存储器700的沟道将不会导通。如果半导体存储器700是被擦除过的，则浮栅13a上的正电荷降低了半导体存储器700的阈值电压，因此读周期期间的存储单元将会导通。
本发明通过采用高-k材料作为层间绝缘层来替代现有技术中的ONO层中的氮化硅和氧化硅，高-k材料的介电常数比氧化硅的要高，因此可以将高-k材料的厚度减小，从而减小存储单元的面积，而同时在层间绝缘层和浮栅之间保持较高的耦合比，这种较高的耦合比也使得可以编程电压降低。本发明采用氧化铝作为层间绝缘层而制备的快闪存储器单元的擦除电压与采用二氧化硅作为栅介质相比降低达40％，与采用ONO作为层间绝缘层相比，相同的厚度下，采用氧化铝作为层间绝缘层的快闪存储器单元的擦除电压降低了27％，因此，可以降低快闪存储器的操作电压，实现较短的编程/擦除时间。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (26)
1.一种栅极结构形成方法，其特征在于，包括：
依次在半导体衬底上形成隧穿绝缘层和第一多晶硅层；
在第一多晶硅层上形成由氮化硅构成的第一层间绝缘层；
在第一层间绝缘层上形成高k介质构成的第二层间绝缘层；
在第二层间绝缘层上形成第二多晶硅层。
2.根据权利要求1所述的栅极结构形成方法，其特征在于：所述第一层间绝缘层厚度范围为10至20
3.根据权利要求1所述的栅极结构形成方法，其特征在于：所述第二层间绝缘层厚度范围为100至150
4.根据权利要求1所述的栅极结构形成方法，其特征在于：在形成第一层间绝缘层之后还包括对第一层间绝缘层在含氧气氛中进行退火形成富-氧氮化硅。
5.根据权利要求4所述的栅极结构形成方法，其特征在于：所述退火气氛为N2O，退火温度为680至750℃。
6.根据权利要求1所述的栅极结构形成方法，其特征在于：在形成第二层间绝缘层之后还包括对第二层间绝缘层进行退火。
7.根据权利要求6所述的栅极结构形成方法，其特征在于：所述退火气氛为N2，退火温度为750至850℃。
8.一种栅极结构，包括依次形成在半导体衬底上的隧穿绝缘层、第一多晶硅层、第一层间绝缘层、第二层间绝缘层及第二多晶硅层，其特征在于，所述第一层间绝缘层为氮化硅，第二层间绝缘层为高k介质。
9.根据权利要求8所述的栅极结构，其特征在于：所述第一层间绝缘层厚度范围为10至20
10.根据权利要求8所述的栅极结构，其特征在于：所述第二层间绝缘层厚度范围为100至150
11.根据权利要求8所述的栅极结构，其特征在于：在形成第一层间绝缘层之后还包括对第一层间绝缘层在含氧气氛中进行退火形成富-氧氮化硅。
12.根据权利要求11所述的栅极结构，其特征在于：所述退火气氛为N2O，退火温度为680至750℃。
13.根据权利要求8所述的栅极结构，其特征在于：在形成第二层间绝缘层之后还包括对第二层间绝缘层进行退火。
14.根据权利要求13所述的栅极结构，其特征在于：所述退火气氛为N2，退火温度为750至850℃。
15.一种半导体存储器，包括依次形成在半导体衬底上的隧穿绝缘层、第一多晶硅层、第一层间绝缘层、第二层间绝缘层及第二多晶硅层，所述隧穿绝缘层、第一多晶硅层、第一层间绝缘层、第二层间绝缘层及第二多晶硅层构成栅极结构；形成于半导体衬底中、栅极结构两侧的源极、漏极，在栅极结构上加电压，在半导体衬底中形成的导电沟道把源极和漏极相电连接，其特征在于，所述第一层间绝缘层为氮化硅，第二层间绝缘层为高k介质。
16.根据权利要求15所述的半导体存储器，其特征在于：在形成第一层间绝缘层之后还包括对第一层间绝缘层在含氧气氛中进行退火形成富-氧氮化硅。
17.根据权利要求16所述的半导体存储器，其特征在于：所述退火气氛为N2O，退火温度为680至750℃。
18.根据权利要求15所述的半导体存储器，其特征在于：在形成第二层间绝缘层之后还包括对第二层间绝缘层进行退火。
19.根据权利要求18所述的半导体存储器，其特征在于：所述退火气氛为N2，退火温度为750至850℃。
20.一种半导体存储器的形成方法，其特征在于，包括：
依次在半导体衬底上形成隧穿绝缘层和第一多晶硅层；
在第一多晶硅层上形成由氮化硅构成的第一层间绝缘层；
在第一层间绝缘层上形成高k介质构成的第二层间绝缘层；
在第二层间绝缘层上形成第二多晶硅层，所述隧穿绝缘层、第一多晶硅层、第一层间绝缘层、第二层间绝缘层及第二多晶硅层构成栅极结构；
在半导体衬底中、栅极结构两侧形成源极和漏极，在栅极结构上加电压，在半导体衬底中形成的导电沟道把源极和漏极相电连接。
21.根据权利要求20所述的半导体存储器的形成方法，其特征在于：所述第一层间绝缘层厚度范围为10至20
22.根据权利要求20所述的半导体存储器的形成方法，其特征在于：所述第二层间绝缘层厚度范围为100至150
23.根据权利要求20所述的半导体存储器的形成方法，其特征在于：在形成第一层间绝缘层之后还包括对第一层间绝缘层在含氧气氛中进行退火形成富-氧氮化硅。
24.根据权利要求23所述的半导体存储器的形成方法，其特征在于：所述退火气氛为N2O，退火温度为680至750℃。
25.根据权利要求20所述的半导体存储器的形成方法，其特征在于：在形成第二层间绝缘层之后还包括对第二层间绝缘层进行退火。
26.根据权利要求25所述的半导体存储器的形成方法，其特征在于：所述退火气氛为N2，退火温度为750至850℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101474316A CN101207024B (zh) | 2006-12-18 | 2006-12-18 | 半导体存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101474316A CN101207024B (zh) | 2006-12-18 | 2006-12-18 | 半导体存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101207024A true CN101207024A (zh) | 2008-06-25 |
| CN101207024B CN101207024B (zh) | 2010-08-18 |
Family
ID=39567100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101474316A Active CN101207024B (zh) | 2006-12-18 | 2006-12-18 | 半导体存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101207024B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958241B (zh) * | 2009-07-16 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 氧-氮-氧叠层结构及栅极制造方法 |
| CN102779852A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有复合栅介质结构的SiC VDMOS器件 |
| CN103794504A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器及其制作方法 |
| CN108878431A (zh) * | 2017-05-11 | 2018-11-23 | 北京兆易创新科技股份有限公司 | 一种nor型浮栅存储器及制备方法 |
| CN109709728A (zh) * | 2019-01-31 | 2019-05-03 | 深圳市科创数字显示技术有限公司 | 电极结构及微显示器 |
| CN111383995A (zh) * | 2018-12-26 | 2020-07-07 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
| CN112133635A (zh) * | 2020-09-25 | 2020-12-25 | 上海华力微电子有限公司 | 存储器件及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4128574B2 (ja) * | 2005-03-28 | 2008-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-12-18 CN CN2006101474316A patent/CN101207024B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958241B (zh) * | 2009-07-16 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 氧-氮-氧叠层结构及栅极制造方法 |
| CN102779852A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有复合栅介质结构的SiC VDMOS器件 |
| CN102779852B (zh) * | 2012-07-18 | 2014-09-10 | 电子科技大学 | 一种具有复合栅介质结构的SiC VDMOS器件 |
| CN103794504A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器及其制作方法 |
| CN108878431A (zh) * | 2017-05-11 | 2018-11-23 | 北京兆易创新科技股份有限公司 | 一种nor型浮栅存储器及制备方法 |
| CN111383995A (zh) * | 2018-12-26 | 2020-07-07 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
| CN109709728A (zh) * | 2019-01-31 | 2019-05-03 | 深圳市科创数字显示技术有限公司 | 电极结构及微显示器 |
| CN112133635A (zh) * | 2020-09-25 | 2020-12-25 | 上海华力微电子有限公司 | 存储器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101207024B (zh) | 2010-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101207024B (zh) | 半导体存储器及其形成方法 | |
| US6358796B1 (en) | Method to fabricate a non-smiling effect structure in split-gate flash with self-aligned isolation | |
| US5708285A (en) | Non-volatile semiconductor information storage device | |
| KR101024336B1 (ko) | 비휘발성 메모리 셀 및 그의 제조방법 | |
| CN101154666B (zh) | 半导体存储器件及其制造方法 | |
| US20040256657A1 (en) | [flash memory cell structure and method of manufacturing and operating the memory cell] | |
| US7635633B2 (en) | Non-volatile memory device and method of manufacturing the same | |
| CN102543885A (zh) | 分立栅存储器件及其形成方法 | |
| US20020000602A1 (en) | V-shaped flash memory structure | |
| US6326660B1 (en) | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash | |
| KR100665161B1 (ko) | 불휘발성 반도체 메모리 셀 및 그 제조 방법 | |
| CN101807577B (zh) | 分立栅快闪存储器及其制造方法 | |
| US5756384A (en) | Method of fabricating an EPROM cell with a high coupling ratio | |
| CN1992235A (zh) | Nor型闪存单元阵列及其制造方法 | |
| CN102044545B (zh) | 分立栅快闪存储器及其制造方法 | |
| KR20090036832A (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| CN100561690C (zh) | 非挥发性半导体存储器及其制作方法 | |
| CN112652626B (zh) | NORD flash制造方法、器件和存储介质 | |
| US20070111447A1 (en) | Process for manufacturing a floating gate non-volatile memory cell, and memory cell thus obtained | |
| US20040121545A1 (en) | Method to fabricate a square word line poly spacer | |
| US9171858B2 (en) | Multi-level memory cells and methods for forming multi-level memory cells | |
| CN106328656B (zh) | 一种可调控制栅增加ild填充窗口的工艺方法 | |
| CN101714560A (zh) | Eeprom以及用于制造eeprom的方法 | |
| KR100800902B1 (ko) | 플래시 메모리 소자 제조 방법 | |
| US7732256B2 (en) | Fabrication method of non-volatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111111 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |