CN101197388A - 固态成像装置及其制造方法以及电子装置 - Google Patents

Abstract

本发明提供了一种具有排列成二维矩阵的多个像素的成像区域和检测来自像素的输出信号的外围电路的固态成像装置及其制造方法，并且提供了具有该固态成像装置的电子装置。每个像素的晶体管中的杂质浓度低于外围电路的晶体管中的杂质浓度。此外，像素的浮置扩散部下方的半导体阱区的杂质浓度设置成低于在浮置扩散部的后段的晶体管部下方的半导体阱区的杂质浓度。

Description

固态成像装置及其制造方法以及电子装置

技术领域

本发明涉及一种固态成像装置及其制造方法和包括该固态成像装置的电子装置。

背景技术

CMOS(互补金属氧化物半导体)固态成像装置(CMOS图像传感器)是近年来尤其受关注的固态成像装置。这样的CMOS固态成像装置包括具有多个排列成二维矩阵的像素的成像区域，以及提供在成像区域周围的外围电路。在成像区域中，每个像素都有：浮置扩散层(FD)，把来自光电变换部(光电二极管：PD)的电荷转变为电压信号；转移晶体管，将来自光电二极管的电荷转移到浮置扩散部；重置晶体管，重置浮置扩散部的电荷；以及放大晶体管，将浮置扩散部的电势输出作为信号电平。

相关技术的CMOS固态成像装置的配置(成像部分和外围电路之间的关系)将参考图1详细描述。相关技术的固态成像装置101在公共半导体衬底上包括：具有多个像素101a的成像区域102，像素101a每个由光电二极管和几个晶体管组成，并排列成二维矩阵；以及外围电路，用于控制成像区域102中的晶体管以检测来自每个像素101a的输出信号。在这个例子中，外围电路具有垂直驱动电路103、列信号处理电路104、水平驱动电路105、水平信号线106、输出电路107和控制电路108。

在固态成像器件101的成像区域102中，对排列成二维矩阵的多个像素101a的每行，行控制线每条在图中的横向方向(水平方向)上布线，对每排像素，垂直信号线109每条在图中的纵向方向(垂直方向)上布线。在成像区域，来自外界的光在光电二极管中收集以进行光电转换，因而相应于光的量产生信号电荷。当控制脉冲施加到提供在每个像素上的转移晶体管的读取栅极上时，信号电荷从光电二极管转移到浮置扩散部。浮置扩散部的电压由于电荷的转移而改变。浮置扩散部与放大晶体管的栅极相连，因而基于浮置扩散部的电压的变化的电流通过垂直信号线传输到外围电路。

在具有这种配置的固态成像装置101中，成像区域102中的像素101a每个通过由移位电阻器(shift resistor)等形成的垂直驱动电路103逐行地连续选择和扫描。相应地，通过前面提及的行控制线，为选择的行中的每个像素提供必要的控制脉冲。从选择的行的每个像素输出的信号通过垂直信号线109提供给列信号处理电路104。列信号处理电路104依照列接收自一行像素101a输出的信号。对这些信号进行例如CDS(相关双采样)的处理从而将像素101a固有的固定模式噪声去除，或者对这些信号进行信号放大。经处理后的信号作为来自每个列信号处理电路104的像素信号而输出。具体地，列信号处理电路104被由例如移位电阻器组成的水平驱动电路105连续地选择，因而信号作为水平扫描脉冲ΦH1到ΦHn顺序输出。在输出电路107中，通过水平信号线106从每个列信号处理电路104顺序提供的信号进行各种处理。输出电路107中的信号处理的特定例子包括缓冲。在缓冲之前的处理的例子包括黑电平调整(black level adjustment)，线间变异修正(correction ofvariation between the lines)，信号放大、以及颜色关系处理(color relationprocessing)。控制电路108从外部接收数据以指导固态成像装置101的操作模式等并且输出包括相关技术的固态成像装置101的信息的数据。控制电路还产生时钟信号、控制信号等以作为垂直驱动电路103、列信号处理电路104和水平驱动电路105等基于垂直同步信号、水平同步信号、主时钟等的操作的基准，并提供这些信号给垂直驱动电路103、列信号处理电路104和水平驱动电路105等。

这里，像素101a可以配置为具有例如图2显示的所谓三晶体管电路。在这种电路配置中，光电二极管的负极(n-型区)通过转移晶体管Tr1与放大晶体管Tr3的栅极相连。电连接到放大晶体管Tr3的栅极的节点称为浮置扩散部。转移晶体管Tr1连接到在光电二极管和浮置扩散部之间的转移线111；通过经转移线111向转移晶体管Tr1的栅极提供转移脉冲ΦTRG而开启；并将在光电二极管中光电转化的信号电荷转移到浮置扩散部。

重置晶体管Tr2具有连接像素电源Vdd1的漏极和连接到浮置扩散部的源极。重置晶体管Tr2通过经重置线112向重置晶体管Tr2的栅极提供重置脉冲ΦRST而开启；并在将来自光电二极管的信号电荷转移到浮置扩散部之前把浮置扩散部中的电荷释放到像素电源Vdd1来重置该浮置扩散部。放大晶体管Tr3具有连接到浮置扩散部的栅极，连接到像素电源Vdd2的漏极和连接到垂直信号线113的源极。放大晶体管Tr3在重置晶体管Tr2重置之后将浮置扩散部的电压作为重置电平输出到垂直信号线；并在转移晶体管Tr1转移信号电荷后将浮置扩散部的电势作为信号电平输出到垂直信号线113。通过驱动像素将像素电源Vdd1在高电平和低电平之间切换，这样放大晶体管Tr3的漏极被改变。

可选地，像素101a可以配置为例如图3所示的所谓四晶体管电路。这种电路除光电转换元件例如光电二极管之外还配置有四个晶体管Tr1到Tr4。这里，晶体管Tr1到Tr4例如形成为N沟道MOS晶体管。光电二极管将接收到的光光电转换为相应于光的量的一定量的光电荷(本例子中是电子)。光电二极管的负极(n型区域)通过转移晶体管Tr1连接到放大晶体管Tr3的栅极。电连接放大晶体管Tr3的栅极的节点形成浮置扩散部。

横向方向的布线，具体地说，转移线114，重置线115和选择线116对同一行的像素而言是公用的，并由垂直驱动电路控制。然而，固定像素101a的p阱电压的p阱布线117固定到地电压。在这种配置下，转移晶体管Tr1连接到在光电二极管的负极和浮置扩散部之间的转移线114；通过经转移线114提供转移脉冲ΦTRG到移晶体管Tr1的栅极而启；并将光电二极管的光电转换的光电荷转移到浮置扩散部。

重置晶体管Tr2具有连接到像素电源Vdd的漏极和连接到浮置扩散部的源极；通过经重置线115向重置晶体管Tr2的栅极提供重置脉冲ΦRST而开启；并在将来自光电二极管的信号电荷转移到浮置扩散部之前把浮置扩散部中的电荷释放到像素电源Vdd来重置该浮置扩散部。放大晶体管Tr3具有连接到浮置扩散部的栅极和连接到像素电源Vdd的漏极；在重置晶体管Tr2重置后将浮置扩散部的电压作为重置电平输出；并在转移晶体管Tr1转移信号电荷后将浮置扩散部的电势作为信号电平输出。

选择晶体管Tr4具有连接到放大晶体管Tr3的源极的漏极和连接到例如垂直信号线118的源极；通过经选择线116向选择晶体管Tr4的栅极提供选择脉冲ΦSEL而开启；并在像素101a处于选择状态时将放大晶体管Tr3的信号输出继传到垂直信号线118上。

像素中的光电二极管和每个晶体管典型地形成在共用的半导体衬底上，然而，每个晶体管具有不同的重要属性。

例如，对于外围电路中晶体管(外围晶体管；外围Tr)的重要属性是高速工作和低功耗。而另一方面，成像区中晶体管(像素晶体管；像素Tr)的重要属性，尤其是转移晶体管，是低噪声和均匀性(晶体管间只有细微差别)。像素晶体管的例子除了转移晶体管之外还包括上文描述的放大晶体管(AMP晶体管)、选择晶体管(SEL晶体管)和重置晶体管(RST晶体管)。

然而，在固态成像器件的制造中，优选同时形成像素晶体管和外围晶体管以减少工艺数目，因为元件通常需要多个工艺形成。

这些形成晶体管的工艺的例子包括形成阱、沟道注入、形成栅氧化膜和栅极、形成侧壁、形成LDD(轻掺杂漏极)结构、通过注入形成源漏极和硅化(silicidation)。通过在形成外围电路和像素晶体管时共同地使用这些工艺可以减少工艺数目、成本和交付时间。

下面的方法用来使用共同的工艺形成具有不同需要的属性的不同晶体管元件(例如日本未审查专利申请公开第2006-24786号)。

第一方法中，在成像区域中的阱区形成时采用高能量注入用于形成具有大量饱和电荷的光电二极管，在外围电路中的晶体管的阱区形成时使用不同的注入。第二方法中，对需要被高速驱动的外围电路的晶体管使用金属硅化物(例如TiSi₂，CoSi₂，NiSi和PtSi)以减小各种电阻(栅电极电阻、表面电阻，以及晶体管源极和漏极的接触电阻)，然而为了抑制在图像数据中产生白点，应避免对像素晶体管进行硅化以防止产生过量电子的高熔金属包括在光电二极管中。可以通过在例如成像区域中形成由SiN等制成的高熔金属阻挡膜来进行涉及硅化的不同晶体管的形成。

优选采用这第一方法和第二方法并且还共同进行剩下的工艺(例如沟道注入、形成栅氧化膜、形成栅电极以及扩展注入)来形成不同的晶体管。

然而，近年来，具有固态成像装置的电子装置(例如移动电话和摄像机的应用)日益需要减少的尺寸和重量。因此，不仅镜头趋于减少的尺寸，而且固态成像区域的光学尺寸(一个像素占有的面积；像素尺寸)也趋于减小。强烈期望这种减小光学尺寸的趋势提供更加精细化(fineness)的图像数据。而且，元件的规格(例如材料和大小)经常被特定时代的制造技术水平(所谓的工艺代数)所限定。因而，即使在光学尺寸减少时也可能难于变更形成外围晶体管的条件。也就是说，可能需要在减少光学尺寸的同时，对外围晶体管和像素晶体管使用共同的制造工艺且并不变更外围晶体管的形成条件。

因而，在当前环境下制造小且轻的固态成像装置时，可能调整像素晶体管和外围晶体管的共同条件是困难的，尽管可能必须控制形成光电二极管时的注入条件以减少光学尺寸。在这种环境下，为像素晶体管提供该晶体管基本需要的属性可能是困难的，特别是在浮置扩散部可能会观察到某些缺陷。具体地说，由于大量杂质(离子)注入到晶体管的源极和漏极以形成扩散层，所以在p阱和源极和漏极之间产生强电场，因此浮置扩散部的体积增大，转换效率降低。

此外，由于在转移晶体管栅极(TRG)的边缘附近电场集中增加，过量电子因为晶格缺陷等原因流入浮置扩散部，因而在图像数据中产生黑色(dark)中的白点。光电转换部因S/N(信号/噪声)比等难以在低电压下被驱动。当这种电场集中产生时，白点可能逐渐产生。以这种形式产生的白点不同于依赖于温度和积聚时间的由光电二极管中的缺陷产生的普通的白点，并且白点的存在与否和白点的程度在像素间变化。因此，难以恰当的修正白点。模拟在TRG边缘的电场强度，观察到在不改变现有工艺条件下，TRG边缘的电场强度在像素区域减少35％时增加15％。相应于这种电场强度的增加白点也逐渐产生。

而且，随着像素单元区域微型化，可以采用所谓的像素共用结构，其中每个像素的部分晶体管被多个像素共用以保持光电转换区的光接收面积。在像素共用的构造中，该浮置扩散部FD经常被分裂，除了因各个分裂的浮置扩散部FD的扩散区的寄生电容之外，连接分裂的浮置扩散部FD的金属布线的布线电容增加，相比不采用像素共用构造的情况，转化效率降低。

同时，表示信号的电荷的电子数目由在成像部和形成电荷积聚部的浮置扩散部FD中处理的电荷量来决定。这电子(信号电荷)通过放大晶体管的源极跟随操作作为电压变化输出到垂直信号线。在这种情况下，优选减小浮置扩散部FD的寄生电容以增强转换效率。

人们还提出了各种制造固态成像元件的方法；例如，日本未审查专利申请公开第2004-165479号和日本未审查专利申请公开第2005-268812号都公开了减少寄生电容的方法。

发明内容

根据本发明的实施例，提供一种固态成像装置以及包括此固态装置的电子装置，该固态成像装置可以在抑制由浮置扩散部的体积增大所导致的转换效率的降低和由电场强度导致的产生白点的同时可以减少尺寸。

根据本发明的实施例，提供一种固态成像装置，其包括：具有许多排列成二维矩阵的像素的成像区；和检测来自像素的输出信号的外围电路，其中像素的晶体管中的掺杂浓度低于外围电路的晶体管中的掺杂浓度。

根据本发明的实施例，提供一种包括固态成像装置的电子装置，该固态成像装置具有：具有许多排列成二维矩阵的像素的成像区；和检测来自像素的输出信号的外围电路，其中像素的晶体管中的掺杂浓度低于外围电路的晶体管中的掺杂浓度。

根据本发明的实施例，提供一种固态成像装置，其中设置有多个像素，每个像素装配有光电转换部和晶体管部，且每个像素浮置扩散部下方半导体阱区的掺杂浓度设置成低于在浮置扩散部的后段(subsequent stage)的像素晶体管部下方的半导体阱区的掺杂浓度。

在本发明的固态成像装置中，像素中浮置扩散部下方的半导体阱区的掺杂浓度设置成低于在浮置扩散部的后段的像素晶体管部下方的半导体阱区的掺杂浓度，使得浮置扩散部中的耗尽层变得更大，浮置扩散部中的寄生电容得到减小。

根据本发明的实施例，提供一种制造固态成像装置的方法，包括以下步骤：在形成第一导电类型的半导体衬底的单位像素单元或共享像素单元的单元区域内，形成光电转换部形成区的第一第二导电类型半导体阱区，浮置扩散部形成区的第二第二导电类型半导体阱区，和像素晶体管部形成区的第三第二导电类型半导体阱区的步骤，其中第二第二导电类型半导体阱区的掺杂浓度设置成低于第三第二导电类型半导体阱区的掺杂浓度；在第一第二导电类型半导体阱区形成光电转换部的步骤；以及在第二第二导电类型半导体阱区形成用于形成浮置扩散部的第一导电类型扩散区的步骤，和在第三第二导电类型半导体阱区形成在浮置扩散部的后段的像素晶体管部的第一导电类型扩散区的步骤。

在本发明的固态成像装置的制造方法中，通过在浮置扩散部形成区中形成第二第二导电类型半导体阱区，其具有低于晶体管部形成区的第三第二导电类型阱区的掺杂浓度，以及在第二第二导电类型半导体阱区形成用于形成浮置扩散部的第一导电类型扩散区域，浮置扩散部的耗尽层的生长得以增加，且浮置扩散部的寄生电容可以降低。

根据本发明一个实施例的固态成像装置可以在抑制由于浮置扩散部的体积增大导致的转换效率的降低和由电场强度导致的产生白点的同时减少尺寸，这是因为固态成像装置中像素的晶体管中的掺杂浓度低于外围电路的晶体管中的掺杂浓度。

根据本发明一个实施例的电子装置可以处理更优良的图像数据，这是因为该电子装置包括其中像素的晶体管中的掺杂浓度低于外围电路的晶体管中的掺杂浓度的固态成像装置。

根据本发明一个实施例的固态成像装置可以增强像素的转换效率并有效地对光电转换的电荷进行电压转换，这是因为浮置扩散部的耗尽层的生长增加并因此寄生电容降低。

根据本发明一个实施例的固态成像装置的制造方法可以制造一种可以增强像素转换效率的固态成像装置，这是因为在该装置中浮置扩散部的耗尽层的生长很大且寄生电容降低。

附图说明

图1是描述相关技术的固态成像装置的视图。

图2是描述相关技术的固态成像装置的电路图。

图3是描述相关技术的固态成像装置的电路图。

图4A到4C分别是根据本发明一个实施例的固态成像装置例子中的像素的示意截面图，固态成像装置的外围电路中的晶体管的第一示意截面图，和该晶体管的第二示意截面图。

图5是描述根据本发明一个实施例的固态成像装置的例子的视图。

图6A和6B分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图7A和7B分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图8A和8B分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图9A和9B分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图10A和10B分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图11A和11B分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图12A和12B分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图13A和13B分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图14A和14B分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图15A和15B分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图16A到16C分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图17A到17C分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图18A到18C分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图19A到19C分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图20A到20C分别是描述根据本发明一个实施例的固态成像装置的例子的制造方法的工艺图。

图21A到21C分别是描述根据本发明一个实施例的固态成像装置的例子的示意截面图。

图22是描述根据本发明一个实施例的固态成像装置的例子的视图。

图23A到23D分别是描述根据本发明一个实施例的固态成像装置的例子的示意截面图。

图24是描述根据本发明一个实施例的固态成像装置的例子的视图。

图25是根据本发明的固态成像装置的像素部分(成像区域)的例子的横截面。

图26A和26B是描述根据图25的例子的固态成像装置的像素部分的制造方法的一个实施例的第一生产工艺图。

图27A和27B是描述根据图25的例子的固态成像装置的像素部分的制造方法的该实施例的第二生产工艺图。

图28A和28B是描述根据图25的例子的固态成像装置的像素部分的制造方法的该实施例的第三生产工艺图。

图29是描述根据图25的例子的固态成像装置的像素部分的制造方法的该实施例的第四生产工艺图。

图30是描述在图27A和27B的离子注入工艺中使用的离子注入掩模的平面图。

图31是描述在图28A和28B的离子注入工艺中使用的离子注入掩模的平面图。

图32是描述根据本发明的固态成像装置的像素部分(成像区域)的例子的平面图。

图33是根据图32的例子的部分像素共享单元的截面图。

图34是根据图32的例子的像素共享单元的等效电路图。

具体实施方式

本发明的实施例将参考附图在下文中描述。

本实施例将以下面为例进行说明，例如，其中n型半导体衬底作为衬底，NMOS晶体管用作外围CMOS晶体管的情形。

<固态成像装置的实施例>

图4A到4C分别是根据本发明一个实施例的固态成像装置例子中一个像素的示意截面图，固态成像装置的外围电路中一个晶体管的第一示意截面图，和该晶体管的第二示意截面图。本发明的固态成像装置1具有许多如图4A所示的成像区域中的像素2和如图4B和4C所示的检测从像素输出的信号的外围电路3。

在本实施例的固态成像装置1的每个像素2中，形成深P阱21在像素2的第一导电类型(n型)半导体衬底4中，该衬底4是与外围电路3的共用衬底，并且光电二极管(PD)5、转移晶体管6和重置晶体管7形成在深P阱21的上方。

光电二极管5是嵌入式光电二极管，在其表面具有高浓度p型杂质薄层(未示出)以减少暗电流。元件隔离装置8形成在外侧，并且夹置光电二极管5和重置晶体管7。元件隔离装置8的具体的例子包括STI(浅沟槽隔离)装置和LOCOS(局部硅氧化)装置。

在转移晶体管6和重置晶体管7中，转移晶体管6的沟道区域23a和SD注入区域26a，以及重置晶体管7的沟道区域23b和SD注入区域26b从光电二极管顺序地设置和形成在深P阱21上方的阶梯式的P阱22上(也就是说，在半导体衬底4的表面上)。在沟道区域23a和SD注入区域26a之间提供扩展注入区域25a。在SD注入区域26a和沟道区域23b之间提供扩展注入区域25b。在沟道区域23b和SD注入区域26b间提供扩展注入区域25c。此外，在半导体衬底4的表面上形成栅氧膜9。栅极电极24分别通过栅氧膜9形成在沟道区域23a和沟道区域23b上。以此方式形成转移晶体管6和重置晶体管7。

这里，图5显示了构成浮置扩散部(FD)的SD注入区域26a的杂质浓度和电场强度之间关系的模拟结果。该结果显示转移晶体管栅极(TRG)边缘处的电场强度强烈依赖于形成LDD区域的扩展的浓度。

在本实施例的固态成像装置1中，在至少图4A显示的像素2的晶体管中的转移晶体管6的扩展注入区域25a中的杂质浓度不同于，在此例子中低于，如图4B和4C所示的外围电路3的扩展注入区域35或像素中另一个晶体管(例如放大晶体管；未示出)的注入区域中的杂质浓度。

因此，在本实施例的固态成像装置1中，在相应于浮置扩散部(FD)的SD注入区域26a的转移晶体管6一边的扩展注入区域25a具有低的杂质浓度，这使得降低电场强度和抑制由过量电子流入浮置扩散部产生的图像数据的黑色中的白点成为可能。

扩展注入区域25a可以以如下面描述的生产方法中描述的同样的掺杂浓度和重置晶体管周围的扩展注入区域25b和25c同时形成，这可以简化制造工艺。然而，重置晶体管周围的扩展注入区域25b和25c的杂质浓度可能和扩展注入区域25a的杂质浓度不同。例如，扩展注入区域25b和25c可以和放大晶体管的注入区域以同样的掺杂浓度同时形成。

这里，固态成像装置的制造方法的例子将参考图6到20加以描述。

首先，如分别用于像素和外围电路的图6A和6B的工艺图所示，在第一掺杂(n型)半导体衬底4的表面以预定的间隔形成元件隔离装置8。然后，淀积一层厚度约为10nm的氧化层(牺牲氧化层)41作为注入穿越层。

接下来，如分别用于像素和外围电路的图7A和7B的工艺图所示，形成用于外围电路中的晶体管的P阱区31。分两步注入硼离子形成约2到3μm的深的该p阱区。

另一方面，如分别用于像素和外围电路的图8A和8B的工艺图所示，在像素中形成比外围晶体管的P阱更深的P阱21，以增加光电二极管的饱和电荷的数量。最深的P阱事先通过高能注入形成在整个像素中以形成对光电二极管的溢流阻挡(overflow barrier)。考虑到Si的光吸收系数，P阱21适当地具有约3到4μm的深度。P阱22阶梯式地形成在深p阱21上，同时每个像素的光电二极管上覆盖抗蚀剂层43。特别地，在几步中注入能量将从最深P阱到接近表面的P阱范围内的P阱相互连接。

接下来，如分别用于像素和外围电路的图9A和9B的工艺图所示，进行沟道注入以控制最终形成的晶体管的阈值电压来形成最终成为沟道区域23a和23b的沟道层23。在本工艺中，最好对像素晶体管和外围晶体管进行共同的沟道注入来形成沟道层33，这样导致工艺的数目减少。

接下来，如分别用于像素和外围电路的图10A和10B的工艺图所示，形成栅氧化层9。

接下来，如分别用于像素和外围电路的图11A和11B的工艺图所示，形成多晶硅栅电极24和34。

特别的，首先以热壁(hot-wall)低压化学气相沉积(LPCVD)来淀积具有约150nm厚度的多晶硅膜。其后，形成具有相应于NMOS区域(未示出)的开口的抗蚀剂层，然后磷(P)被注入到该开口中并被退火激活。

接下来，如分别用于像素和外围电路的图12A和12B的工艺图所示，通过注入形成光电二极管(PD)。

接下来，同时对像素和外围电路进行扩展注入以形成最终成为扩展注入区域25a和25b以及扩展注入区域25c的扩展注入层25，如分别用于像素和外围电路的图13A和13B的工艺图所示。

接下来，如图14到18的工艺图所示的那样形成侧壁。特别的，如分别用于像素和外围电路的图14A和14B的工艺图所示，淀积二氧化硅(SiO₂)膜10作为侧壁膜的第一层膜。接下来，如分别用于像素和外围电路的图15A和15B的工艺图所示，通过低压CVD淀积氮化硅(SiN)膜11作为侧壁膜的第二层膜。接下来，让第二层SiN膜11保留在像素中，另一方面，在外围电路中通过反应蚀刻形成侧壁隔离物，如分别用于像素和外围电路的图16A和16B的工艺图所示。在像素中保留SiN膜11作为致密的高熔金属阻挡膜。因此，对像素元件不好的由硅化产生的漏电流可以得到抑制。由于相同的原因，在外围电路的部分模拟电路中优选形成非硅化物晶体管。这种情况下，侧壁的形状与像素晶体管的类似(图16C)。保留在像素中的SiN膜11构成光电二极管上多层膜的部分并影响光谱敏感度。因此，优选最优化膜的厚度。在这种情况下，需要选择一个可以保持膜的阻挡能力又不防止浅源/漏极注入到非硅化物区域的厚度。接着，如分别用于像素和外围电路的图17A以及图17B和17C的工艺图所示，淀积二氧化硅(SiO₂)膜12作为侧壁膜的第三层膜。接着，再一次进行反应蚀刻来回蚀刻膜12以形成最终的侧壁形状，如分别用于像素和外围电路的图18A以及图18B和18C的工艺图所示。

接着，利用所得到的侧壁作为隔离物进行源/漏极(SD)注入。分两步进行离子注入，因为硅化物晶体管和非硅化物晶体管具有不同结构的注入穿越膜。

在本实施例中，在硅化物晶体管中形成SD注入区域36，如分别用于像素和外围电路的图19A以及图19B和19C的工艺图所示。然后，分别对像素晶体管和外围电路中的非硅化物晶体管同时形成SD注入区域26a和26b，如分别用于像素和外围电路的图20A以及图20B和20C的工艺图所示。此后，移除光刻胶50以提供固态成像装置1，其具有如图4A到4C所示的像素2和外围电路3，并具有在侧壁下部的扩展注入区域25a内选择性减少的杂质。

实例

将描述本发明的一些例子。

本发明的第一个例子将参考图21A到21C进行描述。

本例子中的固态成像装置1中，在FD中的掺杂浓度，具体地，在像素2的扩展注入区域25a中的掺杂浓度低于外围电路3的晶体管的杂质扩散层中的掺杂浓度。根据外围电路3的晶体管中的杂质扩散层，通常扩展注入区域25a以表面杂质浓度为1×10²⁰/cm³或更多来注入杂质。然而，本例子的固态成像装置1中，扩展注入区域25a的杂质浓度是表面杂质浓度的十分之一到百分之一那么低。

图像质量可能在此配置中得以优先提升，因为接触电阻通常会增加，但是接触电阻的小增加对许多情况下的FD是可接受的。接触电阻的增加也可以在硅化工艺没有实施时在形成接触孔后注入并激活杂质来得到抑制，虽然杂质在形成接触孔后可能难于在通过硅化工艺形成外围电路中的晶体管时被注入。

图22所示的模拟结果显示了FD的扩散电容强烈依赖于源/漏极的扩散层(SD注入区域)中的杂质浓度。根据这些结果，当像素具有典型的形状时转换效率可以显著的提高，虽然可以通过例如增加金属布线层的电容改变转换效率。

本发明的第二个例子将参考图23A到23D加以描述。

这个例子详细考察了相应于FD的扩展注入区域25a中的掺杂浓度的减少。扩展注入区域25a的掺杂浓度的减少降低了可能产生在栅电极24下的非反转区域和扩展区域25a之间的电场强度，抑制了漏电流的产生。因此，白点等的产生得到抑制。

作为进一步考察的结果，甚至在图23D所示的其中没有形成扩展注入区域25a(没有注入杂质)结构中，特别是在栅极和注入杂质的区域之间形成偏移的结构中，也可以进行转移并抑制白点的产生。即使扩散层不与栅极交叠，也产生从PD到FD的电势梯度，因为从PD到FD的读操作是利用电势不同的电荷转移，读完后PD被耗尽。

在由相关技术制备的固态成像装置，其中像素2和外围电路3之间的扩展注入区域25a的杂质浓度不同(1/2剂量)的本示例的第一固态成像装置，和其中没有形成扩展注入区域25a的本例子的第二固态成像装置中，比较和考察了白点。其结果在图24中显示。

这个比较性的评估是在光不进入传感器时得到图像的条件下进行的，其中输出为饱和输出的1％或更多时的像素定义为白点。供给电压为3.3V。图24显示了基于相关技术样本的白点数目作为1的相对值的结果。如图24所示，在基于相关技术剂量降低1/2的样本的白点的数目基于相关技术样本的白点数目降低了60％，扩展注入区域25a被选择性去除的样本中的白点数目基于相关技术样本的白点数目降低一个数量级。

如前述的实施例和例子所示，本发明实施例的固态成像装置可以在抑制由于浮置扩散部的体积增大所导致的转换效率的降低和由电场集中产生的白点的同时减少尺寸，这是因为在固态成像装置中像素晶体管中的掺杂浓度低于外围电路晶体管的掺杂浓度。

由本实施例的固态成像装置组成的电子装置可以处理优良(例如，更精确)的图像数据。

前述实施例描述中涉及的使用的材料和数量的条件，例如材料的数量、处理时间和尺寸，都只是合适的例子，用于描述的图形中的尺寸、形状和配置都只是示意性的。也就是说，本发明不限定于此实施例。

例如，本发明一个实施例的固态成像装置可以是形成为一个芯片的元件，由多个芯片形成的元件，或形成为一个模块的元件。对本发明可以有多种修改和变化。

那些本领域的技术人员应当理解，在权利要求或其等同特征的范围之内，可以根据设计需求和其他因素进行不同的修改、组合、子组合和替换。

对于本发明另一个实施例的描述将参考图25进行。

图25描述了图4A-4C的固态成像装置1的成像区域的另一个实施例。注意到图25中，描述了单位像素单元的一部分。本发明实施例的成像区域，也就是单位像素单元如下构造：形成光电二极管(PD)55，其是在例如n型的第一导电类型的半导体衬底51上经由例如p型的第二导电类型的第一半导体阱区52的光电转换部；经由p型第二半导体阱区53的形成浮置扩散部FD的n型扩散区域56；和经由p型第三半导体阱区54的在浮置扩散部FD的后段的像素晶体管62和63。

光电二极管55设置为包括形成电荷积累区域的n型扩散区域66和提供在n型扩散区域66的表面上抑制暗电流的p型扩散区域(p型积累层)67的HAD传感器。

通过经由形成在第一和第二p型半导体阱区52和53上的栅绝缘模71，转移晶体管61在光电二极管55和形成浮置扩散部FD的n型扩散区域56之间形成转移栅电极75而构成。重置晶体管62通过经由栅绝缘膜72在n型扩散区域(FD)56和n型扩散区域57之间形成重置栅电极76而构成。放大晶体管63通过经由栅绝缘膜73在n型扩散区域57和n型扩散区域58之间形成放大栅电极77而构成。

此外，在每个晶体管61、62和63的栅电极上形成绝缘侧壁82。虽然图中省略了，但是存在这样的情形，在形成侧壁之前，可以形成具有n型低浓度区域的LDD(轻掺杂漏极)构造。

另外，本实施例中，形成第一、第二和第三半导体阱区52、53和54以在杂质浓度上存在区别，在其中形成作为浮置扩散部区域FD的n型扩散区域56的第二p型半导体阱区53的掺杂浓度要低于在其中形成后段的像素晶体管的n型扩散区域57和58的第三p型半导体阱区54的掺杂浓度。在这种情况下，形成第二p型半导体阱区53，使得其中形成作为浮置扩散部FD的n型扩散半导体阱区56的至少表面区域的掺杂浓度要低于其中形成第三p型半导体阱区54的n型扩散区域57和58的表面区域的杂质浓度。

其中形成光电二极管55的第一p型半导体阱区52的杂质浓度设为低于第三p型半导体阱区54的杂质浓度。

而且，构成浮置扩散部的扩散区域56和构成像素晶体管部的扩散区域57和58可以以同样的掺杂浓度同时由离子注入形成。当它们不同时形成时，浮置扩散部的扩散区域56的杂质浓度设为低于像素晶体管部的扩散区域57和58的杂质浓度。

接着，采用图26A到图29，描述本实施例的固态成像装置(特别是，它的像素单元部)的制造方法，其包括分别制作第一、第二和第三半导体阱区52、53和54的工艺。

首先，如图26A所示，在例如n型半导体衬底51的第一导电类型半导体衬底的其中形成像素单元的单元区域的整个表面上，也就是，在光电二极管形成区域85、浮置扩散部(FD)形成区域86和在浮置扩散部后段的像素晶体管形成区域87的整个表面上，离子注入第一p型杂质以在其深部具有浓度峰值来形成第一p型阱离子注入区域91。该离子注入时p型杂质的杂质浓度分布如图26B所示。接下来，如图27A所示，具有在比深部浅和比表面深的中间位置的浓度峰值的第二p型杂质被离子注入到浮置扩散部(FD)形成区域86和后段的MOS晶体管形成区域87中，但除了光电二极管形成区域85之外，以形成第二p型阱离子注入区域92。该第二p型阱离子注入区域92和第一p型离子注入区域91相接触。该离子注入时p型杂质的杂质浓度分布如图27B所示。

形成第二p型阱离子注入区域92时的离子注入掩模95的掩模图像如图30所示。虚线97对应于一个单位像素单元。打点的部分95a对应于光电二极管形成区域85，轮廓线区域95b对应于浮置扩散部形成区域86和后段的像素晶体管形成区域87。

接下来，如图28A所示，通过只在n型半导体衬底51的单元区域的后段的像素晶体管形成区域87上离子注入具有在表面侧的浓度峰值的第三p型杂质，从而形成了第三p型阱离子注入区域93。该第三p型阱离子注入区域93和第二p型离子注入区域92相接触。该离子注入时p型杂质的杂质浓度分布如图28B所示。

形成第三p型阱离子注入区域93时的离子注入掩模96的掩模图像如图31所示。打点的部分96a代表光电二极管形成区域85，打点的部分96c代表浮置扩散部形成区域86，轮廓线区域96b代表后段的像素晶体管形成区域87。

然后，如图29所示，通过栅绝缘模在n型半导体衬底51上形成栅电极，使用栅电极作为掩模在LDD结构中形成低杂质浓度区域并从而形成侧壁。

之后，通过离子注入在光电二极管形成区域85形成光电二极管55。而且，在浮置扩散部形成区域86上形成作为浮置扩散部FD的n型扩散区域56，并且后段的在像素晶体管形成区域87中通过离子注入同时形成各个像素晶体管的n型扩散区域57和58。此外，在布线形成步骤中形成各自的布线。这样，就得到了其中形成如图25所示的像素的固态成像装置。

接下来，上述的固态成像装置1的成像区域的另一个实施例在图32到图34中描述。注意到在图32到图34中，图像区域具有像素共享结构，其中组成像素的一部分像素晶体管由多个像素共享。

首先，用图34描述关于像素共享单元共享例如4个像素的等价电路图。在这个例子中，4个光电二极管PD1、PD2、PD3和PD4与相应的转移晶体管211、212、213和214的源极相连。转移脉冲φTRG1、φTRG2、φTRG3和φTRG4分别通过转移线216、217、218和219施加到转移晶体管211到214的栅极上。转移晶体管211、212、213和214的漏极共同连接到重置晶体管221上，同时，通过浮置扩散部FD连接到放大晶体管222的栅极上。重置晶体管221和放大晶体管222的漏极连接到像素电源线223上。重置脉冲φRST通过重置线224施加到重置晶体管221的栅极上。此外，放大晶体管222的源极与选择晶体管225的漏极连接。选择晶体管225的源极连接到垂直信号线69，选择脉冲φSEL通过选择布线226施加到选择晶体管225的栅极。

此外，在本实施例中，如图32所示，浮置扩散部FD分成多个部分，在本例子中分成如虚线所示的三个浮置扩散部FD1、FD2和FD3。浮置扩散部FD1形成在已经形成有重置晶体管的晶体管占据区230中。232代表重置栅极。浮置扩散部FD2作为对两个转移晶体管211和212共同的漏极以收集光电二极管PD1和PD2的信号电荷。233和234代表转移栅极。浮置扩散部FD3作为两个转移晶体管213和214共同的漏极以积累光电二极管PD3和PD4的信号电荷。235和236代表转移栅极。在晶体管占据区231中，形成放大晶体管和选择晶体管。浮置扩散部FD1、FD2和FD3和晶体管占据区231的放大晶体管的栅极通过布线239互相连接。

图33显示了一部分图32中的像素共享单元的截面配置。在图33中，在例如n型的第一导电类型半导体衬底241中，作为光电转换部的光电二极管PD1-PD3，在图中以光电二极管PD1作为代表，经由第一例如p型的第二导电类型半导体阱区242形成；此外，形成分成为多个部分的浮置扩散部FD的n型扩散区域245和246，在图中以浮置扩散部FD1和FD2作为代表，通过p型第二半导体阱区243形成；而且，通过p型第三半导体阱区244，形成重置晶体管221、放大晶体管222和选择晶体管225。

转移晶体管211到214，在图中以转移晶体管211作为它们的代表，通过经由形成在第一和第二p型半导体阱区242和243上的栅绝缘膜251，在光电二极管PD1和形成浮置扩散部FD2的n型扩散区域245之间形成转移栅电极233来构成。重置晶体管221通过经由栅绝缘膜252在形成浮置扩散部FD1的n型扩散区域246和n型扩散区域247之间形成重置栅电极232来构成。放大晶体管222通过经由栅绝缘膜253在n型扩散区域248和n型扩散区域249之间形成放大栅电极237来构成。选择晶体管225通过经由栅绝缘膜254在n型扩散区域249和n型扩散区域250之间形成选择栅电极238来构成。浮置扩散部FD1和FD2和放大栅电极237通过布线239互相连接。此外，为了减少扩散区域和阱的边缘之间的电场，也就是说，为了减少源/漏极区域中p-n结中的电场，并且为了保持响应速度，可以在形成侧壁之前形成LDD结构。

另外，在本实施例中，第一、第二和第三p型半导体阱区242、243和244分开制造以使它们的杂质浓度互相之间不同，在其中形成了作为浮置扩散部FD2和FD1的n型扩散区域245和246的第二p型半导体阱区243的杂质浓度设置成低于在其中形成后段的各个晶体管的n型扩散区域247到250的第三p型半导体阱区244的杂质浓度。在这种情况下，形成第二p型半导体阱区243以使至少其中形成了作为浮置扩散部FD2和FD1的n型扩散区域245和246的表面侧区域的杂质浓度低于其中形成n型扩散区域247到250的第三p型半导体阱区的表面侧区域的杂质浓度。

其中形成光电二极管PD1的第一p型半导体阱区242的杂质浓度设置成低于第三p型半导体阱区244的杂质浓度。

浮置扩散部FD1-FD3，图中为扩散区域245、246和组成像素晶体管部的扩散区域247到250，可以同时以同样的掺杂浓度离子形成，当它们不是同时形成时，它们形成为浮置扩散部的扩散区域的杂质浓度设置成低于像素晶体管部的扩散区域的杂质浓度。

上面刚才所述的另一个实施例中的固态成像装置的制造，特别是像素共享单元的制造，可以如上所述参考图26A-图29以同样的方式形成。

根据上述的另一个实施例，在具有分开的浮置扩散部FD1-FD3的像素单元中，其中已经形成浮置扩散部FD1-FD3的第二p型半导体阱区243的杂质浓度，至少其中已经形成浮置扩散部FD的表面侧的杂质浓度，设置成低于其中形成后段的像素晶体管的第三p型半导体区域244的杂质浓度。通过使第二p型半导体阱区243的杂质浓度更低，浮置扩散部FD1-FD3的寄生电容降低并且像素的转换效率可以得到提高。因此，可以有效的对光电转换的电荷进行电压转换。

在上述的另一个实施例中，其中形成多个浮置扩散部的全部的p型半导体阱区的杂质浓度设置得相对较低，然而，通过设置来使得在这多个浮置扩散部中只有在预定浮置扩散部下方的p型半导体阱区形成为低杂质浓度，像素的转换效率可以得到提高，光电转换的电荷的电压转换可以更有效的执行。

在上述的另一个实施例中，由于电子的迁移率要大于空穴的迁移率，所以已经配置来使得半导体阱区设置为p型，而光电二极管和浮置扩散部形成为n型，并使用nMOS晶体管，然而，也可以配置来使用空穴作为电荷。当使用空穴时，形成MOS晶体管的p型扩散区域(源/漏极区域)在n型半导体阱区中形成。

本发明包括分别于2006年10月4日和2006年10月25日在日本专利局申请的日本专利申请JP2006-273254和JP2006-290382的主要内容，将这些专利申请的全部内容引用结合于此。

Claims (18)

1.一种固态成像装置，包括：

在其中多个像素排列成二维矩阵的成像区域；和

检测来自所述像素的输出信号的外围电路部分，其中，

在每个所述像素的晶体管中的杂质浓度低于所述外围电路部分的晶体管中的杂质浓度。

2.根据权利要求1所述的固态成像装置，其中，

每个所述像素包括：具有光电二极管的光电转换部、将来自所述光电二极管的电荷转换为电压信号的浮置扩散部、将所述电压信号从所述光电二极管转移到所述浮置扩散部的转移晶体管、重置所述浮置扩散部的电荷的重置晶体管、和将所述浮置扩散部的电势作为信号电平输出的放大晶体管，以及

所述转移晶体管中的杂质浓度低于所述放大晶体管中的杂质浓度。

3.根据权利要求2所述的固态成像装置，其中，

所述转移晶体管的栅电极具有在其侧表面上的绝缘膜侧壁，和

所述转移晶体管中侧壁下的部分中的杂质浓度低于所述放大晶体管中栅电极下的部分的杂质浓度。

4.根据权利要求2所述的固态成像装置，其中，所述重置晶体管的杂质浓度和所述转移晶体管的杂质浓度相同。

5.根据权利要求2所述的固态成像装置，其中，所述重置晶体管的杂质浓度和所述放大晶体管的杂质浓度相同。

6.根据权利要求2所述的固态成像装置，还包括在所述浮置扩散部和所述转移晶体管之间的偏移。

7.一种提供有固态成像装置的电子装置，所述固态成像装置包括：

在其中相对大量的像素排列成二维矩阵的成像区域；和

检测来自所述像素的输出信号的外围电路部分，其中，

每个所述像素的晶体管中的杂质浓度低于所述外围电路部分的晶体管中的杂质浓度。

8.根据权利要求7所述的电子装置，其中，

所述固态成像装置中的每个所述像素包括：具有光电二极管的光电转换部，将来自所述光电二极管的电荷转换为电压信号的浮置扩散部，将所述电压信号从所述光电二极管转移到所述浮置扩散部的转移晶体管，重置所述浮置扩散部的所述电荷的重置晶体管，和将所述浮置扩散部的电势作为信号电平输出的放大晶体管，以及

所述转移晶体管中的杂质浓度低于所述放大晶体管中的杂质浓度。

9.一种固态成像装置，包括：

多个像素，每个所述像素包括：光电转换部、浮置扩散部和在所述浮置扩散部的后段的像素晶体管部；和

检测来自所述像素的输出信号的外围电路，其中，

每个所述像素中所述浮置扩散部下方的半导体阱区的杂质浓度设置成低于在所述浮置扩散部的后段的像素晶体管部下方的半导体阱区的杂质浓度。

10.根据权利要求9所述的固态成像装置，其中，

所述光电转换部下方的半导体阱区，所述浮置扩散部下方的半导体阱区，和在所述浮置扩散部的后段的像素晶体管部下方的半导体阱区分别形成为杂质浓度各不相同。

11.根据权利要求9所述的固态成像装置，其中，

当所述像素晶体管部的一部分由多个像素共享，且所述浮置扩散部分成多个分开的部分时，所述分开的浮置扩散部下方的半导体阱区的杂质浓度设置成低于在所述浮置扩散部的后段的像素晶体管部下方的半导体阱区的杂质浓度。

12.根据权利要求9所述的固态成像装置，其中，

当所述像素晶体管部的一部分由多个像素共享，且所述浮置扩散部分成多个分开的部分时，所述分开的浮置扩散部中预定的分开的浮置扩散部的下方的部分半导体阱区的杂质浓度设置成低于在所述浮置扩散部的后段的像素晶体管部下方的半导体阱区的杂质浓度。

13.根据权利要求9所述的固态成像装置，其中，

构成所述浮置扩散部的扩散区域和构成所述像素晶体管部的扩散区域以相同的杂质浓度同时形成。

14.根据权利要求9所述的固态成像装置，其中，

构成所述浮置扩散部的扩散区域以低于构成所述像素晶体管部的扩散区域的杂质浓度的杂质浓度形成。

15.一种制造固态成像装置的方法，包括以下步骤：

在其中形成第一导电类型的半导体衬底的单位像素单元或共享像素单元的单元区域内，形成光电转换部形成区的第一第二导电类型半导体阱区，浮置扩散部形成区的第二第二导电类型半导体阱区，和像素晶体管部形成区的第三第二导电类型半导体阱区，其中所述第二第二导电类型半导体阱区的掺杂浓度设置成低于所述第三第二导电类型半导体阱区的掺杂浓度；

在所述第一第二导电类型半导体阱区中形成光电转换部；和

在所述第二第二导电类型半导体阱区中形成用于形成浮置扩散部的第一导电类型扩散区，和在所述第三第二导电类型半导体阱区中形成在所述浮置扩散部的后段的像素晶体管部的第一导电类型扩散区。

16.根据权利要求15所述的固态成像装置的制造方法，还包括以下步骤：

对所述单元区域的整个表面区域进行离子注入第一第二导电类型杂质以在深部具有浓度峰值；

对所述单元区域的所述浮置扩散部形成区域和在所述浮置扩散部的后段的像素晶体管形成区域，但除了所述光电转换部形成区域之外，进行离子注入第二第二导电类型杂质以在所述深部和所述表面侧之间的中部具有浓度峰值；和

仅对所述单元区域的所述像素晶体管部形成区域进行离子注入第三第二导电类型杂质以在所述表面侧具有浓度峰值，其中，

所述第一第二导电类型半导体阱区形成在所述光电转换部形成区域中，所述第三第二导电类型半导体阱区形成在所述像素晶体管部形成区域中，以及杂质浓度低于所述第三第二导电类型半导体阱区的杂质浓度的第二第二导电类型半导体阱区形成在所述浮置扩散部形成区域中。

17.根据权利要求15所述的固态成像装置的制造方法，其中，

所述浮置扩散部的第一导电类型扩散区域和所述像素晶体管部的第一导电类型扩散区域以同样的杂质浓度同时形成。

18.根据权利要求15所述的固态成像装置的制造方法，其中，

所述浮置扩散部的第一导电类型扩散区域以低于所述像素晶体管部的第一导电类型扩散区域的杂质浓度的杂质浓度形成。

Images