KR100705010B1 - 전하 트랜스퍼 효율을 극대화하는 ｃｍｏｓ 이미지 센서 및그 제조 방법 - Google Patents
전하 트랜스퍼 효율을 극대화하는 ｃｍｏｓ 이미지 센서 및그 제조 방법 Download PDFInfo
- Publication number
- KR100705010B1 KR100705010B1 KR1020050097104A KR20050097104A KR100705010B1 KR 100705010 B1 KR100705010 B1 KR 100705010B1 KR 1020050097104 A KR1020050097104 A KR 1020050097104A KR 20050097104 A KR20050097104 A KR 20050097104A KR 100705010 B1 KR100705010 B1 KR 100705010B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- photodiode
- image sensor
- cmos image
- floating diffusion
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서의 제조 방법에 관한 것으로, 포토 다이오드 영역의 P 영역을 전달 트랜지스터 게이트와 겹쳐지도록 이온주입함으로써 작은 양의 전하라도 플로팅 확산 영역으로 전송되는 것이 가능한 이점이 있다.
이를 위하여 본 발명은 소정의 하부 구조가 형성된 반도체 기판 상에 포토 다이오드 영역에 포함되는 P 영역을 형성하는 단계; 상기 P 영역과 일정 부분 겹쳐지도록 전달 트랜지스터의 게이트 전극을 패터닝하는 단계; 상기 포토 다이오드 영역에 포함되는 N- 영역을 형성하는 단계; 및 상기 게이트 전극을 기준으로 하여 상기 포토 다이오드 영역이 형성되는 반대 영역에 플로팅 확산 영역을 형성하는 단계를 포함하되, 상기 포토 다이오드 영역과 상기 플로팅 확산 영역 사이에는 이니셜 프린징 필드가 유발되도록 한다.
CIS, 포토 다이오드, 플로팅 확산 영역, 전하, P 영역
Description
도 1은 종래 4TR 구조 CMOS 이미지 센서의 회로도
도 2a는 종래 기술에 의해 제조된 CMOS 이미지 센서를 개략적으로 도시한 도면
도 2b는 도 1에 도시된 CMOS 이미지 센서의 전달 트랜지스터(Tx)가 온/오프되는 경우에 APS 영역의 포텐셜을 나타내는 단면도
도 3 내지 도 7은 본 발명에 의한 CMOS 이미지 센서의 제조 방법을 설명하기 위한 도면
도 8은 본 발명에 의해 제조된 CMOS 이미지 센서를 개략적으로 도시한 도면
도 9는 도 8에 도시된 CMOS 이미지 센서의 전달 트랜지스터(Tx)가 온/오프되는 경우에 APS 영역의 포텐셜을 나타내는 단면도
<도면의 주요 부호에 대한 설명>
PD: 포토 다이오드 FD: 플로팅 확산 영역
Tx: 전달 트랜지스터
101: P-기판 102: P-에피택셜층
103: P-웰 104: N-웰
107: P0 영역 110: 트렌치
본 발명은 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서의 제조 방법에 관한 것으로, 특히, 포토 다이오드 영역의 P 영역을 전달 트랜지스터 게이트와 겹쳐지도록 이온주입함으로써 작은 양의 전하라도 플로팅 확산 영역으로 전송되는 것이 가능한 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서는 화상 정보를 포함한 광학 정보를 전기 신호로 변환하는 장치이다. 이러한 이미지 센서 중에서 CMOS 이미지 센서는 CMOS 공정 기술을 이용하여 광학적인 이미지를 전기적인 신호로 변환시키는 반도체 소자로서, 각 화소마다 필요한 개수의 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력 신호를 검출하는 스위칭 방식을 채용하고 있다. CMOS 이미지 센서는 종래의 CCD(charge coupled divice) 이미지 센서와 비교할 때 구동방식이 간편하고 다양한 스캐닝 방식을 구현할 수 있으며, 아날로그와 디지털 신호처리 회로를 단일 칩에 집적할 수 있다. 이에 따라, CMOS 이미지 센서에 의하면 제품의 소형화가 가능할 뿐만 아니라 호환성 있는 CMOS 공정 기술을 사용하기 때문에 제조비용을 낮출 수 있고, 전력 소모 또한 크게 개선할 수 있는 장점을 가지고 있다.
그러나 이러한 CMOS 이미지 센서의 장점에도 불구하고, 종래 4 트랜지스터 구조 CMOS 이미지 센서의 경우, 저조도 상황에서 작은 전하를 전송할 때 전-전하 트랜스퍼(full charge transfer)가 일어나지 않고 일부 전하 공유가 발생하여 이미지가 저하되는 문제점을 갖고 있었다.
도 1은 종래 4TR 구조 CMOS 이미지 센서의 회로도이다.
도 1에 도시된 바와 같이, CMOS 이미지 센서는 4개의 트랜지스터(Tx, Rx, Sx, Ax)와 1개의 포토 다이오드(PD)를 포함한다. 4개의 트랜지스터 중 전달 트랜지스터(Tx)는 포토 다이오드(PD)에서 생성된 광전하를 플로팅 확산 영역(FD)으로 전송하는 역할을 하고, 리셋 트랜지스터(Rx)는 플로팅 확산 영역(FD)을 공급전압(Vdd)레벨로 리셋시켜 플로팅 확산 영역(FD)에 저장된 전하를 배출하는 역할을 한다. 엑세스 트랜지스터(Ax) 및 실렉트 트랜지스터(Sx)는 소스 팔로우(source follow)로서 역할하며, 실렉트 트랜지스터(Sx)의 드레인 영역은 출력 전압(Vout)을 출력하는 출력단(OUT)과 연결되어 있다.
이와 같이 구성된 CMOS 이미지 센서의 동작 과정을 설명하면 다음과 같다. 리셋 트랜지스터(Rx)가 온되면 플로팅 확산 노드의 포텐셜이 Vdd가 되고, 이때 기준치가 검출된다. 그리고 외부로부터 수광부인 포토 다이오드(PD)에 빛이 입사하면 이에 비례해 EHP(Electron-Hole Pair)가 생성된다. 이에 따라, 생성된 신호전하에 의해 전달 트랜지스터(Tx)의 소스 노드의 포텐셜이 생성된 신호전하의 양에 비례하여 변화한다.
그리고, 전달 트랜지스터(Tx)가 온이 되면, 축적된 신호 전하가 플로팅 확산 영역(FD)으로 전달된다. 전하량에 비례해서 플로팅 확산 노드의 포텐셜이 변화함과 동시에 실렉트 트랜지스터(Sx)의 게이트 바이어스가 변화하게 된다. 이는 결국 실렉트 트랜지스터(Sx)의 소스 포텐셜의 변화를 초래하게 된다. 이때 엑세스 트랜지스터(Ax)가 온이 되면 컬럼 쪽으로 데이터가 리드아웃되게 된다. 한편, 도 1에서 포토 다이오드(PD), 전달 트랜지스터(Tx) 및 플로팅 확산 영역(FD)은 액티브 픽셀 센서(Active Pixel Sensor; APS) 영역을 이룬다.
도 2a는 종래 기술에 의해 제조된 CMOS 이미지 센서를 개략적으로 도시한 도면이고, 도 2b는 종래 4 트랜지스터 구조를 갖는 CMOS 이미지 센서의 전달 트랜지스터(Tx)가 온/오프되는 경우(실선: 오프되는 경우, 파선: 온되는 경우)에 APS 영역의 포텐셜을 나타내는 단면도이다.
도 2a를 참조하면, APS 영역에는 P 영역(22)과 N- 영역(24)을 가지는 포토 다이오드(PD), 게이트(12), 게이트 전극(14), 게이트 산화막(16)을 가지는 전달 트랜지스터(Tx), 플로팅 확산 영역(FD), 소자분리막(40)이 포함된다.
종래에는 네이티브 트랜지스터를 형성시키기 위해 순수 네이티브 P 기판이 이용되었다. 즉, 어떠한 도핑도 진행되지 않은 상태에서 게이트 산화 공정이 행해짐에 따라 전달 트랜지스터(Tx)가 온된 상황에서 포토 다이오드(PD)에서 생성된 전하가 플로팅 확산 영역(FD)으로 전달할 때, 도 2b에 도시된 바와 같이 전달 트랜지스터(Tx) 길이 만큼(D)이 편평한 포텐셜로 유지되었다. 따라서, 저조도 상황에서 작은 전하를 전송할 때, 전-전하 트랜스퍼가 일어나지 않고 일부 전하 공유가 발생 하여 이미지의 질을 저하하는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 포토 다이오드 영역의 P 영역을 전달 트랜지스터 게이트와 겹쳐지도록 이온주입함으로써, 작은 양의 전하까지도 플로팅 확산 영역으로 전송되는 것이 가능한 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서의 제조 방법은 소정의 하부 구조가 형성된 반도체 기판 상에 포토 다이오드 영역에 포함되는 P 영역을 형성하는 단계; 상기 P 영역과 일정 부분 겹쳐지도록 전달 트랜지스터의 게이트 전극을 패터닝하는 단계; 상기 포토 다이오드 영역에 포함되는 N- 영역을 형성하는 단계; 및 상기 게이트 전극을 기준으로 하여 상기 포토 다이오드 영역이 형성되는 반대 영역에 플로팅 확산 영역을 형성하는 단계를 포하되, 상기 포토 다이오드 영역과 상기 플로팅 확산 영역 사이에는 이니셜 프린징 필드가 유발되도록 다.
여기서, 상기 P 영역과 일정 부분 겹쳐지도록 게이트 전극을 패터닝 하는 단계는 포토 마스크에 의해 수행되는 것을 특징으로 하며, 상기 포토 다이오드 영역의 P 농도를 상기 플로팅 확산 영역보다 높게 한다. 이때, 상기 포토 다이오드 영역의 P 농도를 상기 플로팅 확산 영역보다 낮추는 것은 높이는 것은 P 영역을 형성하는 단계에서의 이온 주입에 의해 수행되는 것을 특징으로 한다. 그리고, 이때 상기 P 영역은 P0 영역 또는 P+ 영역인 것을 특징으로 한다.
한편, 본 발명에 의한 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서는 CMOS 이미지 센서에 있어서, 에피층에 형성되는 트랜스퍼 트랜지스터의 게이트; 상기 게이트의 일측에 위치하고 반도체 기판 내부에 형성되는 N- 불순물 영역; 상기 N- 불순물 영역의 상부와 상기 반도체 기판의 표면 사이에서, 상기 트랜스퍼 트랜지스터의 게이트와 겹쳐지도록 형성되는 P 불순물 영역; 및 상기 게이트의 타측에 형성된 플로팅 확산 영역을 포함하되, 상기 트랜스퍼 트랜지스터는 온 또는 오프시에 계단 형상의 포텐셜을 갖는 것을 특징으로 한다.
여기서, 상기 P 불순물 영역은 P0 불순물 영역 또는 P+ 불순물 영역인 것을 특징으로 한다.
여기서, 상기 P 불순물 영역은 P0 불순물 영역 또는 P+ 불순물 영역인 것을 특징으로 한다.
삭제
이하, 첨부된 도면을 참조하여 본 발명에 의한 바람직한 실시예에 대하여 보다 상세히 설명하기로 한다.
도 3 내지 도 7은 본 발명에 의한 CMOS 이미지 센서의 제조방법을 설명하기 위한 도면이다.
먼저, 도 3에 도시된 바와 같이 P-기판(101) 상에 P-에피택셜층(102)을 형성한다. 그리고, 소자가 형성될 지역을 확보하기 위해서, 실리콘 기판(101)에 식각 공정에 의하여 소정 깊이의 트렌치(110)를 형성하고, 상기 트렌치(110)에 절연이 될 수 있도록 필드 산화막을 형성함으로써, 액티브 영역 및 필드 영역을 정의한다. 상기 트렌치(110)는 STI(Shallow Trench isolation) 구조 등으로 된 소자 분리막이다.
그리고 나서, 도 4에 도시된 바와 같이, N형 또는 P형 이온 주입을 실시하여 웰을 형성한다. P-웰(103)은 실리콘 기판(101) 상에 이온주입 마스크를 형성한 후 보론(B) 등의 P형 도펀트를 이온주입함으로써 형성할 수 있고, N-웰(104)은, 주변회로 CMOS 영역의 PMOS 트랜지스터가 형성될 부분을 개방하는 이온주입 마스크를 형성한 후 인(P) 등의 N형 도펀트를 주입함으로써 형성할 수 있다.
그리고, 도 5에 도시된 바와 같이, 본 발명에서는 포토 다이오드 영역에 P 영역을 형성하는 이온 주입 공정이 실시된다. P 영역은 상황에 따라 P0 영역 또는 P+ 영역일 수 있지만, 이하의 실시예에서 P 영역은 P0 영역(107)인 경우로 상정하여 설명하기로 한다.
이온 주입 공정에 의하여 인접 소자(전달 트랜지스터(Tx))의 게이트 아래 부분에 겹쳐지도록 균일한 도핑 영역이 형성된다. 이를 위해 포토 다이오드가 형성될 부분을 개방하는 포토레지스트막 패턴(도시 안됨)이 사용될 수 있고, 도펀트로서 보론(B) 등을 사용할 수 있다. 이때, P0 확산 영역(107)의 도핑 농도는 1013ions/cm3정도로 할 수 있다.
이어서, 도 6에 도시된 바와 같이 P-기판(101) 상에 게이트 산화막(130)을 성장시키고, 그 위에 게이트 폴리실리콘(140)을 증착한 후, 게이트 전극을 패터닝 한다. 게이트 전극을 패터닝 하는 과정은 리셋 트랜지스터 영역에서 리셋 트랜지스터(Rx)용 게이트 전극을 형성하기 위해, S/F 영역에 엑세스 트랜지스터(Ax) 및 실렉트 트랜지스터(Sx) 용 게이트 전극을 형성하기 위해 반복되지만 도 6에서는 ASP 영역에 대해서만 도시하였고, 나머지 영역은 생략하였다.
한편, 본 발명에서는 전달 트랜지스터(Tx) 용 게이트 전극에서 P0 이온을 선택적으로 전달 트랜지스터(Tx) 안쪽까지 주입함으로써, 플로팅 확산 영역(FD)의 표면 P 농도보다 포토 다이오드(PD) 쪽의 P 농도를 높게 제어하도록 한다. 이로써, 전달 트랜지스터(Tx)의 게이트 바이어스 인가시, 전달 트랜지스터(Tx) 게이트 벌크상 포토 다이오드(PD) 쪽에서 전달 트랜지스터(Tx) 쪽으로 이니셜 프린징 필드(initial fringing field)가 유발되어 포토 다이오드(PD)에서 생성된 전하가 작은 양이라도 플로팅 확산 영역(FD)으로 효율적으로 전달할 수 있게 된다.
그리고, 도 7에 도시된 바와 같이, 포토 다이오드 형성 영역에서 포토 다이오드의 N-확산 영역(108)을 형성한다. 이를 위해 P0 영역(107)을 형성하기 위해 사용한 것과 동일한 포토레지스트막 패턴을 형성하고, 이후에 이를 이온주입 마스크를 사용하는 N-이온주입을 실시한다. 이때, 도펀트로서 인(P) 또는 비소(As)를 사용할 수 있고, N-확산 영역(108)의 도핑 농도는 1011 내지 1012ions/cm3정도로 할 수 있다.
이어서, CMOS 이미지 센서를 제조하기 위한 나머지 공정을 수행한다. 이 나머지 공정은 종래 기술과 동일하므로 여기서 상세한 설명은 생략하기로 한다.
도 8은 본 발명에 의한 제조 방법에 의해 제조된 CMOS 이미지 센서를 개략적으로 도시한 것이다.
도 8을 참고하면, 본 발명에서는 포토 다이오드 영역(PD)의 P0 영역(107)이 전달 트랜지스터(Tx) 게이트와 겹쳐지도록 형성되었음을 확인할 수 있다.
도 9는 도 8에 도시된 전달 트랜지스터(Tx)가 온/오프되는 경우(실선: 오프되는 경우, 파선: 온되는 경우)에 APS 영역의 포텐셜을 나타내는 단면도이다.
도 9를 참고하면, 본 발명에서 전달 트랜지스터(Tx)가 오프 되는 경우에 전압은 편평한 포텐셜로 유지되는 것이 아니라 계단 형상으로 유지된다. 그러나, 최대 전압은 종래의 전달 트랜지스터(Tx)가 오프 되는 경우(도 2 참조)와 동일하므로 전달 트랜지스터(Tx)가 오프 시에 포토 다이오드 영역으로부터 전하가 전달되는 것이 방지될 수 있다.
한편, 본 발명에서 전달 트랜지스터(Tx)가 온 되는 경우의 전압은 종래의 전달 트랜지스터(Tx)가 온 되는 경우(도 2 참조)와 비교할 때, 계단 형상으로 낮아지므로 저조도 상황에서의 작은 양의 전하라도 잘 전달될 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할것이다.
상술한 바와 같이 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서 및 그 제조 방법에 의하면, 포토 다이오드 영역의 P 영역을 전달 트랜지스터 게이트와 겹쳐지도록 이온주입 함으로써 작은 양의 전하까지도 플로팅 확산 영역으로 전달될 수 있다.
Claims (9)
- 소정의 하부 구조가 형성된 반도체 기판 상에 포토 다이오드 영역에 포함되는 P 영역을 형성하는 단계;상기 P 영역과 일정 부분 겹쳐지도록 전달 트랜지스터의 게이트 전극을 패터닝하는 단계;상기 포토 다이오드 영역에 포함되는 N- 영역을 형성하는 단계; 및상기 게이트 전극을 기준으로 하여 상기 포토 다이오드 영역이 형성되는 반대 영역에 플로팅 확산 영역을 형성하는 단계를 포함하되,상기 포토 다이오드 영역과 상기 플로팅 확산 영역 사이에는 이니셜 프린징 필드가 유발되도록 하는 것을 특징으로 하는 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 P 영역과 일정 부분 겹쳐지도록 게이트 전극을 패터닝 하는 단계는 포토 마스크에 의해 수행되는 것을 특징으로 하는 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 포토 다이오드 영역의 P 농도를 상기 플로팅 확산 영역보다 높게 하는 것을 특징으로 하는 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서의 제조 방법.
- 제 3항에 있어서,상기 포토 다이오드 영역의 P 농도를 상기 플로팅 확산 영역보다 높이는 것은 P 영역을 형성하는 단계에서의 이온 주입에 의해 수행되는 것을 특징으로 하는 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서의 제조 방법.
- 삭제
- 제 1항에 있어서,상기 P 영역은 P0 영역 또는 P+ 영역인 것을 특징으로 하는 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서의 제조 방법.
- CMOS 이미지 센서에 있어서,에피층에 형성되는 트랜스퍼 트랜지스터의 게이트;상기 게이트의 일측에 위치하고 반도체 기판 내부에 형성되는 N- 불순물 영역;상기 N- 불순물 영역의 상부와 상기 반도체 기판의 표면 사이에서, 상기 트랜스퍼 트랜지스터의 게이트와 겹쳐지도록 형성되는 P 불순물 영역; 및상기 게이트의 타측에 형성된 플로팅 확산 영역을 포함하되,상기 트랜스퍼 트랜지스터는 온 또는 오프시에 계단 형상의 포텐셜을 갖는 것을 특징으로 하는 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서.
- 삭제
- 제 7항에 있어서, 상기 P 불순물 영역은P0 불순물 영역 또는 P+ 불순물 영역인 것을 특징으로 하는 전하 트랜스퍼 효율을 극대화하는 CMOS 이미지 센서.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050097104A KR100705010B1 (ko) | 2005-10-14 | 2005-10-14 | 전하 트랜스퍼 효율을 극대화하는 ｃｍｏｓ 이미지 센서 및그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050097104A KR100705010B1 (ko) | 2005-10-14 | 2005-10-14 | 전하 트랜스퍼 효율을 극대화하는 ｃｍｏｓ 이미지 센서 및그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100705010B1 true KR100705010B1 (ko) | 2007-04-09 |
Family
ID=38161216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050097104A KR100705010B1 (ko) | 2005-10-14 | 2005-10-14 | 전하 트랜스퍼 효율을 극대화하는 ｃｍｏｓ 이미지 센서 및그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100705010B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042303A (ko) * | 2001-11-22 | 2003-05-28 | 주식회사 하이닉스반도체 | 시모스 이미지센서 및 그 제조방법 |
-
2005
- 2005-10-14 KR KR1020050097104A patent/KR100705010B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042303A (ko) * | 2001-11-22 | 2003-05-28 | 주식회사 하이닉스반도체 | 시모스 이미지센서 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417023B2 (en) | Method for producing solid-state image-sensing device | |
| US7115925B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| EP1102322B1 (en) | Floating region photodiode for a CMOS image sensor | |
| US7612392B2 (en) | Image sensor with a gate electrode between the photoelectric conversion region and the charge detection region, the gate electrode comprising p-type and n-type regions adjacent to one another and method of fabricating the same | |
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| US7510896B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US7955924B2 (en) | Image sensor and method of manufacturing the same | |
| KR100672701B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| KR100685892B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2000031454A (ja) | 拡張されたピンドフォトダイオ―ドを有するイメ―ジセンサ及びその製造方法 | |
| KR100606910B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100705010B1 (ko) | 전하 트랜스퍼 효율을 극대화하는 ｃｍｏｓ 이미지 센서 및그 제조 방법 | |
| KR100672668B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR20030001116A (ko) | 이미지센서 및 그 제조 방법 | |
| KR100792335B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100788483B1 (ko) | 이미지 센서의 픽셀 구조 및 그 제조 방법 | |
| KR100672700B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2005123517A (ja) | 固体撮像装置およびその製造方法、ラインセンサ、および固体撮像ユニット | |
| KR20100077602A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 | |
| KR20110005037A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR20070045668A (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| KR20100077245A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110330 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |