KR20030042303A

KR20030042303A - 시모스 이미지센서 및 그 제조방법

Info

Publication number: KR20030042303A
Application number: KR1020010073028A
Authority: KR
Inventors: 이원호
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-11-22
Filing date: 2001-11-22
Publication date: 2003-05-28
Also published as: KR100700269B1

Abstract

본 발명은 시모스 이미지센서 및 그 제조방법에 관한 것으로 특히, 암전류가 발생하는 영역을 최소화하고 트랜스퍼트랜지스터의 채널 깊이를 깊게하여 암전류의 발생을 억제한 것으로 이를 위한 본 발명은 활성영역과 필드영역을 갖는 반도체층; 상기 반도체층상에 형성된 게이트; 상기 반도체층의 표면부근에 형성되되 상기 게이트의 하부에 형성된 P⁺불순물영역; 상기 게이트의 일측에 위치한 상기 반도체층 내부에 형성되되 상기 게이트와 중첩되어 형성된 N^-불순물영역; 상기 N^-불순물영역의 상부와 상기 반도체층의 표면 사이에 형성되되 상기 N^-불순물영역보다 상기 게이트와 더 중첩되게 형성되며 상기 P⁺불순물영역과 접촉되어 형성된 P⁰불순물영역; 상기 게이트의 타측에 위치한 상기 반도체층에 형성된 N⁺불순물영역을 포함하여 이루어진다.

Description

시모스 이미지센서 및 그 제조방법{CMOS image sensor and the method for fabricating thereof}

본 발명은 시모스 이미지센서 및 그 제조방법에 관한 것으로 특히, 암전류(dark current)를 억제시킨 시모스 이미지센서와 그 제조방법에 관한 것이다.

일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.

CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대이미지센서로 각광을 받고 있다.

도1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel) 회로도로서, 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터로 구성되고, 4개의 NMOS 트랜지스터는 포토다이오드(PD)에서 모아진 광전하를 플로팅확산영역 (FD)로 운송하기 위한 트랜스퍼트랜지스터(Tx)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(FD)을 리셋시키기 위한 리셋트랜지스터 (Rx)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.

도2는 포토다이오드 영역과 트랜스퍼트랜지스터(Tx)의 단면구조를 도시한 도면으로, 포토다이오드를 P/N/P형 포토다이오드로 구성한 경우이다. 도2를 참조하면 P/N/P형 포토다이오드는 P⁺기판(21)에 에피택셜 성장된 P형 에피층(22)이 형성되고, P형 에피층(22) 내부에 N^-불순물영역(23)이 형성되고, 이 N^-불순물영역(23) 상부와 P형 에피층(22) 표면 하부에 P⁰불순물영역(24)이 형성되어 구성된다. 게이트의 타측단 기판에는 플로팅확산영역(Floating Diffusion:FD)(26)이 형성된다. 트랜스퍼트랜지스터(Tx)는 도2에 도시된 바와 같이 표면채널(surface channel)을 갖게 형성된다.

상기한 구조의 포토다이오드의 N^-불순물영역(23)과 P영역(P⁰불순물영역, P 형 에피층) 간에 역바이어스가 걸리면, N^-불순물영역(23)과 P영역의 불순물 농도가 적절히 배합되었을 때 N^-불순물영역(23)이 완전공핍(Fully Depletion)되게 되면서 N^-불순물영역(23) 하부에 존재하는 P형 에피층(22)과 N^-불순물영역(23) 상부에 존재하는 P⁰불순물영역(24)으로 공핍영역이 확장되는 바, 도펀트농도가 상대적으로 낮은 P형 에피층(22)으로 보다 많은 공핍층 확장이 일어난다. 이와같은 공핍영역은 입사하는 빛에 의해 생성된 광전하를 축적, 저장할 수 있어 이를 이용하여 이미지 재현에 사용하게 된다.

이와 같이 구성된 이미지센서에서 포토다이오드와 트랜스퍼트랜지스터를 중심으로 이미지센서의 제조공정을 도2를 참조하여 설명한다.

먼저, P형 기판(21)상에 P형 반도체층(22)을 에피택셜 성장시킨 반도체 기판을 준비한다. 이러한 반도체 기판상에 드라이브트랜지스터(Dx)와 셀렉트트랜지스터 (Sx)가 형성될 P형 웰을 형성하고 필드산화막과 채널스톱 영역을 형성한다. (P형 웰은 도2에 미도시 되어있다.)

다음으로 4개의 엔모스 트랜지스터(Tx, Rx, Dx, Sx)의 게이트로 이용될 폴리실리콘을 디파인(define)하고 식각하여 게이트를 형성한다.

다음으로 포토다이오드 영역만을 노출시키는 패턴을 형성한 후, 깊은 N^-불순물영역(23)을 형성하기 위한 이온주입을 실시하는데 이는 P/N/P형 포토다이오드를 형성하기 위한 것이며 이온주입방법은 무경사(No tilt) 이온주입방법을 사용한다.

스페이서(11)가 아직 형성되기 전에 깊은 N^-불순물영역을 먼저 형성하게 되므로 깊은 N^-불순물영역(23)은 트랜스퍼트랜지스터(27)의 게이트 바로 옆에서부터 형성된다.

다음으로, P형 웰에 위치한 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)에 엘디디(LDD) 구조를 형성하기 위한 이온주입을 실시한다(도면 미도시). 엘디디 구조는 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)에만 적용되며 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)에는 적용되지 않는다.

다음으로 4개의 엔모스 트랜지스터(Tx, Rx, Dx, Sx)에 스페이서(11)를 형성한 후, 스페이서 형성을 위한 식각공정에서 발생한 식각 데미지(damage)를 보상하고 소오스/드레인 영역 형성시에 깊이 조절 등을 하기 위한 산화막을 형성한 후에, N⁺불순물영역을 형성하여 소오스/드레인 영역 (도2에 미도시)과 플로팅 확산영역 (26)을 형성하고 열공정을 수행한다.

그후, 상기 N^-불순물영역(23)상에 P⁰불순물영역(24)을 형성하는데 P⁰불순물영역(24)을 형성하기 위한 이온주입은 스페이서(11) 형성 후에 수행되므로 스페이서(11) 하부에 위치한 반도체 기판상에는 P⁰불순물영역(24)이 형성되지 않는다.

이와 같은 공정에 따라 제조된 종래의 이미지센서에서는 암전류에 의한 성능저하 큰 문제로 대두되었는데 암전류에 대해 설명하면 다음과 같다.

암전류란 빛이 전혀 없는 상태에서도 포토다이오드에서 플로팅확산영역으로 이동하는 전자에 의해 생성되는데 이러한 암전류는 주로 실리콘 표면 근저에 분포하는 각종 결함들(line defect, point defect, etc) 이나 댕글링 본드(Dangling bond)에서 비롯된다고 보고되어 있다.

도2에 도시된 시모스 이미지센서에서 표시가 된 부분(28, 29)은 암전류를 유발하는 필드산화막과 활성영역사이의 경계와 표면근저 부분을 나타내고 있다. 이 부분에는 결함(defect)이나 댕글링본드의 수가 많기 때문에 암전류가 유발되는 주요한 영역이며 암전류는 현재 시모스 이미지센서의 수율(yield)을 저하시키는 주요 요인중의 하나이다.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 암전류의 발생을 억제한 시모스 이미지센서 및 그 제조방법을 제공함을 목적으로 한다.

도1은 시모스 이미지센서의 단위화소 회로도

도2는 종래의 트랜스퍼트랜지스터와 포토다이오드부분의 단면도

도3 내지 도6은 본 발명에 따른 시모스 이미지센서의 제조공정을 도시한 도면

*도면의 주요부분에 대한 부호의 설명

21 : 반도체기판22 : 에피택셜 성장층

23 : N^-불순물영역24 : P⁰불순물영역

25 : 필드산화막26 : N⁺불순물영역

27 : 게이트30 : P⁺불순물영역

61 : 스페이서

상기한 목적을 달성하기 위한 본 발명은, 활성영역과 필드영역을 갖는 반도체층; 상기 반도체층상에 형성된 게이트; 상기 반도체층의 표면부근에 형성되되 상기 게이트의 하부에 형성된 P⁺불순물영역; 상기 게이트의 일측에 위치한 상기 반도체층 내부에 형성되되 상기 게이트와 중첩되어 형성된 N^-불순물영역; 상기 N^-불순물영역의 상부와 상기 반도체층의 표면 사이에 형성되되 상기 N^-불순물영역보다 상기 게이트와 더 중첩되게 형성되며 상기 P⁺불순물영역과 접촉되어 형성된 P⁰불순물영역; 상기 게이트의 타측에 위치한 상기 반도체층에 형성된 N⁺불순물영역을 포함하여 이루어진다. 또한, 본 발명은 활성영역과 필드영역을 갖는 반도체층을 준비하는 단계; 포토다이오드와 트랜스퍼트랜지스터가 형성될 상기 반도체층 표면부근에 P⁺불순물 영역을 형성하는 단계; 결과물상에 게이트를 형성하는 단계; 상기 게이트의 타측영역에 대응하는 상기 반도체층 내부에 N^-불순물영역을 상기 게이트와 중첩되게 형성하는 단계; 상기 게이트의 타측영역에 대응하는 상기 N^-불순물영역의 상부와 상기 반도체층의 표면 사이에 P⁰불순물영역을 형성하는 단계; 상기 게이트의 양 측면에 스페이서를 형성하는 단계; 상기 P⁰불순물영역이 상기 P⁺불순물영역과 접촉하고 상기 N^-불순물영역보다 상기 게이트와 더 중첩되도록 상기 P⁰불순물영역을 측면확산시키는 단계; 상기 게이트의 일측영역에 N⁺불순물영역을 형성하는 단계를 포함하여 이루어 진다.

본 발명은 암전류를 유발하는 주요영역을 감소시키고, 또한 트랜스퍼트랜지스터(Tx)의 채널을 보다 깊은 구조로 형성함으로써 실리콘 표면에서 발생하는 암전류의 발생을 최소화하는 발명이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.

도3 내지 도6은 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 트랜스퍼트랜지스터(Tx)와 포토다이오드 및 플로팅확산영역을 중심으로 도시한 도면으로 이를 참조하여 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 설명한다.

먼저, 도3을 참조하면 P형 기판(21)상에 에피택셜 성장시킨 P형 반도체층 (22)을 형성하고 필드영역(25)과 활성영역을 정의한다. 그후, 반도체층(22) 상부에 매우 낮은 에너지조건을 사용하여 P⁺타입으로 반도체층의 표면을 도핑한다. 이와 같이 얕게 형성된 P⁺불순물영역(30)은 트랜스퍼트랜지스터(Tx)의 채널깊이를 깊게하는데 기여하게 된다.

이후에, 도4에 도시된 바와 같이 게이트(27)을 형성하고 게이트(27)의 일측에 N^-불순물영역(23)을 형성한다. N^-불순물영역(23)은 감광막(41)을 도4에 도시된 바와 같이 형성하고 경사이온 주입법을 사용하여 형성하는데 경사이온 주입법을 사용하게 되면 N^-불순물영역(23)이 게이트(27)와 일부 중첩되게 형성되어 데드존(dead zone)확보가 용이하게 된다.

경사이온주입법에 사용되는 경사각 (tilt)은 2 ∼ 4°를 사용하고 로테이션 4 스킴(scheme)을 적용한다. 로테이션 4 스킴(scheme)이란 경사이온주이온주입이 골고루 되도록 웨이퍼(wafer)를 90°만큼 4번 회전시키는 공정을 말한다.

데드존은 시모스 이미지센서가 반응하지 않는 시간간격을 의미하는 것으로, 더욱 상세하게는 이미지센서가 빛에 노출된 순간과 이에 대응하는 응답이 출력되는 순간사이의 시간간격을 의미하는 것이다.

데드존이 적다는 것은 이러한 시간간격이 짧다는 것으로, 이는 이미지센서의 반응속도가 빠른 것을 의미한다. 데드존 특성은 N^-불순물영역을 경사이온주입법으로 형성하여 채널길이를 짧게함으로써 향상시킬 수 있는데, 이러한 데드존 특성은 후술할 암전류 특성과 트레이드오프(trade-off)관계에 있다.

즉, 빠른 시간내에 많은 전류가 흐를 수 있게 하여 이미지센서의 반응속도를 증가시키게 되면 데드존 특성은 향상되나 암전류 또한 증가하는 것을 의미한다.

본 발명에서는 암전류가 발생하는 주요 인자를 제거하기 때문에 종래와 비교하여 데드존 확보가 용이하도록 경사각(tilt)을 증가시킬 수 있다.

이후에, N^-불순물영역(23)을 형성하기 위한 감광막(41)을 다시 이용하여 P⁰불순물영역(24)을 형성한다. P⁰불순물영역(24)은 블랭킹(Blanking)이온 주입방법을이용하여 형성하는데 본 발명에서는 P⁰불순물영역(24)이 스페이서(11) 형성전에 형성되므로 도5에 도시된 바와 같이 게이트(27)의 바로 옆에서부터 P⁰불순물영역(24)이 존재하게 된다. 블랭킹(Blanking) 이온주입이란 마스크 없이 웨이퍼 전면에 이온주입을 실시하는 것을 말하는데 이온의 농도나 이온주입 에너지를 적절히 조절하여 해당영역 이외의 지역에는 별 영향이 없도록 조절할 수 있다.

이와 같은 P⁰불순물영역(24)은 후속 공정을 거치면서 측면확산되어 반도체층(22)의 표면과 N^-불순물영역(23)을 격리시켜 주며 따라서, 도2에 도시된 암전류가 발생하는 영역(29)이 P⁰불순물영역(24)에 의해 제거되어 암전류의 발생을 최소화 할 수 있다.

다음으로 도6에 도시된 바와 같이 LDD 구조가 적용되는 일부 트랜지스터에 LDD 구조를 형성(도면 미도시)하는데 도6은 트랜스퍼트랜지스터(27)와 포토다이오드 및 플로팅확산영역(60)을 중심으로 도시된 도면이기 때문에 LDD 구조가 적용되는 드라이버트랜지스터(Dx)와 셀렉트트랜지스터(Sx)는 도시되지 않았다.

드라이버트랜지스터(Dx)와 셀렉트트랜지스터(Sx)에 LDD구조를 형성한 후, 트랜스퍼트랜지스터(Tx)의 게이트(27)에 스페이서(61)를 형성한다.

본 발명의 일실시예에서는 스페이서(61) 형성전에 P⁰불순물영역(24)이 먼저 형성되므로 P⁰불순물영역(24)이 게이트(27)의 바로 옆에서부터 존재하게 되어 후속측면확산시에 반도체층(22)과 N^-불순물영역(23)을 더욱 용이하게 격리시킬 수 있다.

이후에 소오스/드레인 형성 전 산화막(도면 미도시)을 형성하는데 이는 스페이서(61)를 형성하기 위한 식각 데미지를 보상하고 소오스/드레인 영역의 깊이등을 조절하기 위한 것으로 이러한 산화막을 형성한 (미도시)후에 소오스/드레인용 N⁺불순물영역을 형성한다. 소오스/드레인용 N⁺불순물영역은 4개의 엔모스 트랜지스터 (Tx, Rx, Dx, Sx)에 형성되지만 도6에는 트랜스퍼트랜지스터(Tx)의 일측에 형성되는 플로팅확산영역(26)만을 도시하였다.

전술한 P⁰불순물영역(24)은 소오스/드레인 형성 전 산화막(미도시) 형성공정과 후속 열공정 등을 거치면서 측면확산되어 반도체층(22)과 N^-불순물영역(23)을 격리시키게 됨은 전술한 바와 같다.

플로팅확산영역(26)을 형성하기 위한 이온주입은 경사이온주입법을 이용하여 형성한다. 이와 같은 경사이온주입법을 이용하게 되면 플로팅확산영역(26)이 도6에 도시된 바와 같은 도핑프로파일을 갖게되어 게이트(27)와 중첩되게 형성되므로 트랜스터트랜지스터(Tx)의 채널깊이를 깊게 하는데 도움을 주게된다.

플로팅확산영역(26)을 형성하기 위한 경사이온주입은 경사각은 2 ∼ 4°를 이용하고 로테이션 4 스킴(scheme)을 적용하여 수행한다.

본 발명은 포토다이오드를 구성하는 P^O불순물영역이 스페이서 하부에 위치한 반도체층 표면과 N^-불순물영역을 격리함으로써 암전류의 발생을 억제하고 이와 동시에 얕은(shallow) P⁺불순물영역과 경사이온주입을 이용한 플로팅확산영역 형성을 통해 트랜스퍼트랜지스터의 채널깊이를 깊게 형성하여 표면에 존재하는 결함이나 잉여전자로 인한 암전류의 발생을 억제한 것이다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

본 발명은 시모스 이미지센서의 특성을 열화시키는 암전류의 발생을 억제하여 특성이 개선된 시모스 이미지센서를 얻을 수 있게 하고 이미지센서의 양산시에 수율의 증가를 가져올 수 있게 하는 효과가 있다.

Claims

활성영역과 필드영역을 갖는 반도체층;

상기 반도체층상에 형성된 게이트;

상기 반도체층의 표면부근에 형성되되 상기 게이트의 하부에 형성된 P⁺불순물영역;

상기 게이트의 일측에 위치한 상기 반도체층 내부에 형성되되 상기 게이트와 중첩되어 형성된 N^-불순물영역;

상기 N^-불순물영역의 상부와 상기 반도체층의 표면 사이에 형성되되 상기 N^-불순물영역보다 상기 게이트와 더 중첩되게 형성되며 상기 P⁺불순물영역과 접촉되어 형성된 P⁰불순물영역;

상기 게이트의 타측에 위치한 상기 반도체층에 형성된 N⁺불순물영역

을 포함하는 시모스 이미지센서.
제1항에 있어서,

상기 N⁺불순물 영역은 상기 게이트와 일부 중첩되어 형성되며 상기 P⁺불순물영역과 접촉되어 형성된 것을 특징으로 하는 시모스 이미지센서.
제1항에 있어서,

상기 활성영역과 필드영역을 갖는 반도체층은 상기 반도체층의 도펀트 보다 높은 농도의 도펀트를 갖는 반도체 기판 상에 에피택셜 성장된 반도체층인 것을 특징으로 하는 시모스 이미지센서.
활성영역과 필드영역을 갖는 반도체층을 준비하는 단계;

포토다이오드와 트랜스퍼트랜지스터가 형성될 상기 반도체층 표면부근에 P⁺불순물 영역을 형성하는 단계;

결과물상에 게이트를 형성하는 단계;

상기 게이트의 타측영역에 대응하는 상기 반도체층 내부에 N^-불순물영역을 상기 게이트와 중첩되게 형성하는 단계;

상기 게이트의 타측영역에 대응하는 상기 N^-불순물영역의 상부와 상기 반도체층의 표면 사이에 P⁰불순물영역을 형성하는 단계;

상기 게이트의 양 측면에 스페이서를 형성하는 단계;

상기 P⁰불순물영역이 상기 P⁺불순물영역과 접촉하고 상기 N^-불순물영역보다 상기 게이트와 더 중첩되도록 상기 P⁰불순물영역을 측면확산시키는 단계;

상기 게이트의 일측영역에 N⁺불순물영역을 형성하는 단계

를 포함하는 시모스 이미지센서의 제조방법.
제4항에 있어서,

상기 게이트의 타측영역에 대응하는 상기 반도체층 내부에 N^-불순물영역을 상기 게이트와 중첩되게 형성하는 단계는

경사이온주입법을 이용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제4항에 있어서,

상기 게이트의 일측영역에 N⁺불순물영역을 형성하는 단계는

경사이온주입법을 이용하여 상기 N⁺불순물영역이 상기 게이트와 일부 중첩하여 형성하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제5항 또는 제6항에 있어서,

상기 경사이온주입법은 틸트는 2 ∼ 4°, 로테이션 4 공정을 적용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제4항에 있어서,

활성영역과 필드영역을 갖는 반도체층을 준비하는 단계는

상기 반도체층의 도펀트 보다 높은 농도의 도펀트를 갖는 반도체기판 상에 에피택셜 성장시켜 형성하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.