CN101197279A - 形成用于快闪装置的均匀穿隧氧化层的方法和所得结构 - Google Patents

形成用于快闪装置的均匀穿隧氧化层的方法和所得结构 Download PDF

Info

Publication number
CN101197279A
CN101197279A CNA2007101263593A CN200710126359A CN101197279A CN 101197279 A CN101197279 A CN 101197279A CN A2007101263593 A CNA2007101263593 A CN A2007101263593A CN 200710126359 A CN200710126359 A CN 200710126359A CN 101197279 A CN101197279 A CN 101197279A
Authority
CN
China
Prior art keywords
base material
oxide
hydrogen
oxygen
chloride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101263593A
Other languages
English (en)
Inventor
董忠
陈计良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Pte Ltd
Promos Technologies Inc
Original Assignee
Promos Technologies Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Pte Ltd filed Critical Promos Technologies Pte Ltd
Publication of CN101197279A publication Critical patent/CN101197279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Abstract

本发明涉及形成用于快闪装置的均匀穿隧氧化层的方法和所得结构。薄氧化物膜是生长在硅上,该硅首先经气态或液态氯离子源处理。所得氧化物的厚度具有比在未经处理的硅上所得的更均匀,因此,相较于之前未经处理的结构所需的,其可使所给予的电荷储存在一浮置栅上较长的时间,该浮置栅形成于该氧化物上。

Description

形成用于快闪装置的均匀穿隧氧化层的方法和所得结构
发明所属的技术领域
本发明大体而言是关于在硅上生长氧化物薄膜的方法;更具体地,本发明关于在不平坦的硅表面上生长具有高度均匀厚度的穿隧氧化物薄膜以改善均匀度的方法。
现有技术
许多硅装置(例如快闪存储体)需涉及薄氧化物层的生长,该薄氧化物层已知为用于存储体元件之一的浮置栅晶体管中的穿隧氧化物。举例而言,于快闪存储体中,该氧化物层生长在一硅基材的经暴露的表面上,并将硅的有源区与后续形成的多晶硅层隔开,其中该多晶硅于快闪存储体中是作为可储存电荷的浮置栅。该氧化物层可为
Figure A20071012635900041
或更小的等级。一种生长氧化物层的标准方式是由以下步骤所组成:预清洁,接着该层的氧化生长,接着回火。视预清洁程序而定,该硅表面可为疏水性或亲水性。
预清洁是一种惯用于硅半导体装置制造产业的程序,其中一种例子为RCA清洗方法,但其他的清洗方法也为此技艺所熟知。RCA程序包含三个主要的连续步骤,由以下组成:(1)以H2O2及NH4OH的含水溶液去除不溶性有机污染物,(2)利用稀释的氢氟酸(HF)的含水溶液去除氧化物层,以及(3)利用H2O2及HCl的含水溶液去除离子性及重金属原子的污染物。经过前述或有相同效果的清洗程序后,该硅晶片表面可为疏水性或亲水性。
该氧化生长过程可为几个可用标准程序之一,例如热O2、O2加上H2、或O2加上HCl;此步骤后可进行就地或异地回火。
然而,已知这些标准步骤会导致氧化物的厚度随着硅表面有相当大的变化,硅表面处的表面因先前一系列程序(例如浅沟槽隔离(STI))而呈显复杂的形状。举例言之,其可能是因为生长在暴露出不同结晶方向的角落处的氧化物,像在硅顶表面至侧壁的过渡区。形状特征也可能诱发所生长层中的应力,导致不均匀的氧化物生长速度。另外,已知预清洁步骤后留下具有垂悬硅键的疏水性硅表面,这被认为是氧化物层生长中的主要因素,下文将加以讨论。
图1A(i)及图1A(ii)是例示利用已知方法的氧化物层生长程序。在第一步骤(图1A(i))中,以包含多个Si台面50的基板开始(各Si台面通过高密度等离子体(HDP)材料30而实际上彼此隔离,且填充于该浅沟槽隔离(swallowtrench isolation,STI)沟槽中),预清洁该基材。在第二步骤(图1A(ii))中,利用熟知的氧化物生长技术(如热氧化法),以生长一氧化物层60。经常可能发生的情况是,在箭头10所指的似台面硅结构的角处所得的氧化物层60的厚度,几乎为箭头20所指的台面中心处所生成的两倍。举例而言,若硅基材表面具有<100>方向,该台面的边缘则可能呈现(111)表面。因此,经暴露硅原子(即具有其关联垂悬键)的表面密度较高,且如所观察到的,氧化反应的速率较快,进而边缘处的氧化物厚度较厚。因而,相对于该台面中心处的氧化物厚度,在该边缘处要通过氧化物的穿隧电流所需的临界电压的分布与量值上,有显著的提高。
因此,有提供一种处理硅表面以促进更均匀的薄氧化物生长的简易方法的需要。
发明内容
鉴于此,本发明的一具体方案,是提供一种在不平坦形状的硅表面上基本均匀地生长薄氧化物层的方法,及制造较已知技术具有更均匀厚度的氧化层。
根据本发明,在生长热氧化物之前,首先处理该硅表面以通过液态或稀释气态化学程序,使氯离子可充分地将垂悬硅键加以封端。该处理使得在因蚀刻程序而有暴露出不同硅结晶方向上,可形成具有更均匀厚度的二氧化硅,其中该蚀刻程序导致形状复杂的硅表面,认为硅键的氯化物封端可加强氧扩散至氧化物-硅介面,提高氧化速率。此外,亦认为氯化物封端可降低与结晶方向相依的生长速率。
本发明的优点之一为,当使用本发明氧化物层于浮置栅与其下方的硅基材之间时,自浮置栅消除资料所需的浮置栅晶体管的控制栅电压上的电压平均值低于已知结构的。此外,与利用已知氧化物生长方法的浮置栅结构相关的消隐(抹除)电压相比,消隐(抹除)电压的统计变异值是降低的。本发明另外一个优点为,可降低氧化物层中的电荷俘获,其使得电荷在浮置栅中的存储体滞留时间较长。
通过以下具体方案的细节描述和所附图式,可更清楚地了解本发明的这些和其它特征及优点。
附图简述
图1A(i)及图1A(ii)绘示利用已知技术方法的氧化物层生长程序;
图1B(i)、图1B(ii)及图1B(iii)绘示根据本发明的一种或多种具体方案的氧化层生长程序;
图2显示根据本发明的一种或多种具体方案的生长氧化物层的流程图;
图3显示根据本发明的具体方案所生长的氧化物层生长的电荷俘获性能图表;
图4a与图4b分别是显示,利用已知栅氧化物的一组浮置栅晶体管的穿隧电压的统计分布、及利用根据本发明的具体方案所生长的新颖氧化物层的一批浮置栅晶体管的穿隧电压的统计分布。
图4a显示利用已知栅极氧化物的一批浮置棚极晶体管的穿隧电压的统计分布。
图4b显示利用根据本发明的具体方案所生长的新颖氧化物层的一批浮置栅晶体管的穿隧电压的统计分布。
不同图式中类似的元件符号代表相同或相似的元件。
实施方式
以下说明仅用于例示而非作为限制。
图1B(i)至图1B(iii)是例示根据本发明一种或多种具体方案的氧化物层生长方法。在第一步骤(图1B(i))中,由一种包含多个Si台面50的硅(Si)基板开始(各Si台面50以高密度等离子体(HDP)材料30彼此基本上相隔离且填充于STI沟槽中;利用标准熟知程序预清洁该基板。在第二步骤(图1B(ii))中,该基板经氯离子(Cl-)处理,将表面上Si原子的垂悬键加以封端。在第三步骤(图1B(iii))中,进行氯化物去除与气态氧化物生长的与氢相关程序,以在Si台面50的经暴露表面上(如箭头70所指处)形成均匀厚度的氧化物层65。根据本发明一个或多个具体方案,形成可用于浮置栅晶体管中的栅氧化物的氧化物生长方法于下文中说明,其中所得栅氧化物,在浮置栅下且在经该浮置栅控制的通道区域上,具有均匀的厚度。
图2是绘示本发明氧化物生长方法100的一种具体方案。在硅晶片进行任何前置程序步骤110之后,下个步骤为该硅基板的预清洁步骤120。如上所述,预清洁步骤120可使用任何标准且已被接受方法清洗硅,这可使基板呈疏水性或亲水性。疏水性硅基板因为残留非常薄的氧化物层,所以可能较不易吸引污染物且可能不易与氯离子相吸。因此,预清洁120也可包含另外的程序步骤,以去除残余的氧化物层。疏水性硅基板也可能与污染物及氯离子彼此相吸性更高,故预清洁120也可包含另外的程序步骤,去除污染物以准备氯化物键结。
接着,进行两个新步骤。
首先,利用湿式氯化物封端作用130的液态化学处理,以将垂悬硅键加以封端。举例言之,将硅晶片浸入处理溶液中,该处理溶液包含稀释的含水氢氯酸及限量的过氧化氢(即HCl溶于H2O加上H2O2中)。于这步骤中,其体积浓度比范围可为HCl∶H2O2∶H2O=1∶(0至1)∶(5至50)。仅须少量的H2O2协助将HCl解离成氯离子。既然仅需要非常少量的氯化物,故H2O2的浓度相对的低。溶液温度一般介于20℃与60℃之间,且浸渍时间为10秒钟至10分钟。改变所列参数范围可产生预期的结果,例如较高温度通常需要较短浸渍时间,而在给定温度下较高HCl浓度通常需要较短的浸渍时间。
或者,可利用1,1,1-三氯乙烷(1,1,1-trichloroethane,TCA)或1,2二氯乙烯(1,2-dichloroethylene,反式-LC或TCL)溶剂来进行垂悬硅键的氯化物封端作用130,这些溶剂是普遍地用于半导体程序中。可利用吹扫法用惰性载体气体运送任一个呈蒸气相的溶剂通过反应室,以就地与经控制量的氧气反应以形成氯离子。溶剂气体的一般分压是其相应温度下(通常为室温)呈液态的溶剂的蒸气分压,但会有变动。
或者,可利用稀释气态氯化物封端步骤230以将垂悬硅键加以封端。一种气态氯化物封端步骤230的范例为包含选自体积比为HCl∶O2∶N2=1∶(0至10)∶(5至10)的气体混合物的参数。如上述液态处理,气态氧(取代过氧化物)可在高温下反应以协助HCl的解离并形成呈气相的氯离子;且氧离子的需求量低,故所需氧的浓度也相对地较低。该程序的温度范围为300℃至850℃且时间为10秒钟至10分钟。气体流速则视反应室大小与硅晶片数目(即需处理的表面面积)而定,但针对所有气体总量可为约10升/分钟(slm)。
若需要去除如烃类的污染物,晶片接着可利用如标准上已接受的半导体处理步骤加以移除并冲洗,然后干燥;例如,去离子水清洗,再旋转干燥或溶剂蒸发(如异丙基醇(IPA)蒸发干燥)。
第三步,利用与氢相关方法的氯化物去除及气态氧化物生长140以促进二氧化硅(SiO2)的生长;该步骤也在促进氧化物生长前移除氯化物。可利用两种气态与氢相关氧化物生长程序140:以氢为主的程序或以氧为主的程序(如下文所述)。
以氢为主的程序实质上由热H2+O2+N2(或Ar)所组成,其中在600℃与1100℃之间的温度下,气体混合物以体积计是H2∶O2∶N2(或Ar)=1∶(0.46至5)∶(0至10),且处理时间为10秒钟至1小时。
另一替代的方式为以氧为主的氯化物移除及气态氧化物生长程序240;在600℃与1100℃之间的温度下,该步骤的气体混合物以体积计为H2∶O2∶N2(或Ar)=1∶(3至100)∶(0至100)范围,且处理时间为10秒钟至1小时。氮的导入通常可降低氧化物生长速率,也可降低温度。
或者,可利用水蒸汽氧化物生长步骤240(例如就地产生水蒸汽法(in-situ steam generation,ISSG))取代该与氢相关的氧化作用,ISSG是本技术领域中所熟知的。将混有氧且含极少量氢的混合物(大概的比例以体积计可如0.01∶1)传送至一冷壁室内,气体流经温度维持在大概1100℃的典型范围温度下的硅晶片,其中气体在接近加热晶片表面反应以形成水蒸汽及氧原子;接着,氧原子与硅反应以生长该氧化物层,混合物含量的多少控制生长速率。这方法有利于精确地控制薄氧化物层的生长。
在上述氧化物生长程序中,可调整参数以获得50至
Figure A20071012635900081
范围的氧化物层。
该硅晶片接着进入后续的传统程序150。于某些情况下,可能需要利用上述相同的新颖步骤(即氯化物封端作用130及氧化物生长140)以生长更多的氧化物层。若有此需要,本方法可重复预清洁120(依所需)、氯化物封端作用130/230、氧化物生长140/240及后续程序150(依所需)等各步骤。当所有这些程序步骤进行达到令人满意的结果后,该硅晶片进入装置完成170阶段。
应注意,湿式氯化物封端步骤130可与蒸气氧化物生长步骤240并用,或者蒸气相氯化物封端步骤230可与湿式氧化物生长步骤140并用。任何自一步骤(130或230)进行到另一步骤(140或240)的中间物的清洁与冲洗,是氧化物生长方法100中本来就有的。
参考图3,其证实根据本发明的具体方案所生长的氧化物的品质改良。改变施用至浮置栅晶体管的控制栅上的电压,以维持一种通过代表性浮置栅装置的固定穿隧电流。该穿隧电流不会高到在测试间隔期间引起氧化物的破裂,任何氧化物所俘获的电荷可提供在较低电压下传导电流的方式;其中俘获速率(即驱动电压V(t)对起始电压V(0)之比V(t)/V(0))将会下降,然后当被俘获电荷离开该氧化物时而缓慢地回复。电压V(t)上微小的改变代表较低俘获速率且表示该氧化物具有较低的俘获密度,故其品质较好。较低的俘获密度可在浮置栅上提供较长的电荷储存寿命的好处,即存储体是低挥发性的。图中的上方曲线是根据本发明之一的具体方案所生长的氧化物层的V(t)/V(0),其显示驱动电压的下降幅度明显较少且可较快地回复到其起始值;这代表与下方曲线(其是已知方法所生长的氧化物层的代表例)相比,该氧化物层具有较低的俘获密度。
另外一个优点可由图4a与图4b看出,两图显示消除多个浮置栅装置的储存电荷所需的控制栅电压的分布,各个位元代表单一的浮置栅装置。希望所有装置均可于非常窄的电压范围内消除,理想上为单一数值。图4a显示利用已知方法形成浮置栅下方的氧化硅以制得的装置的群体分布;如所示,这些装置在不同电压下进行消除,平均值为约4.5伏特。不同地,图4b显示以根据本发明的一具体方案所制备的装置的群体分布,其消除电压的平均值约为3.5伏特,是有利于较低的电力需求。此外,所测量消除电压的较窄分布代表氧化物生长方法比已知技术展现较高的均匀度(即,在与平均值相差较大的电压下,较少量的装置可被消除),这使得快闪存储体中有较少的缺陷存储体单元。
以下为例示根据本发明一种实施方案的形成快闪装置的穿隧氧化物的方法的完整实例的一整套程序步骤。应注意针对一给定程序步骤,该实例可包含多于一种的选择;可使用各个选择以进行该实例方法。
实施例I
首先,进行预清洁程序120以制备供后续步骤所用的硅晶片。特别是,将晶片于50℃下浸渍于体积比为600/145的H2SO4/H2O2的溶液中90秒,然后以去离子水(de-ionized water,DI)冲洗60秒后,再于40℃下浸渍于体积比为125/125/1500的NH4OH/H2O2/DI的溶液中250秒,之后再以DI冲洗60秒。接着,该晶片于50℃下浸渍于体积比为125/125/1500的HCl/H2O2/DI的溶液中110秒,再以另一DI冲洗60秒。之后,该晶片于20℃下浸渍于体积比为30/1500的HF/DI的溶液中3分钟,再以DI冲洗60秒。最后,再于热氮气吹扫下,旋转该晶片以干燥之。此清洁步骤使该晶片表面呈现疏水性且可用于氯化物处理。
下一个步骤为使用氯离子处理该硅基材以饱和硅垂悬键。于氯化物处理程序130-1中,晶片在55℃下浸渍于体积比为125/12.5/1250的HCl/H2O2/DI的溶液中5分钟,之后以DI冲洗3分钟,接着再进行异丙基醇(IPA)蒸气喷雾干燥以取代水分。
继续进行氯离子去除及氧化物生长方法,在以氢为主的程序140中,在1大气压的压力下、10slm(每分钟标准立升)的N2流动中,晶片温度以10℃/分钟的速率升至780℃。接着,在1大气压压力下、于5slm的H2、5slm的O2及10slm的N2的气体流中,进行氯化物的移除。
在进行氧化物生长中,在1大气压压力下、于10slm的N2的气体流中,晶片温度首先以6℃/分钟的速率升到800℃,并于该温度下稳定5分钟。于5slm的H2、4slm的O2、9slm的N2及200标准立方厘米/分(sccm)的TCA的气体流中,进行氧化物生长大概16分钟。当达到所要的氧化物厚度
Figure A20071012635900101
+/-
Figure A20071012635900102
在1大气压压力下、于10slm的N2气流中,该室温度以5℃/分钟的速率升到850℃,历时约10分钟。然后,在1大气压压力下、于10slm的N2中,在850℃下回火该晶片15分钟。在1大气压压力下、于10slm的N2中,温度以8℃/分钟的速率回降到目标温度600℃。
实施例I可以特定程序步骤取代进行修饰,达到相同的结果。
于实施例I的修饰方案实施例II中,使用氯化物处理程序130-2取代氯化物处理程序130-1。该方法步骤包含在50℃下将晶片浸渍于体积比为125/12.5/1250的HCl/H2O2/DI的溶液中60秒,再以DI冲洗60秒,最后于热氮气下进行旋转干燥。
于实施例I的另一修饰方案实施例III中,使用高温氯化物蒸气处理程序230取代氯化物处理程序130-1。特别是,将晶片置于一室中,该室内的温度在1大气压压力下、于10slm流速的N2流动氛围中以12℃/分钟的速率升高到目标温度800℃。
于该温度下,以100sccm的TCA的气体流在800℃下处理该晶片5分钟;亦即,在1大气压压力下,以载体气体N2加上10slm的程序N2气体流及10sccm的O2将化学品TCA传送至该炉中。接着,在1大气压压力下、于10slm的N2气体流中,以12℃/分钟的速率将温度降到目标温度300℃。
于实施例I的又一修饰方案实施例IV中,使用以氧为主的程序240以移除氯化物及生长氧化物层。为此,于10slm的N2流体中,氯化物移除先以50托(torr)/秒的速率将压力降到目标压力10托开始,此历时大约15秒。利用10slm的N2气流,将温度以50℃/秒的速率升至目标温度850℃且室内压力为10托,历时大约13秒。该以氧为主的氧化物生长以移除氯化物是通过引入0.1slm的H2及10slm的O2、在850℃下进行10秒,且压力维持在10托。接着,在压力10托下、于10slm的N2中,以35℃/秒的速率将温度升至1050℃,历时约8秒。在1050℃及10托压力下,以0.2slm的H2气流及9.8slm的O2气流进行氧化物生长大约58秒,以达到
Figure A20071012635900111
+/-
Figure A20071012635900112
的氧化物厚度。在氧化物生长步骤之后,于1050℃下、10slm的N2气流的10托压力下,进行回火15秒;接着,在10托压力下、于10slm的N2气流中,以50℃/秒的速率将温度降至目标温度500℃,历时约11秒。
上文已描述本发明实施方案,于本技术领域中具有通常知识者将会认识到,可在不脱离本发明范围的情况下改变其形式及细节。因此,本发明仅以所附权利要求范围加以限定。
主要元件符号说明
10      箭头
20      箭头
30      高密度等离子体材料
50      硅台面
60      氧化物层
65      氧化物层
70      箭头
100     氧化物生长方法
110     前置程序步骤
120     预清洁步骤
130     湿式氯离子封端
140     与氢相关的氯化物移除及气态氧化物生长
150     后续传统程序
170     装置完成阶段
230     干式氯离子封端
240     与氧相关的氯化物移除及气态氧化物生长

Claims (21)

1.一种在硅基材上生长氧化物层的方法,其包含:
清洁该基板;
以氯离子处理该基板;
就地移除该氯离子;以及
于该基材上生长氧化物层。
2.如权利要求1的方法,其中以氯离子处理该基板的步骤进一步包含:
以氯化氢含水溶液处理该基材。
3.如权利要求2的方法,其中该氯化氢含水溶液包含氯化氢、过氧化氢及水,且其中浓度以体积计的比例为1份氯化氢有0至1份过氧化氢及5至50份水。
4.如权利要求2的方法,其中该溶液的温度为20℃至60℃。
5.如权利要求2的方法,其中该基材在该溶液中浸渍历时10秒与10分钟之间。
6.如权利要求1的方法,其中以氯离子处理该基材的步骤进一步包含:
以包含氯化氢的气体处理该基材。
7.如权利要求6的方法,其中该气体是由氯化氢、氧及氮所组成,其中浓度以体积计为1份氯化氢有0至10份范围的氧及5至50份的氮。
8.如权利要求6的方法,其中该处理是在300℃至850℃的加工温度下进行。
9.如权利要求6的方法,其中该处理历时10秒钟至10分钟的加工时间。
10.如权利要求1的方法,其中以氯离子处理该基材的步骤进一步包含溶剂1,1,1-三氯乙烷(TCA)或1,2二氯乙烯(反式-LC或TLC)。
11.如权利要求10的方法,其中于惰性气体中通过吹扫运送传送该溶剂以处理该基材,在基本室温下的气体分压下,该惰性气体包含氮或氩。
12.如权利要求1的方法,其中该生长一氧化物层的步骤进一步包含以一种含有氢的气体处理该基材。
13.如权利要求12的方法,其中该气体进一步包含氢、氧及氮或氩,其中浓度以体积流速计为1份氢有0.46至5份的氧及0至10份的氮或氩。
14.如权利要求12的方法,其中该气体进一步包含氢、氧及氮或氩,其中浓度以体积流速计为1份氢有3至100份的氧及0至100份的氮或氩。
15.如权利要求12的方法,其中该加工温度为600℃至1100℃。
16.如权利要求12的方法,其中该加工时间为10秒钟至1小时。
17.如权利要求1的方法,其中该生长氧化物层的步骤进一步包含以就地产生水蒸汽法(in-situ steam generation)处理该基材,其中该气体进一步基本上由氢及氧所组成,其中氢的浓度介于约5%与30%之间,且该基材处的反应温度介于约600℃与1100℃之间。
18.一种硅基材,其具有氧化物层形成于其上,其中该基材经如权利要求1的方法处理。
19.如权利要求18的基材,其中该氧化物层的厚度是经选择可使电子穿隧通过该氧化物至浮置栅。
20.如权利要求18的基材,其中该氧化物层的厚度是低于
Figure A2007101263590003C1
21.一种浮置栅晶体管,其包含:
硅基材,具有一种利用如权利要求1的方法形成于其上的栅极氧化物;
浮置栅,形成于该氧化物上;
绝缘结构,形成于该浮置栅上;以及
控制栅,形成于该绝缘结构上,该控制栅可具有一种施用于其上足以引起要储存于该浮置栅上的电荷的电压。
CNA2007101263593A 2006-12-08 2007-06-29 形成用于快闪装置的均匀穿隧氧化层的方法和所得结构 Pending CN101197279A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/608,702 2006-12-08
US11/608,702 US20080135917A1 (en) 2006-12-08 2006-12-08 Method to form uniform tunnel oxide for flash devices and the resulting structures

Publications (1)

Publication Number Publication Date
CN101197279A true CN101197279A (zh) 2008-06-11

Family

ID=39496947

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101263593A Pending CN101197279A (zh) 2006-12-08 2007-06-29 形成用于快闪装置的均匀穿隧氧化层的方法和所得结构

Country Status (3)

Country Link
US (2) US20080135917A1 (zh)
CN (1) CN101197279A (zh)
TW (1) TW200826243A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058138B2 (en) * 2008-07-17 2011-11-15 Micron Technology, Inc. Gap processing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
US6639835B2 (en) * 2000-02-29 2003-10-28 Micron Technology, Inc. Static NVRAM with ultra thin tunnel oxides
US6319861B1 (en) * 2000-05-02 2001-11-20 United Microelectronics Corp. Method of improving deposition

Also Published As

Publication number Publication date
TW200826243A (en) 2008-06-16
US20090039413A1 (en) 2009-02-12
US20080135917A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
KR102247535B1 (ko) 고종횡비 구조들을 위한 제거 방법들
US8318605B2 (en) Plasma treatment method for preventing defects in doped silicon oxide surfaces during exposure to atmosphere
KR100442167B1 (ko) 자연산화막 제거방법
US8991333B2 (en) Substrate processing method and system
KR100338768B1 (ko) 산화막 제거방법 및 산화막 제거를 위한 반도체 제조 장치
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
US20210143001A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
US20150147873A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable storage medium
KR100482372B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JP3297291B2 (ja) 半導体装置の製造方法
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
KR100390919B1 (ko) 반도체소자의 제조방법
JPH04226017A (ja) 低欠陥ポリシリコン集積回路の製造方法
US7618894B2 (en) Multi-step selective etching for cross-point memory
JP4039385B2 (ja) ケミカル酸化膜の除去方法
KR20010087489A (ko) 반구형입자(hsg)막을 구비한 반도체소자의 제조방법
CN101197279A (zh) 形成用于快闪装置的均匀穿隧氧化层的方法和所得结构
KR100328360B1 (ko) 반구형 결정립의 제조 방법
US7235440B2 (en) Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
JP2632293B2 (ja) シリコン自然酸化膜の選択的除去方法
JP2005057276A (ja) High−k物質を選択的に除去する方法
JPH0748482B2 (ja) 酸化膜等の被膜除去処理後における基板表面の洗浄方法
US6566271B1 (en) Method of producing a semiconductor surface covered with fluorine
KR19990044807A (ko) 반도체 소자 제조방법
Staffa et al. Effects Controlling Initiation and Termination of Gas‐Phase Cleaning Reactions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080611