CN101197189B - 闪存装置和用于该闪存装置的编程方法 - Google Patents
闪存装置和用于该闪存装置的编程方法 Download PDFInfo
- Publication number
- CN101197189B CN101197189B CN2007103051876A CN200710305187A CN101197189B CN 101197189 B CN101197189 B CN 101197189B CN 2007103051876 A CN2007103051876 A CN 2007103051876A CN 200710305187 A CN200710305187 A CN 200710305187A CN 101197189 B CN101197189 B CN 101197189B
- Authority
- CN
- China
- Prior art keywords
- state
- programming
- programmed
- storage unit
- interim
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
提供了一种闪存装置以及对该装置的编程方法。该闪存装置包括多个存储多位数据的存储单元,该多位数据表示第一状态到第四状态中的至少一种并且包括最高有效位和最低有效位。该方法包括根据最低有效位将多个存储单元编程为临时状态,以及根据最高有效位将多个存储单元从第一状态和临时状态编程为第二状态到第四状态。将多个存储单元编程为第二状态到第四状态包括在一个编程操作周期期间将多个存储单元至少部分地同时编程为至少两种状态。
Description
优先权说明
本非临时性美国专利申请要求在35 U.S.C§119下享有2006年9月15日向韩国知识产权局(KIPO)提交的韩国专利申请No.2006-89685的优先权,此处通过参考将其整体内容引入。
技术领域
本发明一般涉及闪存装置,尤其涉及一种存储多位数据的闪存装置和该闪存装置的编程方法。
背景技术
易失性和非易失性存储器越来越多地应用在移动装置中,例如MP3播放器、个人多媒体播放器(PMP)、移动电话、笔记本电脑、个人数字助理(PDA)等等。这些移动装置需要更大存储容量的存储单元来提供各种功能(例如,播放电影)。更大容量的存储单元例如是多位存储装置,其中每个存储单元存储多位数据(例如,2位或多位数据)。为了表示清楚,此后将存储多位数据的存储单元称为多级单元(MLC)。
当在单个存储单元中存储1位数据时,存储单元受到对应于两种阈值电压状态之一的阈值电压条件的限制。例如,在给定时刻,存储单元具有表示数据‘1’和数据‘0’的两种状态之一。当单个存储单元存储2位数据时,存储单元受到对应于四种阈值电压状态之一的阈值电压条件的限制。例如,存储单元具有表示数据‘11’、数据‘10’、数据‘00’和数据‘01’的四种状态之一。为了保持相应窗口内阈值电压分布形态,可以在各个窗口内将该阈值电压校正得较密集。对于该校正,可以应用编程方法,例如增量步进脉冲编程。在示例性的ISPP方法中,随着编程循环的重复,阈值电压上移编程电压的增量等级。可以通过降低编程电压的增量等级来控制阈值电压的分布。通过应用所述ISPP方法,MLC应用LSB和MSB页编程来存储2位数据。最高有效位(MSB)涉及MLC中存储的2位数据的较高位,最低有效位(LSB)涉及MLC中存储的2位数据的较低位。在应用页单元编程的传统NAND闪存装置中,一页可以通过顺次写入相应的LSB和MSB被编程。
图1示意性示出了用于包括MLC的传统闪存装置的编程顺序。参照图1,在编程MLC中,可以顺次编程LSB和MSB。在编程LSB中,可以将编程所选的MLC从状态‘11’设定为状态‘10’,或可以维持擦除状态‘11’。之后,在编程所选择的MLC的MSB中,MSB可以转变为‘0’。例如,可以将MLC从擦除状态‘11’编程为状态‘01’。或者,已经在LSB编程步骤中编程为状态‘10’的MLC可以保持状态‘10’或转变到状态‘00’。然而,相对于MSB编程操作,LSB编程操作可能包括单元阈值电压增大的等级。换句话说,LSB编程操作可能包括比MSB编程操作更大量的编程循环。随着编程循环量的增多,可能在相邻存储单元中引发耦合效应。
图2A示出了用于抑制相邻单元之间的耦合效应导致的阈值电压增大所产生的影响和/或降低MLC闪存装置中在LSB编程期间的耦合效应的LSB编程方法。参照图2A,在LSB编程期间,将所选择的MLC从擦除状态‘11’(10)编程为先前的临时状态‘10*’(20),而非状态‘10’(30)。在该示例中,校验读取电压Vvfy2_low可以低于对应于状态‘10’(30)的校验读取电压Vvfy2。因此,在LSB操作中,因为应用较低的阈值电压(例如,较低的校验读取电压Vvfy2_low)将MLC从擦除状态‘11’转变到临时状态‘10*’(20),所以可以降低对相邻单元的耦合效应。
图2B示意性地示出了在LSB编程之后执行的传统MSB编程方法。参照图2B,Case1、Case2和Case3表示用于将MSB从临时状态‘10*’或擦除状态‘11’转变的状态转变模式。可以通过将MSB从擦除状态‘11’(10)转变到状态‘01’(40)来编程MLC。可以将已经编程为临时状态‘10*’(20)的MLC编程为状态‘10’(30)或状态‘00’(50)。在该示例中,即使已经通过相邻存储单元的耦合效应初步扩展了临时状态‘10*’(20)的分布形态,MSB编程操作还可能促使阈值电压的分布导致更密集的形态(‘10’或‘00’)。
然而,根据传统的数据编程方法,MSB的编程次数可能针对Case1、Case2和Case3发生变化。在编程一个MSB页中,可以在多个编程循环中顺次执行Case1、Case2和Case3,因而对一个MSB页的编程时间可以相对较长。
发明内容
示例性实施例提供了可以具有更短的编程时间的闪存装置和用于该闪存装置的编程方法。
此处公开的示例性实施例涉及闪存装置,例如,存储多位数据的闪存装置和该闪存装置的编程方法。
示例性实施例提供了可以改进和/或优化多级单元中对MSB的编程次数的闪存装置和MSB编程方法。
至少一个示例性实施例提供了一种对包括多个存储单元的闪存装置编程的方法。多个存储单元中的每一个可以存储多位数据,该多位数据可以表示第一到第四状态中的至少一种。该多位数据可以包括最高有效位和最低有效位。根据该示例性实施例,可以根据第一存储单元中存储的最低有效位将至少第一存储单元编程为临时状态。可以根据各个存储单元中存储的最高有效位将多个存储单元的第一部分从第一状态编程为第二状态到第四状态之一,并且将多个存储单元的第二部分从临时状态编程为第二状态到第四状态之一。
至少一个其它的示例性实施例提供了一种对包括多个存储单元的闪存装置编程的方法。根据至少该示例性实施例,可以根据至少一个存储单元中存储的最低有效位将多个存储单元的至少一个编程为临时状态。可以将多个存储单元的第一部分从第一状态编程为第二状态到第四状态之一,可以根据多个不同编程模式之一响应于所选择的编程模式将多个存储单元的第二部分从临时状态编程为第二状态到第四状态之一。
另一个示例性实施例提供了一种闪存装置。根据至少该示例性实施例,闪存装置可以包括具有多个存储单元的单元阵列。多个存储单元的每一个可以存储多位数据,该多位数据可以表示第一状态到第四状态的至少一种,并且它可以包括至少最高有效位和最低有效位。闪存装置可以进一步包括电压生成器、页缓冲器、编程控制器和选择器。电压生成器可以配置为生成编程电压和校验读取电压并向从多个存储单元中选择的存储单元的字线提供所述编程电压和校验读取电压。页缓冲器可以耦合到多个存储单元的位线,并且它可被配置为向所选择的存储单元写入多位数据并可被配置为进行校验读取和读取操作。编程控制器可被配置为调整页缓冲器和电压控制器以便根据所选择的选项信息将最高有效位编程到多个存储单元。选择器可被配置为选择第一编程模式和第二编程模式之一并生成选项信息。
至少一个示例性实施例提供了一种对具有多个存储单元的闪存装置编程的方法,其中存储单元存储表示第一状态到第四状态中的至少一种的多位数据并且包括最高有效位和最低有效位。在至少该示例性实施例中,可以根据最低有效位将多个存储单元编程为临时状态。可以根据最高有效位将多个存储单元从第一状态和临时状态编程为第二状态到第四状态。可以通过在一个编程操作周期期间同时将多个存储单元至少部分地编程为至少两种状态,将多个存储单元编程为第二状态到第四状态。
至少一个其它示例性实施例提供了一种对具有多个存储单元的闪存装置编程的方法,其中存储单元存储表示第一状态到第四状态的至少一种的多位数据,它包括最高和最低有效位。在至少该示例性实施例中,可以根据最低有效位将多个存储单元编程为临时状态,可以根据不同编程模式之一响应于用于选择对最高有效位的编程模式的选项信息将多个存储单元从第一状态或临时状态编程为第二状态到第四状态。
另一个示例性实施例提供了一种闪存装置。根据至少该示例性实施例的闪存装置可以包括单元阵列、电压生成器、页缓冲器、编程控制器和选择器。单元阵列可以包括多个存储单元,该存储单元存储表示第一状态到第四状态的至少一种的多位数据并包括最高有效位和最低有效位。电压生成器可被配置为向从多个存储单元中选择的存储单元的字线提供多级的编程电压和校验读取电压。页缓冲器可以耦合到多个存储单元的各个位线,并且可被配置为将多位数据写入到所选择的存储单元并进行校验读取和读取操作。编程控制器可被配置为调整页缓冲器和电压控制器以便响应于选项信息将为将最高有效位编程为多个存储单元。选择器可以配置为在最高有效位的编程模式中选择第一和第二选项之一。
根据至少某些示例性实施例,可以在一个编程操作周期期间执行对第一部分和第二部分的编程。用于将第一存储单元编程为临时状态的校验读取电压可以高于对应于第二状态的校验读取电压,但是低于对应于第三状态的校验读取电压。
根据至少某些示例性实施例,同时编程可以进一步包括第一编程阶段和第二编程阶段。在第一编程阶段,可以将存储单元从第一状态或临时状态编程为第二状态到第四状态之一。在第二编程阶段,可以将存储单元从第一状态或临时状态同时编程为除了第一编程阶段以外的状态。第一编程阶段可以将存储单元从临时状态编程为第四状态。在第二编程阶段期间,可以将除第一编程阶段以外的存储单元从第一状态同时编程为第二状态以及从临时状态同时编程到第三状态。
根据至少某些示例性实施例,第一状态、第二状态、第三状态和第四状态分别对应于‘11’、‘01’、‘10’和‘00’,并且临时状态可以具有相关的电压电平,它高于与第二阶段相关的电压电平,但是低于与第三阶段相关的电压电平。第二编程阶段可以包括校验是否已经应用包括两次校验读取操作的两个编程循环将存储单元编程为第二状态和第三状态。
根据至少某些示例性实施例,一个编程操作周期可以是能够在增量步进脉冲编程(ISPP)模式中写入位数据的编程周期。
附图说明
将参照附图描述非限制性且非穷尽的示例性实施例,在各个附图中相似的附图标记指向相似的部件,除非特殊说明。在附图中:
图1是示出在MLC闪存装置中进行编程的传统方法的示意图;
图2A是示出对MLC闪存装置编程的传统方法的示意图;
图2B是示出在相关技术的MLC闪存装置中对MSB编程的传统方法的示意图;
图3示出了根据示例性实施例的用于MSB编程方法的编程顺序;
图4示出了根据另一示例性实施例的用于MSB编程方法的编程顺序;
图5是示出根据示例性实施例的与第一选项和第二选项相关的编程特性的图表;
图6是图示根据示例性实施例的闪存装置的方框图;
图7是图示根据示例性实施例的MLC编程方法的流程图;
图8A是示出采用根据示例性实施例的闪存装置的示例性装置的方框图;以及
图8B是示出采用根据示例性实施例的闪存装置的设备的另一示例的方框图。
具体实施方式
现在将参照附图更充分地描述本发明的各种示例性实施例,附图中示出了某些示例性实施例。在附图中,为了清楚,放大了层的厚度和区域。
此处公开了本发明的详细的示范性实施例。然而,为了描述本发明的示例性实施例,此处公开的特殊结构和功能细节仅仅是代表性的。然而,本发明可以包括多种变化的形式,并且不能被解释为仅限制于此处描述的实施例。
因此,虽然本发明的示例性实施例能够具有各种改进和变更的形式,但是通过附图中的示例示出了其实施例,此处将对其进行详细的描述。然而,需要理解的是,不倾向于将本发明的示例性实施例限制为公开的特定形式,而是相反地,本发明的示例性实施例覆盖落入本发明的范围内的全部改进、等同物和变更。贯穿于附图说明,相似的附图标记涉及相似的部件。
需要理解的是,尽管术语第一、第二等等可以用于此处描述各种元件,然而这些元件不应该受到这些术语的限制。这些属于仅仅用于将一个元件与另一元件相互区分。例如,第一元件可以命名为第二元件,相似地,第二元件可以命名为第一元件,这不脱离本发明的示例性实施例的范围。如此处的应用,术语“和/或”包括一个或多个相关列出的术语的任何一个或全部组合。
需要理解的是,当元件称为与另一元件“连接”或“耦合”时,它可以直接连接或耦合于其它元件或者可以存在介入元件。相反地,当元件称为与另一元件“直接连接”或“直接耦合”时,不存在介入元件。用于描述元件之间关系的其它词语应该以相似的方式解释(例如,“在......之间”与“直接在......之间”,“相邻”与“直接相邻”等等)。
此处应用的术语仅仅是为了描述特定实施例,不倾向于限制于本发明的示例性实施例。如此处的应用,单数形式“一”、“一个”和“这个”倾向于还包括多种形式,除非上下文清楚地指明另外的方式。需要进一步理解的是,此处应用的术语“包括”指定存在指定的特征、整数、步骤、操作、元件和/或部件,但是不排除存在或附加一个或多个其它特征、整数、步骤、操作、元件、部件和/或组。
还要注意的是,在某些变更的实施方式中,标记的功能/作用可能不按照附图中标记的次序出现。例如,顺次示出的两幅附图实际上可能基本同时执行,或者某些时候可能按照相反的顺序执行,这根据涉及的功能/作用。
贯穿于此处的说明,作为编程操作的单元,‘编程循环’涉及向字线提供单个脉冲的编程电压Vpgm和对应于编程电压的校验读取电压Vvfy期间的一个周期。‘编程周期’涉及根据示例性ISPP方法应用多个编程循环对存储单元进行编程期间的一个周期。因此,编程周期可能包括编程电压Vpgm可能提高的多个编程循环。
图3是示出用于根据示例性实施例的MSB编程方法或操作的编程顺序的图表。为了清楚,此处将图3的编程方法称为Option1。
参照图3,将描述关于MSB编程方法的示例性实施例,在该方法中,第一编程阶段期间执行第三种情况(Case3),在第二编程阶段期间同时执行第一和第二种情况(Case1+Case2)。此后,将结合图2A和图2B描述根据第一选项(Option1)的MSB编程方法的各个步骤。如上所述,根据至少该示例性实施例,MSB编程方法可以包括用于将存储单元从临时状态‘10*’编程为状态‘00’的第一编程阶段(Case3)。根据至少该示例性实施例,MSB编程方法可以进一步包括用于在同一编程周期中将存储单元从状态‘11’编程为状态‘01’(Case1)以及从临时状态‘10*’编程到状态‘10’(Case2)的第二编程阶段。尽管此处将仅仅描述上述示例性实施例,然而属于第一选项(Option 1)的第一编程阶段和第二编程阶段包括的Case1、Case2和Case3可以根据需要来配置。
在完成对LSB页的编程操作之后,闪存装置可以执行读取操作来确定存储单元当前是处于擦除状态‘11’(10)还是临时状态‘10*’(20)。可以将检测结果存储在页缓冲器的第一锁存器(未示出)中,并且可以将MSB页的数据载入到页缓冲器的第二锁存器中,例如与检测结果并行。在至少该操作中,可以将对应于存储单元的页缓冲单元设计为存储多位数据(例如,2位数据)。例如,当检测结果表明对应的存储单元处于擦除状态‘11’时,可以将数据‘1’存储在每个页缓冲器的第一锁存器中;但是,当检测结果表明对应的存储单元处于临时状态‘10*’时,可以将数据‘0’存储在每个页缓冲器的第一锁存器中。可以将被编程的MSB页数据载入到相应页缓冲单元的第二锁存器中。如果‘A’是对应于一个存储单元的第一锁存器的数据位,‘B’是第二锁存器的数据位,那么可以将页缓冲单元的锁存状态表示为[AB]。在该示例中,在第一编程阶段期间,可以选择对应于锁存状态为[00]的页缓冲单元的存储单元用于进行第三情况(Case3)。在完成第一编程阶段之后,对于第二编程阶段,可以选择从擦除状态‘11’编程为状态‘01’的存储单元以及从临时状态‘10*’编程为状态‘10’的存储单元。例如,可以选择对应于锁存状态为[10]和[01]的页缓冲单元的存储单元。
第二编程阶段可以包括多个阶段,例如,在一个编程周期期间执行的编程操作的两个阶段(例如,‘11’→‘10’以及‘10*’→‘10’)。在该示例中,一个编程循环可能需要两次校验读取操作。例如,在向字线施加了编程电压Vpgm之后,可以应用校验读取电平Vvfy1和Vvfy2执行校验读取操作。因此,第二编程阶段中编程循环的周期可以包括两次校验读取操作。第二编程阶段的编程循环可能长于第一编程阶段的编程循环;然而,由于第二编程阶段同时执行编程操作的两个阶段,因此可以相对于顺次和/或独立执行Case1、Case2和Case3的传统技术降低编程循环的数量。
如上所述,虽然前述示例性实施例关于第一选项(Option1),其中在第一编程阶段期间执行Case3,同时在第二编程阶段期间执行Case1和Case2,然而示例性实施例不限于此。例如,如图3中所示,在至少一个其它示例性实施例中,可以在第一编程阶段执行Case2,并且在第二编程阶段同时执行Case1和Case3。
图4是示出根据另一示例性实施例用于MSB编程操作的编程顺序的图表。为了清楚,将图4中所示的示例性实施例称为Option2。参照图4,MSB编程操作可以包括第一编程阶段到第三编程阶段,每个阶段可以执行Case1、Case2或Case3之一。在第二选项(Option2)中,根据示例性实施例,可以顺次执行各个情况。因此,可能需要至少三个编程周期来对一个MSB页编程。各个编程周期中进行的编程循环可以包括一次用于施加编程电压的操作和一次校验读取操作。然而,情况的组合可以变更。
例如,根据一个示例性实施例,可以在第一编程阶段中执行Case3使MSB从临时状态‘10*’(20)转变到状态‘00’。在第二编程阶段,可以执行Case2使MSB从临时状态‘10*’(20)转变到状态‘10’。在第三编程阶段,可以执行Case1使MSB从擦除状态‘11’转变到状态‘01’。
图5是用于MSB编程的执行时间比编程循环数量的图表。图5的图表示出了关于上述Option1和Option2的编程特性。参照图5,MSB编程时间根据循环数量发生变化。Option1的特性可能导致MSB编程时间tPGM_MSB上的差。在Option1的第二编程阶段,一个编程循环可以包括两次校验读取操作。然而,在Option1的第二编程阶段,由于同时执行两种情况,所以用于等待一个MSB页中数据的编程周期的数量可以是2,小于Option2。因此,Option1可以由更小数量的用于MSB编程的编程循环来操作。然而,编程循环的平均周期可以长于Option2。另一方面,Option2可以由更大数量的用于MSB编程的编程循环来操作,但是编程循环的平均周期可以短于Option1。MSB编程时间的所述可选择的特征提供了选项的可选择性。例如,可以根据检测到的存储单元的特性来选择两个选项之中可选择的一个,从而改进和/或优化MSB编程时间和/或效率。
如图5中所示,当选择(例如,应用)选项1作为MSB编程模式时,需要大量编程循环的存储单元可能具有更长的MSB编程时间,例如编程时间大约选项2。在选项1的第二编程阶段期间,一个编程循环可以包括两次读取操作,每次读取操作具有循环周期(例如,70μs),长于传统的编程循环周期(例如,50μs)。因此,对于需要更大量编程循环的存储单元来说,选项1可能需要更长或相对较长的编程时间。然而,如果编程循环的数量更小或相对较小(例如,小于n),那么选项1可以相对于选项2具有改进的操作速度。否则,在MSB编程期间,选项2可能在需要更小数量的编程循环的存储单元中消耗更多的编程时间。然而,可以以三个编程周期执行选项2,每个循环可以仅仅包括一次校验读取操作。
为了示例,假定对于一个编程循环的时间是,当一个编程周期包括一种情况(例如,Case1、Case2或Case3之一)时为tMSB1,当一个编程周期包括两种情况时为tMSB2,tMSB2可以长于tMSB1。此外,甚至在编程循环的数量上,单元特性可以关于所选择的选项发生变化。例如,在Option1和Option2之间可能存在用于对MSB页编程的循环数量上的差别。当一个编程步骤包括一种情况时对MSB编程所需的循环数量称为Loop1MSB,同时当一个编程步骤包括两种情况时直到通过状态的循环数量称为Loop2MSB。在该示例中,Loop2MSB可以更小于Loop1MSB。
上述条件可以由等式1表示。
tMSB1<tMSB2
Loop1MSB<Loop2MSB [等式1]
根据等式1考虑存储单元的编程特性,可以选择适于改进和/或优化存储装置中的编程速度的选项。
在至少某些示例性实施例中,Option2可能更适于需要更大量用于编程的编程循环(例如,大于n次)的存储单元,但是Option1可能更适于需要更小数量的用于编程的编程循环(例如,小于n次)的存储单元。
图6是图示根据示例性实施例的闪存装置的框图。该闪存装置可以应用上述MSB编程方法进行编程。
参照图6,闪存装置100可以包括配置为存储多位数据的单元阵列110、页缓冲器130和/或编程控制器170。闪存装置100还可以包括选择器(例如,选项选择器)160。该选择器160可以被配置为选择MSB编程的模式(或选项)。该编程控制器170可以响应于选择器160生成的选项选择信号Option1和Option2,根据所选择的选项(例如,Option1或Option2)执行MSB编程。
存储阵列110可以包括排列在字线和位线交叉处的多个存储单元。单元阵列110可以由存储块构成,每个存储块可以提供一个擦除单元。还可以将每个存储块定义为编程单元并分割为多个页。每个页可以包括共用一条字线的存储单元组。在示例性的编程操作期间,能够以页为单位将载入页缓冲器130的编程数据写入存储单元中。在对MLC形成的单元阵列110的编程中,可以将数据写入(例如,顺次写入)两个页单元中,从而降低相邻单元之间的耦合效应和/或增强升压(boosting)效率。
X解码器120可以响应于行地址(未示出)选择性地从高压生成器180向单元阵列110的字线提供字线电压。在至少该示例性实施例中,X解码器120可以响应于块地址选择存储块,并选择相应的页。在示例性编程操作期间,X解码器120可以向所选择的页的字线提供编程电压Vpgm和校验读取电压Vvfy。
编程控制器170可以调整页缓冲器130。页缓冲器130可以包括多个页缓冲单元,每个页缓冲单元可以对应于单元阵列110的至少一条位线。页缓冲器130可以根据操作模式作为读出放大器和/或写入驱动器。每个页缓冲单元可以电耦合于一条位线或一个位线对的一条位线,并且它可以被配置为通过位线从存储单元阵列110中读取数据位和/或向单元阵列110中存储数据位。每个页缓冲单元可以包括第一锁存器和第二锁存器。第一锁存器可以用于存储MSB编程操作的MSB数据位。在操作中,每个页缓冲单元可以从每个存储单元中读取LSB编程操作的结果,并将表示读取结果的数据位存储在第二锁存器中。每个页缓冲单元可以包括第一锁存器和第二锁存器,并且可以在MSB编程操作期间作为写入驱动器。
编程控制器170还可以调整Y-通过门140。该Y-通过门140可以根据列地址将数据从页缓冲器130传送到输入/输出缓冲器150。该Y-通过门140可以将编程数据从输入/输出缓冲器150传送到页缓冲器130。在编程操作期间,输入/输出缓冲器150可以存储(例如,暂时存储)外部输入的编程数据,并且将该编程数据传送到闪存装置。在读取操作期间,输入/输出缓冲器150可以将读取数据传送到外部装置。
选择器160可以存储用于选择MSB编程模式选项的信息,例如图3或4的Option1或Option2。在存储所选择的选项之前,可以执行测试处理来检测更适合于改进和/或优化编程速度的选项。根据测试处理期间检测得到的单元特性,可以选择一个选项,并且选择器160可以存储关于所选择的选项的信息。选择器160可以包括,例如熔丝选项电路。在该示例中,可以在测试处理期间应用选择性地切断熔丝的熔丝编程操作存储关于选择的信息。
可选择地,选择器160可以包括衬垫,并且可以根据衬垫的粘结状态选择Option1或Option2。在另一示例中,选择器160可以由命令解码器和/或寄存器组成,响应于外部施加的选项选择命令而选择Option1或Option2。在包括命令解码器或寄存器的该示例中,可以根据命令选择选项,并且相对于熔丝编程和/或衬垫粘结型,它可以更为灵活。可以根据通过测试处理估计的单元特性来确定选择选项的方式。
编程控制器170可以根据相应的选项响应于关于所选择的选项的信息引导MSB编程操作。当选择选项1时,可以应用在一个编程周期期间执行两种情况的MSB编程操作。例如,在选项1的第二编程阶段,其中同时执行两种情况,一个编程循环可以包括两次校验读取操作。编程控制器170可以调整电压生成器180和页缓冲器130以执行第二编程阶段。
在至少该示例性实施例中,电压生成器180可以被配置为生成电压,并且可以响应于编程控制器170的操作向单元阵列110的字线提供该电压。电压生成器180可以在LSB编程操作期间提供低于标准校验读取电压Vvfy2的校验读取电压Vvfy2_low。在MSB编程操作期间,电压生成器180可以向字线提供对应于MLC状态的校验读取电压。在Option1的第二编程阶段,电压生成器180可以在一个编程循环期间提供编程电平Vpgm以及两次校验读取操作Vvfy1和Vvfy2。
根据至少该示例性实施例的闪存装置可以根据在测试处理期间(例如,优化)检测到的单元特性来选择MSB编程模式。例如,对于可通过更大量或相对较大量的编程循环编程的存储单元,选择器160可以选择Option2。当MSB编程操作需要少量或相对较少量的循环时,选择器160可以选择Option1。
图7是解释根据示例性实施例的MLC编程方法的流程图。可以由图6的编程控制器170执行图7中所示的示例性实施例。如结合图6所示,编程控制器170可以根据Option1或2响应于来自选择器160选择信息(例如,Option1或Option2)对MSB页编程。现在将参照附图描述根据每个选项的编程方法。
在对LSB页编程之后,可以应用MSB编程操作对MSB页的存储单元进行编程。对于MSB编程操作,编程控制器170可以从选择器160接收对应于选项的信息(S10)。编程控制器170可以确定接收到的信息是否对应于Option1或Option2(S20)。
如果接收到的信息对应于选项Option1,则可以根据Option1应用两个编程循环执行MSB编程操作。例如,能够以由LSB编程的页单元从存储单元中读取数据(S30)。从LSB编程操作的结果中,编程控制器170可以确定存储单元的阈值电压是处于擦除状态‘11’还是临时状态‘10*’。如果由LSB编程的存储单元保持在擦除状态‘11’,则可以向对应于存储单元的页缓冲器的第一锁存器提供‘1’。然而,如果存储单元已经由LSB编程为临时状态‘10*’,则可以将数据‘0’写入相应页缓冲器130的第一锁存器中,可以将编程的MSB页数据载入到相应页缓冲器130的第二锁存器中。编程控制器170可以通过由页缓冲器130的锁存数据执行三种情况之一来执行第一编程阶段。在至少某些示例性实施例中,编程控制器170可以根据Case3执行第一编程阶段,其中可以将存储单元从临时状态‘10*’编程为状态‘00’(S40)。
在完成了第一编程阶段之后,为了完成状态转变,编程控制器170可以应用一次编程操作执行用于生成两次状态转变的第二编程阶段。如上所述,可以在第一编程阶段执行Case3,可以在第二编程操作期间同时执行Case1和Case2。在至少该示例中,一个编程循环可以包括用于从两次转变结果中检测通过状态的两次校验读取操作。当第二编程阶段期间应用Case1和Case2时,一个编程循环可以包括两次校验读取操作。换句话说,编程循环可以包括两次校验读取操作,每次操作采用用于将编程结果传感到状态‘01’和‘10’的校验读取电压Vvfy1和Vvfy2。在完成两次状态转变之后,可以终止对MSB页的编程操作(S50)。
如果MSB编程方法根据Option 2进行操作(S20),则编程控制器170可以根据Option2执行编程,其中在一个编程周期中生成一次状态转变。例如,编程控制器170可以读取对LSB编程的结果(S60)。从对LSB编程的结果,编程控制器170可以确定存储单元的阈值电压是否处于擦除状态‘11’或临时状态‘10*’。可以将数据‘0’写入到对应于处于擦除状态‘11’的存储单元的第一锁存器中。可以将被编程的MSB页数据载入到页缓冲器130的第二锁存器中。编程控制器170可以参照载入到页缓冲器130的数据执行第一编程阶段。在一个示例中,可以在第一编程阶段执行Case3使得能够将状态从‘10*’转变到‘00’(S70)。在第二编程阶段期间,可以执行Case2使得能够将状态从‘10*’转变到‘10’。在该示例中,可以在状态‘10’向全部或几乎全部的存储单元应用Case2(S80)。在第三编程阶段,可以根据用于将状态从‘11’转变到‘01’的Case1执行MSB编程操作(S90)。尽管将对应于编程阶段S70、S80和S90的各种情况分别讨论为Case1、Case2和Case3,但是这种排列是示例性的,并且示例性实施例不限于此。
图8A是示出应用根据示例性实施例的闪存装置的示例性装置(例如,移动装置)的框图。根据示例性实施例,包括MLC可编程应用方法的闪存装置可以用于更大容量或相对较大容量的存储单元。
参照图8A,闪存装置260可以应用在或者适用于移动装置200的硬盘250中。闪存装置260可以用作硬盘250的更大容量或相对较大容量的存储单元。例如,可以将闪存装置260提供于固态盘,和/或闪存装置260可以用作为混合硬盘中的闪存部件。在移动装置200中,从硬盘250提供的数据可以经总线240传送到RAM 270或中央处理单元(CPU)210。在RAM 270中存储以及响应于输入/输出单元230由CPU 210内部生成的数据可以经总线240存储在硬盘250中。在向硬盘250存储数据的过程中,两种上述选项(例如,Option1或3)之一可以用于对闪存装置260的MSB页编程。
图8B是示出应用根据示例性实施例的闪存装置的另一示例性装置(例如,移动装置)的框图。参照图8B,闪存装置260可被用作装置300中的非易失性存储部件。装置300可以是移动装置;然而,不限于此。在该示例中,移动装置300可以包括配置为执行用于数据交换的接口操作的存储控制器280。存储控制器280可以通过移动装置300的总线240执行数据输入/输出操作。
根据至少某些示例性实施例,闪存装置可以根据估计数据(例如,编程循环数量)通过选择编程选项来增强编程速度。根据示例性实施例,闪存装置和编程方法可以根据用于所选择的选项的编程顺序改进编程速度。
示例性实施例被考虑为示意性的,但是非限制性的,所附的权利要求倾向于覆盖落入本发明的实际精神和范围内的全部所述改进、增强和其它实施例。因此,为了最大程度地被法律所允许,本发明的范围由所附权利要求及其等同物可允许的最宽解释确定,并且不应该受到前述详细说明的约束或限制。
Claims (32)
1.一种对包括多个存储单元的闪存装置编程的方法,多个存储单元的每一个存储多位数据,该多位数据表示第一状态到第四状态中的一种,并且包括最高有效位和最低有效位,该方法包括:
根据最低有效位将选择的存储单元编程为临时状态;以及
根据最高有效位,将多个存储单元的未编程为临时状态的部分从第一状态同时编程为第二状态到第四状态之一,并且将多个存储单元的已编程为临时状态的部分从临时状态同时编程为第二状态到第四状态之一,
其中分别与第一状态、第二状态、第三状态和第四状态对应的阈值电压电平依次增大,以及与临时状态对应的阈值电压电平高于与第二状态对应的阈值电压电平但是低于与第三状态对应的阈值电压电平。
2.根据权利要求1的方法,其中在一个编程操作周期期间执行对未编程为临时状态的部分和已编程为临时状态的部分的编程。
3.根据权利要求1的方法,其中用于将第一存储单元编程为临时状态的校验读取电压高于对应于第二状态的校验读取电压,但是低于对应于第三状态的校验读取电压。
4.根据权利要求1的方法,其中同时编程进一步包括,
第一编程阶段,其中将存储单元从第一状态或临时状态编程为第二状态到第四状态之一,以及
第二编程阶段,其中将除了在第一编程阶段编程的存储单元以外的存储单元从第一状态或临时状态同时编程为除第一编程阶段以外的状态。
5.根据权利要求4的方法,其中第一编程阶段将存储单元从临时状态编程为第四状态。
6.根据权利要求4的方法,其中在第二编程阶段期间,将除在第一编程阶段编程的存储单元以外的存储单元从第一状态同时编程为第二状态以及从临时状态同时编程为第三状态。
7.根据权利要求1的方法,其中第一状态、第二状态、第三状态和第四状态分别对应于‘11’、‘01’、‘10’和‘00’。
8.根据权利要求4的方法,其中第二编程阶段包括,
校验是否已经应用包括两次校验读取操作的两个编程循环将存储单元编程为第二状态和第三状态。
9.根据权利要求2的方法,其中一个编程操作周期是用于在增量步进脉冲编程(ISPP)模式中写入一位数据的编程周期。
10.一种对包括多个存储单元的闪存装置编程的方法,多个存储单元的每一个存储多位数据,该多位数据表示第一状态到第四状态的一种,并且包括最高有效位和最低有效位,该方法包括:
根据最低有效位将多个存储单元的至少一个编程为临时状态;以及
根据多个不同编程模式中的所选择一个模式将多个存储单元的未编程为临时状态的部分从第一状态编程为第二状态到第四状态之一,并且将多个存储单元的已编程为临时状态的部分从临时状态编程为第二状态到第四状态之一,
其中根据是否同时将该多个存储单元的至少一部分编程为至少两个状态来定义所述不同的编程模式,以及
其中分别与第一状态、第二状态、第三状态和第四状态对应的阈值电压电平依次增大,以及与临时状态对应的阈值电压电平高于与第二状态对应的阈值电压电平但是低于与第三状态对应的阈值电压电平。
11.根据权利要求10的方法,其中在第一编程模式中,对未编程为临时状态的部分和已编程为临时状态的部分编程包括,
根据存储单元的未编程为临时状态的部分中的各个存储单元中存储的最高有效位将未编程为临时状态的部分从第一状态编程为第二状态、第三状态或第四状态,以及
根据存储单元的已编程为临时状态的部分中的各个存储单元中存储的最高有效位将已编程为临时状态的部分从临时状态编程为第二状态、第三状态或第四状态,其中
在一个编程操作周期期间同时执行对未编程为临时状态的部分和已编程为临时状态的部分的编程。
12.根据权利要求10的方法,其中第一编程模式进一步包括,
第一编程阶段,用于将存储单元从第一状态或临时状态编程为第二状态到第四状态之一,以及
第二编程阶段,用于将除了在第一编程阶段编程的存储单元以外的存储单元从第一状态或临时状态编程为除第一编程阶段以外的至少一种状态,在同一编程操作周期期间执行第一编程阶段和第二编程阶段。
13.根据权利要求12的方法,其中在第一编程阶段期间,将已编程为临时状态的至少一部分的存储单元编程为第四状态。
14.根据权利要求12的方法,其中在第二编程阶段期间,将除在第一编程阶段编程的存储单元以外的存储单元同时从第一状态编程为第二状态以及从临时状态编程为第三状态。
15.根据权利要求11的方法,其中第一状态、第二状态、第三状态和第四状态分别对应于‘11’、‘01’、‘10’和‘00’。
16.根据权利要求12的方法,其中编程操作周期是用于在增量步进脉冲编程(ISPP)模式中写入一位数据的编程周期。
17.根据权利要求16的方法,其中第二编程阶段包括,
校验是否已经应用包括两次校验读取操作的两个编程循环将存储单元编程为第二状态和第三状态。
18.根据权利要求11的方法,其中当选择第二编程模式时,对存储单元的第一部分和第二部分的编程包括,
在第一编程操作周期期间对存储单元的第一部分编程,并且在第二编程操作周期期间对存储单元的第二部分编程。
19.根据权利要求18的方法,其中第二编程模式包括,
第一编程阶段,将所选择的存储单元从临时状态编程为第四状态,
第二编程阶段,将所选择的存储单元从临时状态编程为第三状态,以及
第三编程阶段,将所选择的存储单元从第一状态编程为第二状态。
20.根据权利要求19的方法,其中第一状态、第二状态、第三状态和第四状态分别对应于‘11’、‘01’、‘10’和‘00’。
21.一种闪存装置,包括:
单元阵列,包括多个存储单元,每个存储单元存储多位数据,该多位数据表示第一状态到第四状态中的至少一种并且至少包括最高有效位和最低有效位;
电压生成器,被配置为生成并向从多个存储单元中选择的存储单元的字线提供编程电压和校验读取电压;
耦合到多个存储单元的位线的页缓冲器,该页缓冲器被配置为将多位数据写入到所选择的存储单元并进行校验读取和读取操作;
编程控制器,被配置为调整页缓冲器和电压生成器,以便根据所选择的选项信息对多个存储单元中存储的最高有效位编程;以及
选择器,被配置为选择多个不同的编程模式之一并生成表示所选择的编程模式的选项信息,
其中根据是否同时将该多个存储单元的至少一部分编程为至少两个状态来定义所述不同的编程模式。
22.根据权利要求21的闪存装置,其中当选项信息对应于第一选项时,编程控制器调整页缓冲器和电压生成器,以便在一个编程周期期间将多个存储单元编程为两种状态。
23.根据权利要求21的闪存装置,其中编程控制器调整页缓冲器和电压生成器,以便在一个编程周期期间响应于最高有效位将多个存储单元从第一状态或临时状态编程为第二状态到第四状态中的至少一种,所述多个存储单元被编程为至少两种状态。
24.根据权利要求23的闪存装置,其中编程控制器在编程周期期间执行第一编程阶段从而将存储单元从第一状态或临时状态编程为第一状态到第四状态中的至少一种,以及执行第二编程阶段从而将存储单元从第一状态或临时状态编程为除第一编程阶段以外的状态。
25.根据权利要求24的闪存装置,其中编程控制器将已经在第一编程阶段期间编程为临时状态的存储单元编程为第四状态。
26.根据权利要求25的闪存装置,其中在第二编程阶段期间,编程控制器将除第一编程阶段以外的存储单元同时从第一状态编程为第二状态以及从临时状态编程为第三状态。
27.根据权利要求26的闪存装置,其中第一状态、第二状态、第三状态和第四状态分别对应于‘11’、‘01’、‘10’和‘00’,并且与临时状态对应的阈值电压电平高于与第二状态对应的阈值电压电平但是低于与第三状态对应的阈值电压电平。
28.根据权利要求26的闪存装置,其中编程控制器调整电压生成器和页缓冲器,以便校验是否已经在第二编程阶段期间的一个编程循环内通过执行两次校验读取操作将存储单元编程为第二状态和第三状态。
29.根据权利要求21的闪存装置,其中当选项信息对应于第二选项时,编程控制器调整页缓冲器和电压生成器以便在一个编程周期期间执行将多个存储单元编程为一种状态。
30.根据权利要求29的闪存装置,其中编程控制器将所选择的存储单元从临时状态编程为第三状态或第四状态或者从第一状态编程为第二状态。
31.根据权利要求30的闪存装置,其中第一状态、第二状态、第三状态和第四状态分别对应于‘11’、‘01’、‘10’和‘00’,并且与临时状态对应的阈值电压电平高于与第二状态对应的阈值电压电平但是低于与第三状态对应的阈值电压电平。
32.根据权利要求21的闪存装置,其中页缓冲器包括,
第一锁存器,被配置成存储与关于最低有效位的编程结果对应的数据,和
第二锁存器,被配置成存储将被编程的最高有效位。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060089685A KR100764747B1 (ko) | 2006-09-15 | 2006-09-15 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR89685/06 | 2006-09-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101197189A CN101197189A (zh) | 2008-06-11 |
CN101197189B true CN101197189B (zh) | 2012-05-09 |
Family
ID=39188392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007103051876A Active CN101197189B (zh) | 2006-09-15 | 2007-09-17 | 闪存装置和用于该闪存装置的编程方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7539063B2 (zh) |
KR (1) | KR100764747B1 (zh) |
CN (1) | CN101197189B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8027194B2 (en) | 1988-06-13 | 2011-09-27 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
KR100854970B1 (ko) * | 2007-01-08 | 2008-08-28 | 삼성전자주식회사 | 멀티 레벨 셀 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR100877104B1 (ko) * | 2007-06-26 | 2009-01-07 | 주식회사 하이닉스반도체 | 멀티 레벨 셀 플래시 메모리소자의 프로그램 방법 |
US8248848B1 (en) * | 2007-10-01 | 2012-08-21 | Marvell International Ltd. | System and methods for multi-level nonvolatile memory read, program and erase |
KR101468099B1 (ko) * | 2008-07-24 | 2014-12-03 | 삼성전자주식회사 | 불휘발성 메모리 장치의 프로그램 방법 |
KR101552209B1 (ko) | 2008-10-17 | 2015-09-11 | 삼성전자주식회사 | 멀티 비트를 프로그램하는 가변 저항 메모리 장치 |
US20100332922A1 (en) * | 2009-06-30 | 2010-12-30 | Mediatek Inc. | Method for managing device and solid state disk drive utilizing the same |
US8228728B1 (en) * | 2009-09-14 | 2012-07-24 | Marvell International Ltd. | Programming method for multi-level cell flash for minimizing inter-cell interference |
KR101636248B1 (ko) * | 2009-12-10 | 2016-07-06 | 삼성전자주식회사 | 플래시 메모리 장치, 이를 포함하는 플래시 메모리 시스템 및 이의 프로그램 방법 |
KR101662277B1 (ko) * | 2010-05-12 | 2016-10-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR101787612B1 (ko) | 2011-07-12 | 2017-10-19 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법 |
KR101874408B1 (ko) * | 2011-11-09 | 2018-07-05 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템 |
US8885410B2 (en) | 2012-08-29 | 2014-11-11 | Sandisk Technologies Inc. | Direct multi-level cell programming |
KR102002826B1 (ko) * | 2012-12-04 | 2019-07-23 | 삼성전자 주식회사 | 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법 |
CN104102592B (zh) * | 2013-04-03 | 2017-06-13 | 北京兆易创新科技股份有限公司 | 一种存储器的编写方法和装置 |
KR102239868B1 (ko) * | 2014-11-28 | 2021-04-13 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US9466369B1 (en) * | 2015-12-21 | 2016-10-11 | Sandisk Technologies Llc | Word line-dependent ramping of pass voltage and program voltage for three-dimensional memory |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3392604B2 (ja) * | 1995-11-14 | 2003-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100208433B1 (ko) * | 1995-12-27 | 1999-07-15 | 김영환 | 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법 |
US6091631A (en) | 1998-07-01 | 2000-07-18 | Advanced Micro Devices, Inc. | Program/verify technique for multi-level flash cells enabling different threshold levels to be simultaneously programmed |
KR20000005160A (ko) * | 1998-10-01 | 2000-01-25 | 가나이 쓰토무 | 불휘발성 반도체기억장치 |
KR100330164B1 (ko) * | 1999-04-27 | 2002-03-28 | 윤종용 | 무효 블록들을 가지는 복수의 플래시 메모리들을 동시에 프로그램하는 방법 |
JP2001093288A (ja) | 1999-09-20 | 2001-04-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4270994B2 (ja) | 2003-09-29 | 2009-06-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4427361B2 (ja) | 2004-03-16 | 2010-03-03 | 株式会社東芝 | 不揮発性半導体メモリ |
-
2006
- 2006-09-15 KR KR1020060089685A patent/KR100764747B1/ko active IP Right Grant
-
2007
- 2007-01-10 US US11/651,521 patent/US7539063B2/en active Active
- 2007-09-17 CN CN2007103051876A patent/CN101197189B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR100764747B1 (ko) | 2007-10-08 |
CN101197189A (zh) | 2008-06-11 |
US7539063B2 (en) | 2009-05-26 |
US20080068883A1 (en) | 2008-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101197189B (zh) | 闪存装置和用于该闪存装置的编程方法 | |
US7701775B2 (en) | Flash memory device utilizing multi-page program method | |
KR100990541B1 (ko) | 파이프라인 메모리 판독 및 기록 방법 | |
US6594181B1 (en) | System for reading a double-bit memory cell | |
KR100669351B1 (ko) | 멀티 레벨 셀 플래시 메모리의 프로그램 방법 및 장치 | |
US7397704B2 (en) | Flash memory device and program method thereof | |
CN102132348B (zh) | 用于闪存存储器中写入端单元间干扰减轻的方法和装置 | |
US7684238B2 (en) | Methods of programming multi-bit flash memory devices and related devices | |
JP5133682B2 (ja) | 不揮発性メモリおよび改善された部分的ページプログラミング機能を備えた制御処理 | |
US7564718B2 (en) | Method for programming a block of memory cells, non-volatile memory device and memory card device | |
KR100673023B1 (ko) | 파이프라인-버퍼 방식으로 프로그램되는 반도체 메모리장치 | |
US7808825B2 (en) | Non-volatile memory device and method of programming the same | |
US20070159889A1 (en) | Programming method for flash memory capable of compensating reduction of read margin between states due to hot temperature stress | |
KR101544607B1 (ko) | 메모리 장치 및 그 프로그램 방법 | |
KR100645047B1 (ko) | 불휘발성 메모리 장치 및 그것의 고속 프로그램 방법 | |
JP2007305210A (ja) | 半導体記憶装置 | |
US20080068885A1 (en) | Method and apparatus for programming multi level cell flash memory device | |
US7734880B2 (en) | Flash memory system compensating reduction in read margin between memory cell program states | |
US20070171726A1 (en) | Program method of flash memory capable of compensating reduction of read margin between states due to hot temperature stress | |
US7684239B2 (en) | Flash memory device for over-sampling read and interfacing method thereof | |
WO2010134141A1 (ja) | 半導体記憶装置 | |
US8508990B2 (en) | Non-volatile memory device, operation method thereof, and devices having the non-volatile memory device | |
US8040730B2 (en) | Nonvolatile memory device | |
US7894258B2 (en) | Flash memory device for determining most significant bit program | |
CN101996679A (zh) | 一种增进存储器编程效能的方法与装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |