CN101191996A - 光掩模的制造方法以及光学接近度校正的修补方法 - Google Patents
光掩模的制造方法以及光学接近度校正的修补方法 Download PDFInfo
- Publication number
- CN101191996A CN101191996A CNA2006101631923A CN200610163192A CN101191996A CN 101191996 A CN101191996 A CN 101191996A CN A2006101631923 A CNA2006101631923 A CN A2006101631923A CN 200610163192 A CN200610163192 A CN 200610163192A CN 101191996 A CN101191996 A CN 101191996A
- Authority
- CN
- China
- Prior art keywords
- pattern
- critical size
- photomask
- failure
- contiguous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明提供一种光掩模的制造方法。首先,提供光掩模的图像数据,再对此图像数据进行光学接近度校正,然后对光学接近度校正后的图像数据进行工艺规则检查。当图像数据中有至少一个未通过工艺规则检查的失败图形时,仅对此失败图形进行一修补程序,以使其能通过工艺规则检查。之后,依照经过前述光学接近度校正及修补程序的图像数据来形成光掩模的图案。
Description
技术领域
本发明涉及一种集成电路工艺(IC process)所使用的工具的设计制造方法,且特别地,涉及一种光掩模(photomask)制造方法及光学接近度校正(Optical Proximity Correction,OPC)的修补方法。
背景技术
当集成电路(IC)工艺的线宽降到深次微米级之后,各图案的关键尺寸的控制更加重要。当工艺线宽降到曝光光源波长的一半左右或更低时,就必须对光掩模的图案进行光学接近度校正,以降低关键尺寸的偏差值。光学接近度校正包括在长条图案末端加上角饰(Serif)或锤头(hammerhead)图形、使图案侧边成为凹凸状、在图案旁加辅助线等等
在公知使用光学接近度校正技术的光掩模制造方法中,在取得光掩模的图像数据(graphic data)之后,使用一套光学接近度校正配方(OPC recipe)对图像数据中的各图形进行校正,然后对光学接近度校正后的图像数据进行工艺规则检查(Process Rule Check,PRC),其是以计算机模拟的方式判断转移至晶圆上的各图形是否符合工艺的要求。如果发现有图形无法通过工艺规则检查,则使用另一套光学接近度校正配方对原先的图像数据中的各图形进行校正,之后再进行一次工艺规则检查。然而,由于现在光掩模的图像数据系统文件(GDS文件)的大小动辄高达数百GB,如此做法颇浪费时间。
发明内容
本发明的一个目的在于提供一种光学接近度校正的修补方法,其在发现图像数据无法完全通过工艺规则检查之后,仅对无法通过工艺规则检查的失败图形进行修补动作。
本发明的又一目的是提供一种光掩模的制造方法,其是利用本发明的光学接近度校正的修补方法,以缩短制造光掩模所需的时间。
本发明一实施例的光掩模制造方法如下,其中光掩模是用于一集成电路的工艺中,以定义此集成电路的第一图案。首先,提供此光掩模的图像数据,再对此图像数据进行光学接近度校正。接着对光学接近度校正后的图像数据进行工艺规则检查。当图像数据中有至少一个未通过工艺规则检查的失败图形时,则仅对此失败图形进行一修补程序,以使其能通过工艺规则检查。之后,依照经过光学接近度校正及修补程序的图像数据来形成光掩模的图案。
上述修补程序可包括以下步骤。首先取得集成电路中与第一图案相关的一上层图案及一下层图案其各自的对应该失败图形的部分图像数据,再检查集成电路中该失败图形周围的至少一邻近图形的配置情形,然后根据上层图案及下层图案的部分图像数据与该至少一邻近图形的配置情形,校正前述失败图形的关键尺寸和/或位置(此处及下文中的“和/或”都表示二者中的至少一者)。其中,对关键尺寸的校正幅度较佳不超过30%。
另外,在校正失败图形的关键尺寸和/或位置时,可考虑失败图形的模拟投影轮廓与该至少一邻近图形的模拟投影轮廓之间的距离。当集成电路中该失败图形的周围有多个邻近图形时,较佳考虑该失败图形的模拟投影轮廓与各邻近图形的模拟投影轮廓之间的所有方向上的距离。当前述第一图案包括多个接触窗开口图形时,对未通过工艺规则检查的一失败接触窗开口图形的关键尺寸的校正可包括增加其x方向的关键尺寸但减小其y方向的关键尺寸,或是增加其y方向的关键尺寸但减小其x方向的关键尺寸。其中,对x或y方向的关键尺寸的校正幅度在±30%以内。另外,上述上层图案及下层图案可能都包括导线图案。
再者,上述集成电路工艺可还包括使用另一光掩模形成与第一图案位于同一层的第二图案的步骤,而集成电路中失败图案周围的该至少一邻近图形则包括第二图案的一部分;同时,上述修补程序还包括取得第二图案的该部分的图像数据,以得知该至少一邻近图形的配置情形。例如,上述第一图案可包括多个源/漏极接触窗开口图形,下层图案为有源区的图案,上层图案为内连线图案,且第二图案为栅极图案。此时,对未通过工艺规则检查的一源/漏极接触窗开口图形的关键尺寸的校正可包括增加其x方向的关键尺寸但减小其y方向的关键尺寸,或是增加其y方向的关键尺寸但减小其x方向的关键尺寸。其中,对x或y方向的关键尺寸的校正幅度在±30%以内。
本发明的光学接近度校正的修补方法的一较佳实施例如下。在发现经光学接近度校正的图像数据中有至少一个未通过工艺规则检查的失败图形时,先取得集成电路中与目标图案相关的一上层图案及一下层图案其各自的对应该失败图形的部分图像数据,并检查集成电路中位于该失败图形周围的至少一邻近图形的配置情形。之后,根据上层图案及下层图案的部分图像数据以及该失败图形的模拟投影轮廓与该至少一邻近图形的模拟投影轮廓之间的距离,校正该图形的关键尺寸和/或位置。
由于本发明的光掩模的制造方法仅对无法通过工艺规则检查的图形进行修补动作,而不是以另一套光学接近度校正配方对所有的图像数据作校正,故可简化光掩模的设计阶段,而可缩短制造光掩模所需的时间。在某些实施例,校正图形的关键尺寸和/或位置的作法还可以提高工艺的裕度,以提高产品的良率。
为让本发明的上述和其它目的、特征和优点更明显易懂,下文特举较佳实施例并配合附图,详细说明如下。
附图说明
图1示出本发明一实施例的光掩模制造方法的流程图。
图2(a)和2(b)示出本发明一实施例的光学接近度校正的修补程序。
图3A~3B示出本发明另一实施例的光学接近度校正的修补程序。
【主要附图标记说明】
20a/b、20a’/b’、30、30a、30a’、32、32a’:模拟投影轮廓
100~140:步骤标号
200a、200b、300、300a:接触窗开口图形
200a’、200b’、300a’:校正后的接触窗开口图形
202、302:角饰(serif)
210a、210b:下层导线的图形
220a、220b:上层导线的图形
310:有源区的图形
330、330a:内连线的图形
具体实施方式
图1示出本发明一实施例的光掩模制造方法的流程图,此光掩模是用于一集成电路的工艺中,以定义此集成电路的一图案,此图案例如是接触窗开口或导线的图案,其包括多个接触窗开口图形或导线图形。首先,提供光掩模的图像数据(步骤100),其例如是由IC设计者所制作的,而储存在一图像数据系统档案(GDS文件)中。接着对图像数据进行光学接近度校正(步骤110),例如在矩形接触窗开口图形的四角加角饰(Serif)或在导线图形末端加锤头图形等。
接着,对光学接近度校正后的图像数据进行工艺规则检查(步骤120),其主要包含光刻规则检查(Lithography Rule Check,LRC)及设计规则检查(Design Rule Check,DRC)等,其中光刻规则检查通常是依据卷积(convolution)公式,以数值积分的方式计算模拟出各图形投影在晶圆上的光致抗蚀剂层上的影像的轮廓(简称“模拟投影轮廓”),以检查各图形是否有超出曝光工艺分辨率,而导致相邻光致抗蚀剂图形误接或单一光致抗蚀剂图形断开等问题。设计规则检查则是根据前述模拟投影轮廓及蚀刻、对准等方面的变量,以预测转移至晶圆上的图案是否符合电路设计上的要求。例如,导线宽度是否够大、接触窗面积是否够大、导线及接触窗的重迭面积是否够大、相邻图形是否可能因蚀刻裕度不足而误接,或是是否有部分图形可能因对准/蚀刻裕度不足,而与同一层由另一光掩模所定义的另一图案的图形误接等等。
相邻图形可能因蚀刻裕度不足而误接的情形例如是,相邻接触窗开口可能因其定义时的蚀刻裕度不足而相连。部分图形可能因对准/蚀刻裕度不足而与同一层的另一图案的图形误接的情形则例如是,源漏极接触窗开口可能因对准/蚀刻裕度不足而将栅极线暴露出来的情形。稍后两实施例即是解决此图形可能误接问题的OPC修补方法,以进一步解释本发明。
后续的步骤130是,对经过光学接近度校正的图像数据中未通过工艺规则检查的图形(即失败图形)进行一修补程序,以使其能通过工艺规则检查。此修补程序可包括以下步骤。首先取得集成电路中与目标图案相关的上层图案及下层图案其各自的对应失败图形的部分图像数据,再检查失败图形周围的至少一邻近图形的配置情形,然后根据上层图案及下层图案的部分图像数据与该至少一邻近图形的配置情形,校正失败图形的关键尺寸和/或位置。其中,对关键尺寸的校正幅度较佳不超过30%。
另外,于校正失败图形的关键尺寸和/或位置时,可考虑失败图形的模拟投影轮廓与该至少一邻近图形的模拟投影轮廓之间的距离。当集成电路中失败图形的周围有多个邻近图形时,较佳考虑失败图形的模拟投影轮廓与各邻近图形的模拟投影轮廓之间的所有方向上的距离。
接下来,即可根据经过上述光学接近度校正及修补程序的图像数据形成光掩模的图案(步骤140),其方法例如是在玻璃基板的不透光层上形成光致抗蚀剂层,再在载入校正后图像数据系统档案的计算机的控制下,以电子束在光致抗蚀剂层上刻出图案。然后,依序进行显影、蚀刻、去光致抗蚀剂、清洗等步骤。
图2示出本发明一实施例的光学接近度校正的修补程序,此实施例所说明的是在一内连线工艺中,经过光学接近度校正的接触窗开口图形的修补程序。请参照图2(a),在进行修补之前,光学接近度校正步骤会在相邻的接触窗开口图形200a与200b各自的四角加上角饰202,而OPC后的光刻规则检查则计算模拟出光学接近度校正后的接触窗开口图形200a与200b在光致抗蚀剂层上的投影轮廓20a及20b。由于接触窗开口图形200a/b大致呈正方形,所以其模拟投影轮廓20a及20b略呈圆形。
虽然此二模拟投影轮廓20a及20b并未相连,而可通过光刻规则检查,但是在考虑到蚀刻的变量而进行设计规则检查时,却发现蚀刻形成的相邻接触窗开口可能会因为蚀刻裕度不足而相连(未示出),致使后续形成的相邻接触窗短路。因此,光学接近度校正后的接触窗开口图形200a与200b中至少有一个须视为未通过工艺规则检查的失败图形,其关键尺寸和/或位置须加以改变,以提高蚀刻裕度。
请参照图2(a)/(b),此修补程序的步骤如下。首先,取得与该层接触窗开口图案相关的上层图案及下层图案(亦即藉由以这些接触窗开口中的接触窗作电连接的上层导线及下层导线的图案)其各自的对应接触窗开口图形200a与200b的部分的图像数据,即下层导线210a、210b及上层导线220a、220b的图像数据,其中上层导线220b走向为x方向,其它三导线210a、210b及220a走向为y方向。
接着,在各接触窗与各导线210a、210b、220a、220b的重迭面积须在一定范围内以保持低接触电阻的前提下,减小接触窗开口图形200a/b的x方向关键尺寸以提高蚀刻裕度,但同时增加其y方向关键尺寸以保持接触窗的面积,以免其电阻升高。其中,x方向关键尺寸的缩减幅度通常不超过30%,较佳不超过15%;y方向关键尺寸增加幅度通常不超过30%,较佳不超过15%。如此即得经过光学接近度校正及修补程序的接触窗开口图形200a’与200b’,因其形状大致为长方形,所以其在光致抗蚀剂层上的投影轮廓20a’及20b’略呈椭圆形。
另外,当上述内连线结构整个旋转90°而使两接触窗开口图形沿y方向排列时,则须减小接触窗开口图形的y方向关键尺寸,但增加其x方向关键尺寸,其理由同前。再者,虽然本例的修补程序中接触窗开口图形200a及200b二者的形状都有校正,且二者的中心位置都没有改变,但当其上、下导线以其它方式配置时,接触窗开口图形200a及200b二者中可仅校正一者的形状,且/或接触窗开口图形200a及200b中可有至少一者的中心有位移,以兼顾接触窗与上下导线的连接质量以及接触窗开口的蚀刻裕度。
图3A~3B示出本发明又一实施例的光学接近度校正的修补程序,其所说明的是在一静态随机存取内存(SRAM)工艺中,经过OPC的源/漏极接触窗开口图形的修补程序。
请参照图3A,此SRAM的局部布局结构包括位于同一层的5个接触窗与4条栅极线,其中容纳各接触窗的接触窗开口是由目标光掩模上的5个接触窗开口图形300所定义,4条栅极线则是由另一光掩模上的4个栅极线图形320定义。各栅极线图形320的末端都经过光学接近度校正,以使其所定义的栅极线(形状大致如同模拟投影轮廓32)尾部的关键尺寸不会缩小太多,其中左下方的栅极线图形320a末端的光学接近度校正图形面积较大,用以举例说明接触窗开口图形的修补程序。
在进行修补程序之前,对目标光掩模的图像数据所进行的光学接近度校正步骤中,各接触窗图形300(a)的四角皆加上角饰302。在OPC后的工艺规则检查中,则以数值计算的方式模拟出各接触窗开口图形300(a)在光致抗蚀剂层上的投影轮廓30(a)以与栅极线图形320(a)的投影轮廓32(a),检查其距离是否太近而无法提供足够的对准/蚀刻裕度。结果发现中央的接触窗开口图形300a的投影轮廓30a与左下方栅极线图形320a的投影轮廓32a太靠近,使得工艺中分别由接触窗开口图形300a与栅极线图形320a定义的接触窗与栅极线有短路的可能,所以接触窗开口图形300a无法通过工艺规则检查,而为一失败图形。
请参照图3A、3B,本实施例的修补程序仅针对失败的接触窗图形300a来进行。首先,取得与该层接触窗开口图案相关的上层图案及下层图案(即藉由这些接触窗开口中的接触窗作电连接的有源区的图案及内连线的图案)其各自的对应失败的接触窗开口图形300a的部分图像数据,包括图标的有源区图形310的图像数据与内连线图形330a的图像数据。位于此内连线图形330a附近而对应其它接触窗开口图形300的其它内连线图形330也一并示出,以便于理解。
接着,在接触窗(对应300a)与有源区(对应310)的重迭面积及接触窗(对应300a)与内连线(对应330a)的重迭的面积皆须在一定范围内以保持低接触电阻的前提下,减小接触窗开口图形300a的x方向关键尺寸,并将其中心位置稍微右移,以增加接触窗开口图形300a的投影轮廓30a与栅极线图形320a的投影轮廓32a之间的距离,从而提高对准/蚀刻裕度;同时,增加接触窗开口图形300a的y方向关键尺寸,以保持接触窗的面积,避免其电阻升高。
此修补程序的目标例如是使得投影轮廓30a与任一方向上的投影轮廓32之间的距离(a)等于该投影轮廓32与其另一侧的投影轮廓30之间的距离(b)。为达此目标,在进行前述修补程序时,接触窗开口图形300a的投影轮廓30a与其周围多个栅极线图形320的投影轮廓32之间的各方向上的距离皆须考虑。另外,x方向关键尺寸的缩减幅度通常不超过30%,较佳不超过15%;y方向关键尺寸的增加幅度通常不超过30%,较佳不超过15%。如此即得经过光学接近度校正及修补程序的接触窗开口图形300a’,因其形状大致为长方形,所以其在光致抗蚀剂层上的投影轮廓30a’略呈椭圆形。
由于本发明的光掩模的制造方法仅对无法通过工艺规则检查的图形进行修补动作,故可简化光掩模的设计阶段所需的时间。而在上述实施例中,校正图形的关键尺寸和/或位置的作法更可以提高工艺的裕度,以提高产品的良率。
虽然本发明已以较佳实施例揭露如上,但是其并非用以限定本发明,本领域技术人员,在不脱离本发明的精神和范围的情况下,可进行一些改动和润饰,因此本发明的保护范围应当以所附的权利要求所界定的为准。
Claims (20)
1.一种光掩模的制造方法,该光掩模是用于集成电路的工艺中,以定义该集成电路的一第一图案,该方法包括:
提供该光掩模的图像数据;
对该图像数据进行光学接近度校正;
对该光学接近度校正后的图像数据进行工艺规则检查;
当该图像数据中有至少一个未通过该工艺规则检查的失败图形时,则仅对该失败图形进行修补程序,以使其能通过工艺规则检查;以及
依照经过该光学接近度校正及该修补程序的图像数据来形成该光掩模的图案。
2.如权利要求1所述的光掩模的制造方法,其中该修补程序包括:
取得该集成电路中与该第一图案相关的上层图案及下层图案其各自的对应该失败图形的部分图像数据;
检查该集成电路中位于该失败图形周围的至少一邻近图形的配置情形;以及
根据该上层图案及该下层图案的该些部分图像数据以及该至少一邻近图形的配置情形,校正该失败图形的关键尺寸和/或位置。
3.如权利要求2所述的光掩模的制造方法,其中对该关键尺寸的校正幅度不超过30%。
4.如权利要求2所述的光掩模的制造方法,其中在校正该失败图形的关键尺寸和/或位置时,是考虑该失败图形的模拟投影轮廓与该至少一邻近图形的模拟投影轮廓之间的距离。
5.如权利要求4所述的光掩模的制造方法,其中该失败图形周围有多个邻近图形,且该失败图形的模拟投影轮廓与该些邻近图形的模拟投影轮廓之间的所有方向上的距离皆有考虑。
6.如权利要求4所述的光掩模的制造方法,其中该集成电路的该第一图案包括多个接触窗开口图形。
7.如权利要求6所述的光掩模的制造方法,其中对未通过工艺规则检查的一接触窗开口图形的关键尺寸的校正包括:增加其x方向的关键尺寸但减小其y方向的关键尺寸,或是增加其y方向的关键尺寸但减小其x方向的关键尺寸。
8.如权利要求7所述的光掩模的制造方法,其中对x或y方向的关键尺寸的校正幅度在±30%以内。
9.如权利要求6所述的光掩模的制造方法,其中该上层图案及该下层图案都包括导线图案。
10.如权利要求2所述的光掩模制造方法,其中
该集成电路工艺还包括使用另一光掩模形成与该第一图案位在同一层的一第二图案,而该至少一邻近图形包括该第二图案的一部分;以及
该修补程序还包括取得该第二图案的该部分的图像数据,以得知该至少一邻近图形的配置情形。
11.如权利要求10所述的光掩模的制造方法,其中在校正该失败图形的关键尺寸和/或位置时,是考虑该失败图形的模拟投影轮廓与该至少一邻近图形的模拟投影轮廓之间的距离。
12.如权利要求11所述的光掩模的制造方法,其中该失败图形的周围有多个邻近图形,且该失败图形的模拟投影轮廓与该些邻近图形的模拟投影轮廓之间的所有方向上的距离皆有考虑。
13.如权利要求10所述的光掩模的制造方法,其中该第一图案包括多个源/漏极接触窗开口图形,该下层图案为有源区的图案,该上层图案为内连线图案,且该第二图案为栅极图案。
14.如权利要求13所述的光掩模的制造方法,其中对未通过工艺规则检查的一源/漏极接触窗开口图形的关键尺寸的校正包括:增加其x方向的关键尺寸但减小其y方向的关键尺寸,或是增加其y方向的关键尺寸但减小其x方向的关键尺寸。
15.如权利要求14所述的光掩模的制造方法,其中对x或y方向的关键尺寸的校正幅度在±30%以内。
16.一种光学接近度校正的修补方法,适用于一光掩模的经过光学接近度校正的图像数据,该光掩模是用于一集成电路工艺中以定义一目标图案,且该图像数据中有至少一个未通过一工艺规则检查的失败图形,该方法包括:
取得该集成电路中与该图案相关的一上层图案及一下层图案其各自的对应该失败图形的部分图像数据;
检查该集成电路中位于该失败图形周围的至少一邻近图形的配置情形;以及
根据该上层图案及该下层图案的该些部分图像数据以及该失败图形的模拟投影轮廓与该至少一邻近图形的模拟投影轮廓之间的距离,校正该图形的关键尺寸和/或位置。
17.如权利要求16所述的光学接近度校正的修补方法,其中该失败图形的周围有多个邻近图形,且该失败图形的模拟投影轮廓与该些邻近图形的模拟投影轮廓之间的所有方向上的距离皆有考虑。
18.如权利要求16所述的光学接近度校正的修补方法,其中该目标图案包括多个接触窗开口图形。
19.如权利要求18所述的光学接近度校正的修补方法,其中对未通过工艺规则检查的一接触窗开口图形的关键尺寸的校正包括:增加其x方向的关键尺寸但减小其y方向的关键尺寸,或是增加其y方向的关键尺寸但减小其x方向的关键尺寸。
20.如权利要求19所述的光学接近度校正的修补方法,其中对x或y方向的关键尺寸的校正幅度在±30%以内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200610163192A CN101191996B (zh) | 2006-11-29 | 2006-11-29 | 光掩模的制造方法以及光学接近度校正的修补方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200610163192A CN101191996B (zh) | 2006-11-29 | 2006-11-29 | 光掩模的制造方法以及光学接近度校正的修补方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101191996A true CN101191996A (zh) | 2008-06-04 |
CN101191996B CN101191996B (zh) | 2010-05-19 |
Family
ID=39487060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610163192A Active CN101191996B (zh) | 2006-11-29 | 2006-11-29 | 光掩模的制造方法以及光学接近度校正的修补方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101191996B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102323723A (zh) * | 2011-09-09 | 2012-01-18 | 北京理工大学 | 基于Abbe矢量成像模型的光学邻近效应校正的优化方法 |
CN103576444A (zh) * | 2012-08-07 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种掩膜版的光学临近修正方法 |
CN103943525A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种生成离线辅助程式方案的方法 |
CN104183513A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的检测方法 |
CN109582995A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 集成电路制造方法及其制造系统 |
CN115185165A (zh) * | 2022-09-13 | 2022-10-14 | 全芯智造技术有限公司 | 佐辅模型的构建方法、光学修正方法及装置、终端 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6904587B2 (en) * | 2002-12-20 | 2005-06-07 | Synopsys, Inc. | Incremental lithography mask layout design and verification |
-
2006
- 2006-11-29 CN CN200610163192A patent/CN101191996B/zh active Active
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102323723A (zh) * | 2011-09-09 | 2012-01-18 | 北京理工大学 | 基于Abbe矢量成像模型的光学邻近效应校正的优化方法 |
CN103576444A (zh) * | 2012-08-07 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种掩膜版的光学临近修正方法 |
CN103576444B (zh) * | 2012-08-07 | 2016-07-06 | 中芯国际集成电路制造(上海)有限公司 | 一种掩膜版的光学临近修正方法 |
CN103943525A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种生成离线辅助程式方案的方法 |
CN104183513A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的检测方法 |
CN104183513B (zh) * | 2013-05-21 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的检测方法 |
CN109582995A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 集成电路制造方法及其制造系统 |
CN109582995B (zh) * | 2017-09-28 | 2024-02-02 | 台湾积体电路制造股份有限公司 | 集成电路制造方法及其制造系统 |
CN115185165A (zh) * | 2022-09-13 | 2022-10-14 | 全芯智造技术有限公司 | 佐辅模型的构建方法、光学修正方法及装置、终端 |
CN115185165B (zh) * | 2022-09-13 | 2023-01-06 | 全芯智造技术有限公司 | 佐辅模型的构建方法、光学修正方法及装置、终端 |
Also Published As
Publication number | Publication date |
---|---|
CN101191996B (zh) | 2010-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8278762B2 (en) | Method of manufacturing photomask and method of repairing optical proximity correction | |
CN101213489B (zh) | 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法 | |
US5879844A (en) | Optical proximity correction method | |
CN101191996B (zh) | 光掩模的制造方法以及光学接近度校正的修补方法 | |
US11079672B2 (en) | Method and system for layout enhancement based on inter-cell correlation | |
US20130140707A1 (en) | Semiconductor device and layout design method for the same | |
KR100780775B1 (ko) | 자기 조립 더미 패턴이 삽입된 회로 레이아웃을 이용한반도체 소자 제조 방법 | |
US20150169820A1 (en) | Weak points auto-correction process for opc tape-out | |
US8108803B2 (en) | Geometry based electrical hotspot detection in integrated circuit layouts | |
US7313508B2 (en) | Process window compliant corrections of design layout | |
CN106094422A (zh) | 一种简化opc后掩模版图形的方法 | |
JP4643302B2 (ja) | マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法 | |
CN111240160B (zh) | 巨型版图拆分边界二次曝光模拟及光学近邻修正方法 | |
US6998205B2 (en) | Optical proximity correction method | |
US8677289B1 (en) | Method of generating assistant feature | |
US7974457B2 (en) | Method and program for correcting and testing mask pattern for optical proximity effect | |
US8280147B2 (en) | Pattern verification method, pattern verification apparatus, and pattern verification program | |
US8383299B2 (en) | Double patterning mask set and method of forming thereof | |
CN210776174U (zh) | 组合光罩 | |
US8443310B2 (en) | Pattern correcting method, mask forming method, and method of manufacturing semiconductor device | |
KR101143622B1 (ko) | 광 근접 보정 검증 방법 | |
KR20000060456A (ko) | 리소그래피 공정으로부터 야기되는 불량 발생 지점 예측 방법 | |
JP2006337668A (ja) | 半導体装置の製造方法およびレイアウトパターンの作成プログラム | |
KR20080018039A (ko) | 오프 그리드 방지를 위한 opc 처리방법 | |
CN116051550B (zh) | 图案检测方法及图案检测系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |