CN101183661B - 平衡硅片应力的后道互连实施方法 - Google Patents
平衡硅片应力的后道互连实施方法 Download PDFInfo
- Publication number
- CN101183661B CN101183661B CN2007101722698A CN200710172269A CN101183661B CN 101183661 B CN101183661 B CN 101183661B CN 2007101722698 A CN2007101722698 A CN 2007101722698A CN 200710172269 A CN200710172269 A CN 200710172269A CN 101183661 B CN101183661 B CN 101183661B
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- stress
- post
- implementing method
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种平衡硅片应力的后道互连实施方法,涉及半导体集成电路制造工艺技术领域。现有的后道互连实施方法容易产生很大的应力,给后续工艺步骤增加难度,甚至引起硅片翘曲以及碎片的危险。本发明后道互连实施方法是:在硅片正面进行单步或多步正面薄膜淀积工艺后,根据正面薄膜特性,在硅片背面进行相应的背面薄膜淀积工艺,且正面薄膜和背面薄膜具有相同的应力模式。相对于现有技术,本发明通过在硅片背面进行薄膜淀积工艺来抵消平衡硅片正面薄膜淀积工艺对硅片产生的应力,减小了应力导致的工艺和可靠性问题,避免了硅片严重翘曲甚至碎片的危险,优化了后道工艺,提高了整个后道的性能和可靠性。
Description
技术领域
本发明属于半导体集成电路制造工艺技术领域,具体地说,涉及一种平衡硅片应力的后道互连实施方法。
背景技术
近几十年来,CMOS技术一直按摩尔定律规定的路线而高速发展,芯片集成度不断提高,性能不断提升,单位器件成本逐渐下降。随着特征尺寸的不断减小,互连延迟逐渐取代器件延迟成为影响芯片性能的主要因素。为了满足器件集成度和性能的需求,Cu(铜)/低k材料的互连逐渐取代传统Al(铝)互连成为主流。
半导体技术的产品应用主要有DRAM(动态随机存取存储器)、LOGIC(逻辑器件)、FLASH(闪存)三种,随着半导体技术的发展,为了实现相应的功能,对于任何一种技术而言,其后道的互连层数都在逐年增加,根据国际半导体技术路线图(ITRS),180nm技术需要6-7层金属互连,130nm技术需要8层金属互连,90nm技术需要10层金属互连,65nm以及45nm技术需要12层金属互连。每一层金属互连都需要层间介质和线间介质的淀积工艺,而由于热膨胀系数等特性的不同,介质淀积后会引入一定的应力,导致硅片的翘曲。而且随着金属互连层数的增加以及低k值介质材料的应用,后道薄膜淀积工艺对硅片产生的应力影响逐渐增大,导致硅片产生严重的翘曲,从而引起后续相关的工艺问题和可靠性问题,例如,在较小特征尺寸技术代下,图形尺寸都比较小,应力引起的硅片翘曲会引起严重的化学机械抛光工艺的均匀性问题,导致工艺性能变差,工艺窗口变小,成品率下降,并会引发硅片碎片的潜在危险。为了平衡应力并增强机械性能,一些金属后道互连层次的介质必须使用非低k值材料,但这种方法导致最后形成的芯片性能下降。因此,业界需要找出一种合适的方法来解决后道互连应力问题。
发明内容
本发明要解决的技术问题是提供一种后道互连实施方法,其可减少甚至避免因薄膜淀积工艺引入的应力对硅片产生的影响。
为了解决上述技术问题,本发明提供了一种新的后道互连实施方法。该后道互连实施方法是:在硅片正面进行单步或多步正面薄膜淀积工艺后,根据正面薄膜的特性及应力大小,在硅片背面进行相应的背面薄膜淀积工艺,其中正面薄膜和背面薄膜具有相同的应力模式。由于正面薄膜和背面薄膜具有相同的应力模式,且沉积在硅片相反的位置,因而可以平衡掉硅片衬底受到的部分应力。
相对于现有技术,本发明通过在硅片背面进行薄膜淀积工艺来平衡硅片正面薄膜淀积工艺对硅片产生的应力,降低了硅片正面其他工艺如光刻及化学机械抛光的难度,减小硅片应力导致的一些问题,如翘曲甚至碎片的危险,优化了整个后道工艺,大幅度提升后道可靠性;另外采用本发明的实施方法,可以实现多层金属互连介质采用更灵活的低k介质材料应用方案,大幅度提高芯片性能。
附图说明
图1为硅片后道的部分结构示意图。
具体实施方式
以下结合附图对本发明一实施例进行描述,以期进一步理解本发明的目的、具体结构特征和优点。
本发明提出的平衡硅片应力的后道互连实施方法是在硅片正面进行单步或多步薄膜淀积工艺后,根据其特性,在硅片背面进行相应的薄膜淀积工艺。其中正面的薄膜和背面的薄膜对硅片具有相同的应力模式(张应力或者压应力),两薄膜因淀积的位置不同(硅片正面或者反面),所以对硅片衬底产生的应力作用是相反的。因此,采用在硅片背面进行相应的薄膜淀积工艺可有效地将硅片正面进行薄膜淀积工艺产生的应力平衡抵消掉,从而改善后续工艺的特性,避免硅片在应力作用下发生的翘曲及碎片等危害,起到优化硅片后道工艺的有益效果。
本发明提出的实施方法可以每进行一步后道(硅片的正面)薄膜淀积工艺,都在硅片背面进行一次相应的背面薄膜淀积工艺;如果某些薄膜淀积工艺由于材料、厚度等原因引入的应力较小,也可以进行两步或者更多步的后道薄膜淀积工艺后,再进行一次背面薄膜淀积工艺,这样不仅可以起到平衡应力的作用,还可以提高效率。需要说明的是,淀积薄膜的厚度不同和材料不同都会产生大小不同的压应力和张应力,所以背面淀积薄膜厚度和材料均是依据正面薄膜的厚度和材料而定。
所述薄膜淀积工艺可以采用化学气相淀积、物理气相淀积、旋涂等工艺方法,以及上述方法衍生出来的方法如原子层淀积。所述淀积的薄膜属于介质薄膜,其成分主要是基于Si(硅)、O(氧)、N(氮)、C(碳)等元素,如SiO2、SiN、SiC、SiON,同时包括非化学计量比的上述薄膜如SiOx(x=1~2,即富氧或富硅的氧化硅)等,以及掺有B(硼)、P(磷)、C(碳)、F(氟)等杂质的上述薄膜如磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。
在本实施例中,后道的结构如图1所示。上述硅片后道淀积的薄膜就是指最高层金属互连介质(钝化层)10、次高层金属互连介质20、...、第一层金属互连介质30以及金属前介质40。次高层金属互连介质20包括线间介质201以及层间介质202,其中两介质201、202都淀积有刻蚀阻挡层。当然有些后道工艺中如果线间介质和层间介质采用相同的介质材料,可以一次工艺形成,不需要设置刻蚀阻挡层。第二层金属互连介质及以上层的结构与次高层金属互连介质20相同,不再赘述。
采用本发明提供的实施方法制作图1所示硅片后道的步骤是:
首先在硅片正面进行金属前介质40淀积工艺,然后在硅片背面进行背面薄膜41淀积工艺,其中背面薄膜41与金属前介质40具有相同应力模式,且温度不高于1000摄氏度;
接下来,在硅片正面每进行一层金属互连介质工艺,均对应在硅片背面进行一次具有相同应力模式的背面薄膜淀积工艺,且温度均不高于500摄氏度。其中背面薄膜31用于平衡第一层金属互连介质30淀积引起的应力;背面薄膜21用于平衡次高层金属互连介质20淀积引起的应力;背面薄膜11用于平衡钝化层10淀积引起的应力。
采用本发明提供的平衡硅片应力的后道互连实施方法,减小了对硅片正面工艺的影响,避免了硅片因应力发生翘曲的现象。采用该实施方法平衡应力,降低了后道每一金属互连层相应工艺如光刻、化学机械抛光的难度,且背面薄膜的淀积不会影响硅片正面的各自工艺,从而优化了整个后道工艺,提高了硅片的可靠性、成品率。采用本发明提供的实施方法可以使得多层金属互连介质采用低k材料介质,提高了芯片的性能。
上述描述,仅是对本发明较佳实施例的具体描述,并非对本发明的任何限定,对于本领域的普通技术人员来说,可以根据上述揭示内容进行简单修改、添加、变换,且均属于权利要求书中保护的内容。
Claims (5)
1.一种平衡硅片应力的后道互连实施方法,其特征在于:在硅片正面进行单步或多步正面薄膜淀积工艺后,在硅片背面进行相应的背面薄膜淀积工艺,其中正面薄膜和背面薄膜具有相同的应力模式,所述正面薄膜是指后道的金属互连介质。
2.如权利要求1所述的平衡硅片应力的后道互连实施方法,其特征在于:所述后道的金属互连介质包括金属前介质到最高层金属互连介质的所有介质。
3.如权利要求1所述的平衡硅片应力的后道互连实施方法,其特征在于:后道金属互连介质可以是下列任一种或几种的组合:SiO2、SiN、SiC、SiON介质薄膜、非化学计量比的所述介质薄膜、掺有B、P、C、F杂质的所述介质薄膜。
4.如权利要求1所述的平衡硅片应力的后道互连实施方法,其特征在于:对应正面薄膜是后道金属前介质的背面薄膜淀积工艺的温度小于等于1000摄氏度。
5.如权利要求1所述的平衡硅片应力的后道互连实施方法,其特征在于:对应正面薄膜是第一层金属互连介质至最高层金属互连介质的背面薄膜淀积工艺的温度小于等于500摄氏度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101722698A CN101183661B (zh) | 2007-12-13 | 2007-12-13 | 平衡硅片应力的后道互连实施方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101722698A CN101183661B (zh) | 2007-12-13 | 2007-12-13 | 平衡硅片应力的后道互连实施方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101183661A CN101183661A (zh) | 2008-05-21 |
CN101183661B true CN101183661B (zh) | 2012-08-22 |
Family
ID=39448852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101722698A Expired - Fee Related CN101183661B (zh) | 2007-12-13 | 2007-12-13 | 平衡硅片应力的后道互连实施方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101183661B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103035520A (zh) * | 2012-08-13 | 2013-04-10 | 上海华虹Nec电子有限公司 | Igbt器件的制作方法 |
CN103346078A (zh) * | 2013-06-26 | 2013-10-09 | 上海宏力半导体制造有限公司 | 化学机械研磨的方法 |
CN104157577B (zh) * | 2014-08-26 | 2016-11-02 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
CN107611012B (zh) * | 2017-08-31 | 2020-10-02 | 长江存储科技有限责任公司 | 一种预制背面薄膜的应力控制方法及结构 |
CN112908839B (zh) * | 2019-12-03 | 2021-10-01 | 上海积塔半导体有限公司 | 减少碳化硅晶圆弯曲度的方法 |
CN113629165A (zh) * | 2020-05-07 | 2021-11-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2007
- 2007-12-13 CN CN2007101722698A patent/CN101183661B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101183661A (zh) | 2008-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101183661B (zh) | 平衡硅片应力的后道互连实施方法 | |
CN101197272B (zh) | 金属前介质层形成方法及其结构 | |
CN102315163A (zh) | 超低介电常数薄膜铜互连的制作方法 | |
CN100517640C (zh) | 半导体器件的制造方法和半导体器件 | |
CN101064251A (zh) | 半导体结构的形成方法及半导体结构 | |
CN101752298B (zh) | 金属互连结构的制造方法 | |
CN1213165A (zh) | 终点检测方法和装置 | |
CN102468228A (zh) | 半导体结构及其形成方法 | |
US20050067702A1 (en) | Plasma surface modification and passivation of organo-silicate glass films for improved hardmask adhesion and optimal RIE processing | |
CN102324401A (zh) | 铜互连结构的制作方法 | |
CN101976658B (zh) | 钝化层及其制造方法 | |
CN102044473A (zh) | 半导体器件的形成方法 | |
US9184134B2 (en) | Method of manufacturing a semiconductor device structure | |
CN102437104A (zh) | 具有部分冗余通孔的集成电路制作方法及集成电路 | |
US20060189149A1 (en) | Method of smoothening dielectric layer | |
KR100538748B1 (ko) | 집적 회로에서의 구리 상호 접속부 형성 방법 | |
CN102760696A (zh) | 通孔优先铜互连制作方法 | |
US6586347B1 (en) | Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits | |
CN104465506B (zh) | 铜互连中空气隙的形成方法 | |
CN102738076A (zh) | 通孔优先铜互连制作方法 | |
CN102522367A (zh) | 具有超厚顶层金属的集成电路的制作方法及集成电路 | |
CN102420179A (zh) | 超低介电常数薄膜铜互连的制作方法 | |
CN101459123B (zh) | 通孔及双镶嵌结构的形成方法 | |
CN102339790A (zh) | 半导体器件制作方法 | |
KR100945500B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120822 Termination date: 20191213 |
|
CF01 | Termination of patent right due to non-payment of annual fee |