CN102420179A - 超低介电常数薄膜铜互连的制作方法 - Google Patents

超低介电常数薄膜铜互连的制作方法 Download PDF

Info

Publication number
CN102420179A
CN102420179A CN2011102744968A CN201110274496A CN102420179A CN 102420179 A CN102420179 A CN 102420179A CN 2011102744968 A CN2011102744968 A CN 2011102744968A CN 201110274496 A CN201110274496 A CN 201110274496A CN 102420179 A CN102420179 A CN 102420179A
Authority
CN
China
Prior art keywords
etching
dielectric film
ultralow dielectric
diaphragm
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102744968A
Other languages
English (en)
Other versions
CN102420179B (zh
Inventor
陈玉文
黄晓橹
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110274496.8A priority Critical patent/CN102420179B/zh
Publication of CN102420179A publication Critical patent/CN102420179A/zh
Application granted granted Critical
Publication of CN102420179B publication Critical patent/CN102420179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种超低介电常数薄膜铜互连的制作方法，该种制作方法在超低介电常数薄膜上覆盖低介电常数保护膜，而后采用光刻、刻蚀，形成贯通低介电常数保护膜和超低介电常数薄膜的通孔和/或沟槽，在通孔和/或沟槽内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，形成铜的互连层。由于采用低介电常数保护膜，从而减少了多孔的超低介电常数薄膜在化学机械研磨中产生的缺陷，增强了低介电常数保护膜与下一步铜互连的刻蚀停止层的粘贴力，避免了在后续封装中的诱导应力引起热机械失效，同时改善了可靠性。

Description

超低介电常数薄膜铜互连的制作方法
技术领域
本发明涉及半导体技术，特别涉及一种超低介电常数薄膜铜互连的制作方法。
背景技术
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，芯片面积持续增大，互连引线的延迟时间已经可以与器件门延迟时间相比较。人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。为了减小互连造成的RC延迟，现已采用了多种措施。
互连之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟，而寄生电容C正比于电路层绝缘介质的相对介电常数k，因此使用低k材料作为不同电路层的绝缘介质代替传统的SiO2介质已成为满足高速芯片的发展的需要。
为了减小金属互连层之间的寄生电容，现有技术有使用低介电常数(low-k)材料甚至超低介电常数(untra-low-k)材料，而为了降低介电常数，低介电常数材料和超低介电常数材料一般被做成多孔、疏松的结构。然而多孔、疏松结构的超低介电常数材料不足之处在于：易碎、易被杂质污染导致在后续的制作过程中与其它层结合困难，同时互连层的外形、损伤、可靠性不容易控制；由于超低介电常数薄膜的硬度、模数小于传统用等离子化学气相沉积的SiO2介质，超低介电常数薄膜在化学机械研磨后存在很多缺陷，例如金属、研磨液滤渣残留，表面擦伤；由于超低介电常数薄膜的疏水性，导致在超低介电常数薄膜清洗过程中清洗效果不理想；多孔的超低介电常数薄膜与上层的刻蚀停止层粘贴力不够，超低介电常数薄膜与刻蚀停止层之间容易发生介质层分层，造成电路断路；同时在后续封装中的诱导应力易引起热机械失效。所以为了克服以上缺陷有在超低介电常数薄膜上覆盖一层基于SiO2介质的保护膜，但是所述基于SiO2介质的保护膜的增加带来了层间电容增大以及有效介电常数增大的问题。
发明内容
本发明的目的是提供一种超低介电常数薄膜铜互连的制作方法，以减少在化学机械研磨中产生的缺陷，增强低介电常数保护膜与下一步铜互连的刻蚀停止层的粘贴力，避免在后续封装中的诱导应力引起热机械失效，同时改善可靠性。
本发明的技术解决方案是一种超低介电常数薄膜铜互连的制作方法，包括以下步骤：
在硅片上沉积刻蚀停止层，在刻蚀停止层上沉积超低介电常数薄膜和低介电常数保护膜；
采用光刻、刻蚀工艺，形成贯通低介电常数保护膜和超低介电常数薄膜的通孔和/或沟槽；
在通孔和/或沟槽内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，化学机械研磨停止在低介电常数保护膜上，形成铜的互连层。
作为优选：所述方法采用光刻、刻蚀在超低介电常数薄膜内形成通孔和沟槽，且所述采用光刻、刻蚀在超低介电常数薄膜内形成通孔和沟槽的步骤包括以下步骤：
在低介电常数保护膜上沉积金属硬模，在金属硬模上沉积第一底部抗反射涂层，在第一底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口，刻蚀第一刻蚀窗口内的第一底部抗反射涂层和金属硬模，刻蚀停留在低介电常数保护膜上，去除光刻胶和第一底部抗反射涂层，在金属硬模中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口；
在上述结构表面沉积第二底部抗反射涂层，在第二底部抗反射涂层上涂覆光刻胶并通过光刻形成第三刻蚀窗口，所述第三刻蚀窗口用于在后续步骤中作为刻蚀通孔的窗口，所述第三刻蚀窗口与第二刻蚀窗口位置对应且第三刻蚀窗口大小小于第二刻蚀窗口；
刻蚀第三刻蚀窗口内的第二底部抗反射涂层、低介电常数保护膜和部分超低介电常数薄膜，形成底部尚未开通的通孔，去除光刻胶和第二底部抗反射涂层，暴露出第二刻蚀窗口；
刻蚀第二刻蚀窗口内的低介电常数保护膜和部分超低介电常数薄膜形成沟槽，在该刻蚀过程中，同步刻蚀底部尚未开通的通孔下方的超低介电常数薄膜和刻蚀停止层，形成通孔。
作为优选：所述方法采用光刻、刻蚀在超低介电常数薄膜内形成通孔或沟槽，且所述采用光刻、刻蚀在超低介电常数薄膜内形成通孔或沟槽的步骤包括以下步骤：
在低介电常数保护膜上沉积金属硬模，在金属硬模上沉积底部抗反射涂层，在底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口；
在第一刻蚀窗口内刻蚀底部抗反射涂层和金属硬膜，刻蚀停止在低介电常数保护膜上，再去除光刻胶和底部抗反射涂层，在金属硬膜中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀通孔或沟槽的窗口；
刻蚀第二刻蚀窗口内的低介电常数保护膜、超低介电常数薄膜和刻蚀停止层，形成通孔或沟槽。
作为优选：所述刻蚀停止层的材料为SiN或SiC或SiOC或SiOCN或SiCN。
作为优选：所述低介电常数保护膜材料为有机硅、聚合体、苯二氮、聚四氧乙烯、聚对二甲苯、聚醚、聚酰亚胺、聚酰胺、碳掺杂介质材料、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅中的至少一种。
作为优选：所述低介电常数保护膜的介电常数为2.9-3.1。
作为优选：所述低介电常数保护膜的厚度为
Figure BDA0000091634140000041
作为优选：所述超低介电常数薄膜采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述超低介电常数薄膜的介电常数为2.2-2.8。
作为优选：所述超低介电常数薄膜的厚度为
Figure BDA0000091634140000042
作为优选：所述金属硬模的材料为Ta或Ti或W或TaN或TiN或WN。
与现有技术相比，本发明采用低介电常数保护膜，由于低介电常数保护膜的硬度、模数比超低介电常数薄膜有所增加，从而本发明减少了在化学机械研磨中产生的缺陷，增强了低介电常数保护膜与下一步铜互连的刻蚀停止层的粘贴力，避免了在后续封装中的诱导应力引起热机械失效，同时改善了可靠性。
附图说明
图1是本发明制作流程图。
图2a-图2i是本发明一实施例制作流程中各个工艺步骤的剖面图。
图3a-图3f是本发明另一实施例制作流程中各个工艺步骤的剖面图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2a-图2i示出了本发明的一实施例，在本实施例中首先提供表面已形成有至少一层互连层的硅片，然后需要通过下述步骤在硅片表面的前层互连层上依序形成通孔和沟槽。为简化图示，在图2a-图2i中省略了前层互连层以下的硅片结构。
如图1所示，所述超低介电常数薄膜铜互连结构制作工艺如下：
在步骤1中，如图2a所示，在硅片200上沉积刻蚀停止层201，在刻蚀停止层201上沉积超低介电常数薄膜202和低介电常数保护膜203，所述刻蚀停止层201的材料为SiN或SiC或SiOC或SiOCN或SiCN，所述超低介电常数薄膜202采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述超低介电常数薄膜202的介电常数为2.2-2.8，所述低介电常数保护膜203的材料为有机硅、聚合体、苯二氮、聚四氧乙烯、聚对二甲苯、聚醚、聚酰亚胺、聚酰胺、碳掺杂介质材料、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅中的至少一种，所述低介电常数保护膜203的介电常数为2.9-3.1。
在步骤2中，采用光刻、刻蚀工艺，在超低介电常数薄膜202和低介电常数保护膜203内形成通孔和沟槽，具体步骤如下：
如图2b所示，在低介电常数保护膜203上沉积金属硬模204，所述金属硬模的材料为Ta或Ti或W或TaN或TiN或WN。然后在金属硬模204上沉积第一底部抗反射涂层205，在第一底部抗反射涂层205上涂覆光刻胶206并通过光刻形成第一刻蚀窗口206a，再如图2c所示，刻蚀第一刻蚀窗口206a内的第一底部抗反射涂层205和金属硬模204，刻蚀停留在低介电常数保护膜203上，去除光刻胶206和第一底部抗反射涂层205，在金属硬模204中形成第二刻蚀窗口204a，所述第二刻蚀窗口204a用于在后续步骤中作为刻蚀沟槽的窗口；
如图2d所示，在上述结构表面沉积第二底部抗反射涂层207，在第二底部抗反射涂层207上涂覆光刻胶208并通过光刻形成第三刻蚀窗口208a，所述第三刻蚀窗口208a用于在后续步骤中作为刻蚀通孔的窗口，所述第三刻蚀窗口208a与第二刻蚀窗口204a位置对应且第三刻蚀窗口208a大小小于第二刻蚀窗口204a；
如图2e所示，刻蚀第三刻蚀窗口208a内的第二底部抗反射涂层207、低介电常数保护膜203和部分超低介电常数薄膜202，形成底部尚未开通的通孔209a，再如图2f所示，去除光刻胶208和第二底部抗反射涂层207，暴露出第二刻蚀窗口204a；
如图2g所示，刻蚀第二刻蚀窗口204a内的低介电常数保护膜203和部分超低介电常数薄膜202形成沟槽210，在该刻蚀过程中，同步刻蚀底部尚未开通的通孔209a下方的超低介电常数薄膜202和刻蚀停止层201，形成通孔209。
在步骤3中，如图2h所示，在通孔209和沟槽210内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，形成金属层211，如图2i所示，采用化学机械研磨除去低介电常数保护膜203上的金属层211、金属硬模204，停留在低介电常数保护膜203上，经研磨步骤后保留的低介电常数保护膜203的厚度为
Figure BDA0000091634140000061
形成铜的互连结构212，由于低介电常数保护膜203的硬度、模数比超低介电常数薄膜202有所增加，从而本实施例的铜互连减少了在化学机械研磨中产生的缺陷，增强了低介电常数保护膜与下一步铜互连的刻蚀停止层的粘贴力，避免了在后续封装中的诱导应力引起热机械失效，同时改善了可靠性。
图3a-图3f示出了本发明的另一实施例，在本实施例中首先提供表面已形成有至少一层互连层的硅片，然后需要通过下述步骤在硅片表面的前层互连层上形成通孔或沟槽。为简化图示，在图3a-图3f中省略了前层互连层以下的硅片结构。
本发明的另一实施例制作流程如下，在步骤1中，如图3a所示，在前层互连层300上沉积刻蚀停止层301，在刻蚀停止层301上沉积超低介电常数薄膜302和低介电常数保护膜303，所述刻蚀停止层301的材料为SiN或SiC或SiOC或SiOCN或SiCN，所述超低介电常数薄膜302采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述超低介电常数薄膜302的介电常数为2.2-2.8，所述低介电常数保护膜303的材料为有机硅、聚合体、苯二氮、聚四氧乙烯、聚对二甲苯、聚醚、聚酰亚胺、聚酰胺、碳掺杂介质材料、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅中的至少一种，所述低介电常数保护膜303的介电常数为2.9-3.1。
在步骤2中，采用光刻、刻蚀工艺，在超低介电常数薄膜和低介电常数保护膜内形成通孔或沟槽，所述步骤包括如下步骤：
如图3b所示，在低介电常数保护膜303上沉积金属硬模304，所述金属硬模304的材料为Ta或Ti或W或TaN或TiN或WN，在金属硬模304上沉积底部抗反射涂层305，在底部抗反射涂层305上涂覆光刻胶306并通过光刻形成第一刻蚀窗口306a，再如图3c所示，在第一刻蚀窗口306a内刻蚀底部抗反射涂层305和金属硬膜304，刻蚀停止在低介电常数保护膜303上，再去除光刻胶306和底部抗反射涂层305，在金属硬模304中形成第二刻蚀窗口304a，所述第二刻蚀窗口304a用于后续步骤中作为刻蚀沟槽或通孔的窗口。
如图3d所示，刻蚀第二刻蚀窗口304a内的低介电常数保护膜303、超低介电常数薄膜302和刻蚀停止层301，形成与前层互连层相连的通孔或沟槽307。
在步骤3中，如图3e所示，在通孔或沟槽307内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，形成金属层308，如图3f所示，采用化学机械研磨除去低介电常数保护膜303上的金属层308、金属硬模304，停留在低介电常数保护膜303上，经研磨步骤后保留的低介电常数保护膜303的厚度为
Figure BDA0000091634140000071
形成铜的互连结构309。由于低介电常数保护膜303的硬度、模数比超低介电常数薄膜302有所增加，从而本实施例中的铜互连减少了在化学机械研磨中产生的缺陷，增强了低介电常数保护膜与下一步铜互连的刻蚀停止层的粘贴力，避免了在后续封装中的诱导应力引起热机械失效，同时改善了可靠性。
虽然本发明的实施例是在前层互连层上做通孔和/或沟槽，但是本发明不限于此，还可以直接做在硅片表面的器件层上，或者应用到其它类似于通孔、沟槽的结构中。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (10)

1.一种超低介电常数薄膜铜互连的制作方法，包括以下步骤：
在硅片上沉积刻蚀停止层，在刻蚀停止层上沉积超低介电常数薄膜和低介电常数保护膜；
采用光刻、刻蚀工艺，形成贯通低介电常数保护膜和超低介电常数薄膜的通孔和/或沟槽；
在通孔和/或沟槽内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，化学机械研磨停止在低介电常数保护膜上，形成铜的互连层。
2.根据权利要求1所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述方法采用光刻、刻蚀在超低介电常数薄膜内形成通孔和沟槽，且所述采用光刻、刻蚀在超低介电常数薄膜内形成通孔和沟槽的步骤包括以下步骤：
在低介电常数保护膜上沉积金属硬模，在金属硬模上沉积第一底部抗反射涂层，在第一底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口，刻蚀第一刻蚀窗口内的第一底部抗反射涂层和金属硬模，刻蚀停留在低介电常数保护膜上，去除光刻胶和第一底部抗反射涂层，在金属硬模中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口；
在上述结构表面沉积第二底部抗反射涂层，在第二底部抗反射涂层上涂覆光刻胶并通过光刻形成第三刻蚀窗口，所述第三刻蚀窗口用于在后续步骤中作为刻蚀通孔的窗口，所述第三刻蚀窗口与第二刻蚀窗口位置对应且第三刻蚀窗口大小小于第二刻蚀窗口；
刻蚀第三刻蚀窗口内的第二底部抗反射涂层、低介电常数保护膜和部分超低介电常数薄膜，形成底部尚未开通的通孔，去除光刻胶和第二底部抗反射涂层上，暴露出第二刻蚀窗口；
刻蚀第二刻蚀窗口内的低介电常数保护膜和部分超低介电常数薄膜形成沟槽，在该刻蚀过程中，同步刻蚀底部尚未开通的通孔下方的超低介电常数薄膜和刻蚀停止层，形成通孔。
3.根据权利要求1所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述方法采用光刻、刻蚀在超低介电常数薄膜内形成通孔或沟槽，且所述采用光刻、刻蚀在超低介电常数薄膜内形成通孔或沟槽的步骤包括以下步骤：
在低介电常数保护膜上沉积金属硬模，在金属硬模上沉积底部抗反射涂层，在底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口；
在第一刻蚀窗口内刻蚀底部抗反射涂层和金属硬膜，刻蚀停止在低介电常数保护膜上，再去除光刻胶和底部抗反射涂层，在金属硬膜中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀通孔或沟槽的窗口；
刻蚀第二刻蚀窗口内的低介电常数保护膜、超低介电常数薄膜和刻蚀停止层，形成通孔或沟槽。
4.根据权利要求1所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述刻蚀停止层的材料为SiN或SiC或SiOC或SiOCN或SiCN。
5.根据权利要求1所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述低介电常数保护膜材料为有机硅、聚合体、苯二氮、聚四氧乙烯、聚对二甲苯、聚醚、聚酰亚胺、聚酰胺、碳掺杂介质材料、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅中的至少一种。
6.根据权利要求1所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述低介电常数保护膜的介电常数为2.9-3.1。
7.根据权利要求1所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述低介电常数保护膜的厚度为
Figure FDA0000091634130000021
8.根据权利要求1所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述超低介电常数薄膜采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述超低介电常数薄膜的介电常数为2.2-2.8。
9.根据权利要求1所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述超低介电常数薄膜的厚度为
Figure FDA0000091634130000022
10.根据权利要求2或3所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述金属硬模的材料为Ta或Ti或W或TaN或TiN或WN。
CN201110274496.8A 2011-09-15 2011-09-15 超低介电常数薄膜铜互连的制作方法 Active CN102420179B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110274496.8A CN102420179B (zh) 2011-09-15 2011-09-15 超低介电常数薄膜铜互连的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110274496.8A CN102420179B (zh) 2011-09-15 2011-09-15 超低介电常数薄膜铜互连的制作方法

Publications (2)

Publication Number Publication Date
CN102420179A true CN102420179A (zh) 2012-04-18
CN102420179B CN102420179B (zh) 2014-03-12

Family

ID=45944517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110274496.8A Active CN102420179B (zh) 2011-09-15 2011-09-15 超低介电常数薄膜铜互连的制作方法

Country Status (1)

Country Link
CN (1) CN102420179B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867810A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 一种具有多孔结构的双大马士革结构
CN102881639A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种改善双大马士革工艺中kink缺陷的方法
CN103633015A (zh) * 2012-08-23 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679161A (zh) * 2002-09-04 2005-10-05 皇家飞利浦电子股份有限公司 嵌入式金属互连的制造方法
US20080171433A1 (en) * 2007-01-11 2008-07-17 Huang Chun-Jen Damascene interconnection structure and dual damascene process thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679161A (zh) * 2002-09-04 2005-10-05 皇家飞利浦电子股份有限公司 嵌入式金属互连的制造方法
US20080171433A1 (en) * 2007-01-11 2008-07-17 Huang Chun-Jen Damascene interconnection structure and dual damascene process thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633015A (zh) * 2012-08-23 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103633015B (zh) * 2012-08-23 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN102867810A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 一种具有多孔结构的双大马士革结构
CN102881639A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种改善双大马士革工艺中kink缺陷的方法
CN102867810B (zh) * 2012-09-17 2015-06-03 上海华力微电子有限公司 一种具有多孔结构的双大马士革结构

Also Published As

Publication number Publication date
CN102420179B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
US7459792B2 (en) Via layout with via groups placed in interlocked arrangement
CN103378033B (zh) 衬底通孔及其形成方法
US7224068B2 (en) Stable metal structure with tungsten plug
CN102315163A (zh) 超低介电常数薄膜铜互连的制作方法
CN102324401B (zh) 铜互连结构的制作方法
CN102364673A (zh) 一种铜互连的形成方法
CN102569176A (zh) 制备双大马士革结构的方法
CN100382278C (zh) 嵌入式金属互连的制造方法
US9184134B2 (en) Method of manufacturing a semiconductor device structure
CN102420179B (zh) 超低介电常数薄膜铜互连的制作方法
KR100703968B1 (ko) 반도체 소자의 배선 형성 방법
CN102412191B (zh) 可检测大马士革籽晶层和阻挡层的透射电镜样品制备方法
CN102446845A (zh) 一种改善超厚顶层金属诱导晶圆翘曲变形的方法
JP2001007114A (ja) 半導体装置およびその製造方法
CN103904025A (zh) 提高金属连线电迁移可靠性的方法
JP2008071980A (ja) 半導体装置の製造方法
CN102324403B (zh) 超低介电常数薄膜铜互连的制作方法
CN102420212A (zh) 超低介电常数薄膜铜互连结构及其制作方法
CN1855420A (zh) 一种利用铜选择性淀积的大马士革工艺
CN102339790A (zh) 半导体器件制作方法
US6239023B1 (en) Method to reduce the damages of copper lines
JP2005317835A (ja) 半導体装置
CN102693937B (zh) 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法
CN104362139B (zh) 铜互连的扩散阻挡层、半导体器件及其制造方法
US9607926B2 (en) Probe pad design to reduce saw defects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant