CN101170106A - 叠层芯片封装及其制造方法和系统 - Google Patents

叠层芯片封装及其制造方法和系统 Download PDF

Info

Publication number
CN101170106A
CN101170106A CNA2007101816591A CN200710181659A CN101170106A CN 101170106 A CN101170106 A CN 101170106A CN A2007101816591 A CNA2007101816591 A CN A2007101816591A CN 200710181659 A CN200710181659 A CN 200710181659A CN 101170106 A CN101170106 A CN 101170106A
Authority
CN
China
Prior art keywords
plane
layer
area
chip
source voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101816591A
Other languages
English (en)
Other versions
CN101170106B (zh
Inventor
劳伊德·A.·沃斯
弗兰西斯科·普雷达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101170106A publication Critical patent/CN101170106A/zh
Application granted granted Critical
Publication of CN101170106B publication Critical patent/CN101170106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了叠层芯片封装及其制造方法和系统。在对于封装的所有区域使用理想电压参考、并且仍可避免电压参考的非连续性的同时，用于在叠层封装中的多层连续地参考信号的机制从一层到另一层提供用于信号的连续通路。参考平面调整引擎分析封装设计，并且识别对于封装的所有区域的理想顶平面，所述封装的所有区域包括特定芯片下的区域和不在芯片下的区域。然后，参考平面调整引擎修改封装设计以重新定位地平面、源电压平面、信号平面和各层之间的通孔，以保持连续电压参考而不管顶层。参考平面调整引擎将得到的混合电压平面封装提供给设计分析引擎。封装制造系统制造封装。

Description

叠层芯片封装及其制造方法和系统
技术领域
本申请一般涉及一种改进的封装设计配置。更具体地说，本申请涉及用于在叠层封装中的多层上连续地参考信号的方法和设备。
背景技术
小片(die)是包含器件的功能组件的未封装的硅片。在此处“小片”也指“芯片”，是包含集成电路的硅片的正式术语。封装是一种外壳，芯片进入其中以便插入或焊接到印制电路板上。封装提供到引脚的电接线和连接。一个盖子覆盖芯片并与封装粘合。
本发明的示例性方面涉及一种改进的封装设计配置，其具有用于经过叠层封装的多层传送的信号的连续参考电压。接着是有关叠层封装的讨论，以便为本发明的示例性方面提供上下文；然而，在此处说明的例证性的实施例不应局限于任何特定的封装类型。
芯片是使用例如，焊接、可控坍塌芯片连接、或引线粘合而粘合到封装的。在相关技术领域中已公知其它封装配置，例如倒装。创建用于芯片的支架对于未启动的那些似乎是微不足道的，但对尺寸缩小而复杂性增大的芯片提供越来越多的输入/输出(I/O)互联的能力是经常存在的问题。
普通芯片封装是双列直插式封装(DIP)。DIP是矩形芯片外壳，其两个长度侧具有引线(引脚)。小电线将芯片粘合至金属引线，所述引线缠绕在插入插座或焊接在电路板上的蜘蛛状的脚上。陶瓷双列直插式封装(CDIP)是由陶瓷材料制成的一种陶瓷DIP。CDIP封装是由陶瓷材料制成的，并且通常使用通过铜焊附接到两侧的镀金引线、以及使用金属密封物粘合到封装的金属盖。CERDIP使用陶瓷盖，该陶瓷盖使用玻璃密封物粘合到封装。塑料有引线芯片载体(PLCC)封装是塑料的、通常为方形的、在四周包含引线的表面设置芯片封装。引线(引脚)向下和后延伸到外壳的小缺口的下面和里面。陶瓷四边引脚(CERQUAD)封装是基本为方形的、陶瓷的、表面设置芯片封装。CERQUAD封装使用陶瓷盖，该陶瓷盖使用玻璃密封物粘合到封装。CERQUAD封装在四边上具有引脚，该引脚像PLCC封装的引脚一样缠绕在下面。
倒装式塑料球栅阵列(FlxI/OTM或FCPBGA)使用多层有机衬底方案。FCPBGA的出现允许电路设计者将信号I/O设置于芯片的任何位置。这种方法也被称为面积阵列I/O或芯(core)I/O。芯片的活性表面上的焊接凸块用于连接衬底。使芯片翻转、面向下、并且将凸块焊接到封装的表面。向板提供低电感的电路的同时，封装上的焊接球的阵列固定到主电路板上。“FlxI/OTM”是LSI Logic公司在美国、其它国家、或者两者的商标。
接点栅格阵列(LGA)是在封装底部包含端头的封装。曝光的封装必须安装到印制电路板上，必须进行适当的连接以使装置恰当地工作。使用接点栅格阵列封装和其它表面安装连接器的一个主要原因是为了添加在印制电路板的区域内进行连接的引脚的数量。在少量的空间内具有更多引脚使得用户可添加芯片与印制电路板之间的电连接的数量。另外，LGA提供了从引脚到板上的连接点的更短的距离。这有助于通过减少引线的电感和电容来保证信号的清晰和质量。使用球栅阵列(BGA)技术，焊球用于进行从芯片到板的封装面积分布连接。BGA提供提高的电气性能水平。另外，这些产品公知为比引脚和插座转接器更耐热。本领域的技术人员还知道其它封装类型。
封装由被绝缘层分离的多个导电层组成。导电层承载着参考源电压、地电压或由芯片提供的信号。需要使信号平面在封装中位于封装中的源电压(VDD)平面和地(GND)平面之间，以提供参考电压和对来自芯片并在封装中传输的信号的屏蔽。每个信号通道都是闭合电路的一部分。如果信号很强，则将其提高到源电压，并且电流必须传输到地面。如果信号很弱，则将其降低至地面，并且电流必须从电源传输到地电位。在任一情况下，信号都必须具有回路(return path)。
当信号在信号平面传送时，该信号理想地在附近具有回路、参考电压。在附近没有参考电压，信号将找到其它回路。其它回路可具有不同阻抗，其将使信号失真，因为阻抗的不同改变了在端部被反射的信号的量。
必须形成闭合电路的整个信号通道可被看作诸如导体对的传输线。当信号沿导体对传播时，每个新的截面像小的集总电路元件一样以电方式工作。在其被称为无损模型的最简单的形式中，传输线的等效电路具有电感和电容。这些元件沿传输线的长度均匀地分布。
附近没有参考电压，必须形成闭合电路的信号通道类似有损耗传输线模型，其中电路的截面是不均匀的。闭合电路的某些截面可能具有添加的阻抗。使用有损耗传输线模型，存在来自特性阻抗的变化的反射，该反射使被传输的信号变差。
由于芯片设计的不同，一个芯片可更适合具有在顶部的地平面，而另一个芯片更适合具有在顶部的电压源平面。另外，即使在顶部具有源电压平面也可在特定芯片的下面的区域提供理想电压参考，在顶部具有源电压平面可在远离芯片的区域中引起可靠性的问题。
作为特定的示例，提供到封装中的较低层的通孔需要使顶层破裂。例如，封装设计可要求地平面在顶部；然而，在封装设计的特定区域中，特定芯片需要高度集中的通孔到较低层、到源电压平面或信号平面。这将导致参考电压的破裂。也就是说，由于芯片设计和所选的顶层，信号层可从顶层的洞下经过，并且在这些区域中，信号通道可能不具有理想传输线特性。
混合平面设计对于封装的某些区域使用一个在顶部的电压平面，而对于其它区域使用另一个在顶部的电压平面。例如，基于特定芯片，用户可确定在顶部具有源电压平面是理想的，以避免由于对连接较低层必要的通孔的数量而在顶层具有过多洞；而在顶部具有地平面对不位于芯片下面的区域是理想的。实际上，在同一封装中，用户可基于一个芯片确定一个电压平面是优选的，而基于第二个芯片确定另一电压平面是优选的。
在芯片区域下面，信号平面可通过被设置于源电压平面之下和地平面之上具有参考电压。在不位于芯片下面的区域中，信号平面可通过被设置于地平面之下和源电压平面之上具有参考电压。这种设计试图对封装的所有区域提供理想参考电压；然而，信号平面可跨越一个参考电压切换或断开的空间，这导致在接收端的信号的失真和质量的降低。
发明内容
根据例证性实施例的示例性方面，当对于封装的所有区域使用理想的电压参考，并且还避免电压参考的中断的同时，将用于信号的通路从一层提供到另一层。参考平面调整引擎分析封装设计并且识别对于封装的所有区域的理想顶平面，该区域包括在特定芯片下的区域和不在芯片下的区域。然后，参考平面调整引擎修改封装设计以定位信号平面和电压平面、以及各层之间的通孔，以保持连续电压参考而不管顶层，且无需对封装添加层。参考平面调整引擎将产生的混合电压平面封装设计提供给设计分析引擎。封装制造系统制造封装。
在一个例证性的实施例中，叠层芯片封装包括多个绝缘层和多个构成图案的(patterned)导电层，所述构成图案的导电层包括第一层、第四层和连续的绝缘层之间的两个中间层。使用通孔将选择性部分连接在层之间，所述通孔延伸穿过连续绝缘层。第一芯片下的第一层的第一区域被连接到源电压。第二芯片下的第一层的第二区域被连接到地电位。将导电信号平面安置在多个导电层之中的一个导电层中，并且从第一芯片下延伸至第二芯片下。通过连接到源电压的第二导电层和连接到地电位的第四导电层的平稳接近(balanced proximity)，信号平面从第一芯片下至第二芯片下保持相对一致的阻抗，而无需对叠层芯片封装添加层。
在一个例证性实施例中，使用一个或更多的通孔，将源电压平面从第一区域的第一层连接至第二区域的两个中间层中的一个。在另一例证性实施例中，使用一个或更多通孔将导电信号平面从第一区域的两个中间层中的第二层连接至第二区域中的两个中间层中的第三层。在又一例证性实施例中，使用一个或更多的通孔将地平面从第一区域的第三层连接至第二区域的第四层，从而信号平面保持对源电压平面和地层的平稳接近。
在另一例证性实施例中，将第二芯片下的顶层的第三区域连接到源电压。导电信号平面位于多个导电层之间，从而通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，导电信号平面的通路从第二区域下到第三区域下保持相对一致的阻抗。
在另一例证性实施例中，制造叠层芯片封装的方法包括接收用于叠层芯片封装的叠层封装设计、对于叠层封装设计的笫一区域中的第一导电层识别第一优选电压平面、以及对于叠层封装设计的第二区域中的第一导电层识别第二优选电压平面，其中所述叠层芯片封装具有多个绝缘层、以及包括第一导电层、第四导电层和两个中间导电层的多个构成图案的导电层。第一优选电压平面是源电压平面或地平面中的一个，并且第二优选电压平面是源电压平面和地平面中的另一个。所述方法还包括将信号平面、源电压平面和地平面在多个导电层之中定位，从而通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，信号平面的通路从第一区域下到第二区域下保持相对一致的阻抗，而无需对叠层芯片封装添加层，以形成混合电压平面封装设计。所述方法还包括基于混合电压平面封装设计来制造叠层芯片封装。
在一个示例性实施例中，第一区域是在第一芯片之下，其中第一电压平面是源电压平面。在又一示例性实施例中，第二区域不在芯片之下，其中第二优选电压平面是地平面。
在又一实施例中，所述方法还包括对于第二芯片下的叠层封装设计的第三区域中的第一导电层来识别第三优选电压平面。第三优选电压平面是源电压平面。定位步骤包括在多个导电层中定位信号平面、源电压平面和地平面，以通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，使信号平面的通路从第二区域下到第三区域下保持相对一致的阻抗，而无需对叠层封装设计添加层。
在另一示例性实施例中，定位步骤包括：使用一个或更多通孔将源电压平面从第一区域中的第一层连接到第二区域中的两个中间层中的第二层。在又一示例性实施例中，定位步骤包括：使用一个或更多通孔将信号平面从第一区域中的两个中间层中的第二层连接到第二区域中的两个中间层中的第三层。在又一示例性实施例中，定位步骤包括：使用一个或更多通孔将地平面从第一区域中的两个中间层中的第三层连接到在第二区域中的第四层，以使信号平面保持到源电压平面和地平面的平稳接近。
在另一例证性的实施例中，用于制造叠层芯片封装的系统包括封装设计系统，所述封装设计系统提供用于叠层芯片封装的叠层封装设计，所述叠层芯片封装具有多个绝缘层和多个构成图案的导电层，所述构成图案的导电层包括第一导电层、第四导电层和两个中间导电层。所述系统还包括设计分析引擎，所述设计分析引擎对于叠层封装设计的第一区域中的第一导电层识别第一优选电压平面，并且对于叠层封装设计的第二区域中的第一导电层识别第二优选电压平面。第一优选电压平面是源电压平面或地平面中的一个，并且第二优选电压平面是源电压平面和地平面的另一个。所述系统还包括参考平面调整引擎，所述参考平面调整引擎在多个导电层之中定位信号平面、源电压平面和地平面，以通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，使信号平面的通路从第一区域下到第二区域下保持相对一致的阻抗，而无需对叠层封装设计添加层，以形成混合电压平面封装设计。所述系统还包括封装制造系统，所述封装制造系统基于混合电压平面封装设计制造叠层芯片封装。
在一个示例性实施例中，第一区域在第一芯片之下，其中第一电压平面是源电压平面。在又一示例性实施例中，第二区域不在芯片之下，其中第二优选电压平面是地平面。
在又一示例性实施例中，设计分析引擎对于第二芯片下的叠层封装设计的第三区域中的第一导电层识别第三优选电压平面。第三优选电压平面是源电压平面。参考平面调整引擎在多个导电层中定位信号平面、源电压平面和地平面，以通过到连接到源电压的导电层和连接到地电位的导电层的平稳接近，使信号平面的通路从第二区域下到第三区域下保持相对一致的阻抗，而无需对叠层封装设计添加层。
在另一示例性实施例中，参考平面调整引擎使用一个或更多通孔将源电压平面从第一区域中的第一层连接到第二区域中的两个媒介导电层中的第二层。在又一示例性实施例中，参考平面调整引擎使用一个或更多通孔将信号平面从第一区域中的第二层连接到第二区域中的两个媒介导电层中的第三层。
在又一示例性实施例中，参考平面调整引擎使用一个或更多通孔将地平面从第一区域中的第三层连接到第二区域中的第四层，以使信号平面保持到源电压平面和地平面的平稳接近。
考虑到下面对本发明的示例性实施例的详细描述，本发明的这些和其他特征和优点将被说明，或对本领域的技术人员变得更加明了。
附图说明
在附加的权利要求中阐述了作为发明的特性的新颖的特征。然而，当结合附图阅读时，发明本身和使用的优选模式、还有其目标和优点最好将通过参考下面的例证性实施例的详细说明来理解，其中：
图1图示了顶部具有接地电压平面的示例芯片封装；
图2图示了顶部具有源电压平面的示例芯片封装；
图3图示了具有混合顶平面的示例芯片封装；
图4图示了顶部具有接地电压平面的示例芯片封装，其通过添加层而满足了可靠性的需要；
图5图示了根据例证性实施例的具有混合顶平面的芯片封装的示例横截面；
图6是根据一个示例性实施例的用于生成混合顶平面封装的系统的示例性框图；
图7是图示了根据示例性实施例的具有参考平面调整的设计分析引擎的操作的流程图；
具体实施方式
例证性实施例提供一种改进的机制，所述机制用于在叠层封装中的多层上连续参考(reference)信号。为了说明改进的封装设计配置和已知的叠层封装的主要配置的不同，将首先参考图1-4，图1-4示出了已知封装设计的各种视图。
图1图示了具有地电压(或电位)平面在顶部的芯片封装的示例横截面。所述封装包括芯片102和芯片104，芯片102和芯片104设置于封装100之上。封装100包括多个绝缘层106和多个构成图案的导电层108。封装100也可以称为“芯片载体”或“衬底”。例如，可以使用密封封条138将芯片102、104密封到封装衬底。
在图1中描述的示例中，地电压平面112是顶部电压平面。芯片102可以使用导电粘合122被连接到地(GND)平面112，导电粘合122可以是例如，焊料、可控制的倒塌芯片连接(C4)、或接线粘合。例如，本领域的普通技术人员将识别出可以使用的其它封装配置，诸如倒装芯片。
需要提供用于来自芯片102并且传输穿过封装的信号的电压参考。在图1描述的示例中，芯片102通过通孔124连接到源电压平面114。芯片102通过通孔126连接到信号平面116。信号平面116将由芯片102上的元件产生的信号承载至封装100外部的器件或一个或更多的其它芯片，诸如封装100上的芯片104。
在该情况下，信号平面116凭借被定位于地平面112和源电压平面114之间而具有电压参考。将信号平面116设置在电压平面112和地平面114之间为信号提供了平稳的返回通路，平稳的返回通路导致更稳定的信号。
注意，然而在区域130中，电压和信号连接导致地平面112中的间隙。到封装设计的特定区域的较低层的通孔的高度集中可导致电压参考的中断。也就是说，由于该封装设计，信号平面116可以在地平面112的孔下通过；因此，电压参考可以是不连续的，意味着传输线模型可以不表示为一系列具有相等的电感、电容和阻抗的统一电路。该不合规格的参考可以导致不利的传输线性效应。
在描述的示例中，在芯片102下，信号平面116没有在区域130中提供平稳的电压参考。考虑到芯片102的布局，可以确定对于芯片102下的区域源电压平面是更好的顶层。
图2图示了源电压平面在顶部的芯片封装的示例横截面。该封装包括设置于封装200之上的芯片202与芯片204。封装200包括多个绝缘层206和多个构成图案的导电层208。在图2描述的示例中，源电压(VDD)平面214是顶部电压平面。芯片202可以使用导电粘合224连接到源电压平面214，导电粘合224可以是例如，焊料、可控制的倒塌芯片连接(C4)、或键合线。
在图2描述的示例中，芯片202通过通孔222连接到地(GND)平面212。芯片202通过通孔226连接到信号平面216。信号平面216将由芯片202上的元件产生的信号承载至封装200外部的器件或一个或者更多的其它芯片，诸如封装200上的芯片204。
在该情况下，信号平面216凭借被定位于源电压平面214和地平面212之间而具有电压参考，该电压参考导致更稳定的信号。如上所述，封装的一个区域可以更适合在顶部具有地平面，而封装的另一个区域可以更适合在顶部具有源电压平面。因此，如图1，尽管当将封装作为整体考虑时地平面可以是优选的顶平面，对于特定芯片下的区域地平面可能不理想。另一方面，如图2中，对于整个封装在顶部具有源电压平面，可能在远离芯片的区域中导致可靠性的问题。
图3图示了具有混合顶平面的芯片封装的横截面示例。该封装包括芯片302和芯片304，芯片302和芯片304设置在封装300上。封装300包括多个绝缘层306和多个导电层308。在图3描述的示例中，源电压(VDD)平面314是芯片302下的顶部电压平面，而地平面312是芯片304下、以及不在芯片302或芯片304下的区域的顶平面，例如在芯片302和304之间的区域。在这里这被称作“混合平面”。
在图3中描述的示例中，信号平面316凭借被定位于不在芯片302的区域之下的源电压平面314之下和地平面312之上而具有电压参考。然而，在区域330中，在芯片302之下，因为顶平面从源电压平面314转换为地平面312，所以信号平面不具有平稳的电压参考。因为相同信号通路跨越两个不同的参考平面，所以该设计被称作“混合参考”。
混合参考可以尝试对封装300的所有区域提供理想的电压参考；然而，信号平面316跨越空隙330，在空隙330存在电压参考的中断，该中断在接收端导致信号的失真和信号质量的退化。因为传输线模型不统一，所以图3中的混合参考缺乏理想的传输线特性。电压参考的传送和反向导致阻抗变化，该阻抗变化导致退化信号的反射。
图4图示了通过加上一层来满足可靠性要求，具有顶部的地电压平面的芯片封装的示例横截面。该封装包括芯片402和芯片404，芯片402和芯片404设置在封装400上。封装400包括多个绝缘层406和多个导电层408。在图4描述的示例中，地层432是越过封装400的顶平面。也就是说，添加了额外的层、层450以使统一的顶平面越过封装，在该情况下该额外的层为地平面432。
剩余的层关于图2中所示的示例向下移动一层。源电压(VDD)平面414是在芯片402下的“顶部”电压平面，并且地平面412是在芯片404下的“顶部”平面，其中“顶部”平面实际上是位于添加层432之下的层。因为地层432防止了不在芯片之下的区域中的任何可靠性问题，所以不在芯片402或芯片404之下的区域中的“顶部”平面现在可以是源电压平面或地平面。同时，信号平面416保持平稳的电压参考。然而，该设计需要额外的层，对于封装设计和制造将添加成本和复杂度。
根据例证性实施例的示例性方面，当对于封装的所有区域使用理想电压参考并且仍可避免电压参考的非连续性时，将用于信号的通路从一层提供到另一层。根据一个例证性实施例，参考平面调整引擎分析封装设计，并且对于封装的所有区域识别理想的顶部平面，封装的所有区域包括特定芯片下的区域和不在芯片下的区域。然后，参考平面调整引擎修改封装设计，以重新定位地平面、源电压平面、信号平面和层之间的通孔，以保持连续电压参考而不管顶层，以满足用于所有区域的理想顶部电压平面。参考平面调整引擎将导致的混合电压平面封装设计提供给设计分析引擎。封装制造系统制造封装。
图5图示了根据示例性实施例的具有混合顶平面的芯片封装的示例横截面。该封装包括设置在封装500上的芯片502和芯片504。封装500包括多个绝缘层506和多个导电层508。在图5中描述的示例中，源电压(VDD)平面514是在芯片502下的顶部电压平面，并且地平面512是不在芯片502下的区域中的顶平面。这被称作“混合平面”。
在图5中描述的示例中，在区域530中，信号平面516凭借被设置在芯片502的区域下的源电压平面514下面和地平面532上面而具有电压参考。信号平面516上承载的电压将在GND和VDD之间；因此，通过在电压平面514和地平面532之间设置信号平面516提供电压参考而导致更稳定的信号。
定位地平面、源电压平面和信号平面，还有层之间的通孔，以保持连续电压参考而不管顶层，并且无需对封装添加层。例如，使用通孔522将地信号从层512连接至层532。通孔524用于将源电压平面向下连接至层534。在不在芯片502之下的区域中，例如区域540，信号平面516凭借被定位于源电压平面534下面和地平面532上面而具有电压参考。
将信号平面516定位于从芯片502之下延伸至芯片504之下的导电层中。信号平面516通过连接到源电压的导电层与连接到地电位的导电层的平稳接近，来保持从芯片502之下至芯片504之下的相对一致的阻抗，而没有对叠层芯片封装添加层。
图5中所示的横截面视图图示了具有连续电压参考的混合顶平面设计的示例。图5中所示的示例不意味着对特定封装设计的任何结构限制。也就是说，根据例证性实施例混合顶平面设计可以关于哪个电压平面在封装的各个区域的顶部、电压和信号平面如何在层之间连接、在封装的各个区域中使用哪个电压参考等而改变。例如，封装可以在相同封装上包括很多芯片。芯片将可能具有更多信号通路，并要求到地平面和/或源电压平面的更多连接。根据例证性实施例，对具有连续电压参考的混合顶平面设计的变化对在本领域的普通技术人员来说是显而易见的。
根据例证性实施例的具有连续电压参考的混合顶平面设计例如，通过使到较低层的通孔最小化，以使芯片信号的启动扇出被参考(reference)为在芯片的稠密C4区的它们的优选电压平面。根据例证性实施例的具有连续电压参考的混合顶平面设计还允许在衬底顶部表面、或必须在相同层上具有用于功率分布或信号参考的混合电压平面的另外区域使用混合电压平面。此外，在避免对衬底添加另外的层的需要的同时，可以设计和制造根据例证性实施例的具有连续电压参考的混合顶平面设计，从而简化制造工艺并且避免另外的成本。
如上所述的封装可以是用于集成电路芯片的设计的一部分。封装设计可以创建为图形计算机程序语言，并且存储在计算机存储介质(诸如硬盘、磁带、物理硬盘驱动或诸如在存储访问网络中的虚拟硬盘驱动)中。如果设计者不制造芯片封装或用于制造芯片封装的光刻掩膜，该设计者可通过物理方法(例如，通过提供存储该设计的存储介质的拷贝)或电子地(例如，通过因特网)直接地或间接地将作为结果的设计传送至这样的实体。然后，将存储设计转换为用于光刻掩膜的制造的适当的格式(例如，GDSII)，该格式典型地包括正在被讨论的、将形成在衬底上的设计的多个拷贝。利用光刻掩膜来定义将被刻蚀或进行其他处理的衬底的区域(和/或在其上的层)。
制造商可以将得到的芯片封装作为没有芯片的单独封装、或作为具有粘合到封装的芯片的完整的芯片封装来销售。在后者的情况下，芯片被安装在芯片封装(诸如具有引线的塑料载体，该引线被配置为附着到母板或其他更高级载体)、或多芯片封装(诸如，具有任一或两个表面互连或内埋互连的陶瓷载体)中。在任何情况下该完整的芯片封装可以与其它芯片、离散电路元件和/或其它信号处理装置集成为下述任何产品的一部分：(a)媒介产品，诸如母板，或(b)终端产品。该终端产品可以是包括集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或其它输入装置以及中央处理器的高级计算机产品。并且，在内部设置集成电路芯片的终端产品可以包括游戏机、游戏控制台、手持计算装置、个人数字助理、诸如无线电话机等的通信装置、膝上型计算机计算装置、桌上型计算机计算装置、服务器计算装置或任何其它计算装置。
图6是根据一个示例性实施例的用于产生混合顶平面封装的系统的示例性框图。如图6所示，该系统包括与设计分析引擎620耦合的封装设计系统610。耦合到设计分析引擎620的还有参考平面调整引擎630和封装制造系统640。封装设计系统610为封装提供用于识别信号线、电压和地参考层、电压和地通孔等的布置的设计。将封装设计数据提供到设计分析引擎620，该设计分析引擎620分析该设计以(除其他事物之外)识别区域，在所述区域中，电压和信号平面、以及各层之间的通孔可以被重新定位以保持连续电压参考。
在一个示例性实施例中，设计分析引擎620可以通过与用户的交互来识别这些区域。用户可以选择可被移动的区域。可替代地，设计分析引擎620可以使用诸如Star-HspiceTM电路仿真器的已知的电路仿真技术，关于电压参考确定信号层的传送线特征，其中该电压参考可以由附近的源电压和地平面提供。设计分析引擎620可以随后识别具有标准传送线特征的区域。
其中可以重新定位源电压平面、地平面、信号平面和通孔以保持连续电压参考的所识别的区域将和封装设计数据一起提供给参考平面调整引擎630。基于保持连续电压参考的所识别的区域，参考平面调整引擎630可以在识别的区域上重新定位封装设计中的源电压平面、地平面、信号平面和通孔，并且调整电压平面和信号平面层的深度。
在一个示例性实施例中，参考平面调整引擎630可以通过与用户的交互重新定位地平面、源电压平面、信号平面和通孔。可替代地，参考平面调整引擎630可以使用反复试验的方法搜索可能的混合平面封装设计，以识别混合平面封装设计，该混合平面封装设计对传送经过封装的信号提供最佳的传送线特性。将得到的封装设计提供给用于混合顶平面封装制造的封装制造系统640。
图7是根据示例性实施例图示了具有参考平面调整的设计分析引擎的操作的流程图。可以理解为可通过计算机程序指令来实现该流程图图示的每一个块和该流程图图示的块的组合。将这些计算机程序指令提供给处理器、或其它可编程数据处理设备以生产机器，以使在处理器或其它可编程数据处理设备上执行的指令创建用于实现在流程图的一个块或多个块中指定的功能的方法。还可以将这些计算机程序指令存储在计算机可读存储器或可指向处理器或其它可编程数据处理设备的存储介质中，以以特定的方式运行，以使存储在计算机-可读存储器或存储介质中的指令产生制造条款，该制造条款包括执行流程图一个块或多个块中的特定功能的指令方法。
因此，流程图图示的块支持用于执行特定功能的方法的组合、用于执行特定功能的步骤的组合以及用于执行特定功能的程序指令方法。还可以理解为流程图图示的每一个块和流程图图示中的块的组合可以通过执行特定的功能或步骤的特殊目的基于硬件的计算机系统，或通过特殊目的硬件和计算机指令的组合来实现。
如图7所示，操作开始，并且设计分析引擎从封装设计系统接收封装设计(块702)。设计分析引擎分析封装设计(块704)。对于封装设计的全部顶层，设计分析引擎识别优选的电压平面(块706)。然后，对于每个芯片下面的顶层，设计分析引擎识别优选的电压平面(块708)。对于每个芯片下面的顶层和不在芯片下面的区域，设计分析引擎可以通过识别将在顶平面的相应区域中产生到较低层的最少数量的通孔的顶层来识别优选的电压平面。
接着，参考平面调整引擎重新定位地平面、源电压平面、信号平面和通孔以保持用于信号通路的连续电压参考(块710)。在一个示例性实施例中，参考平面调整引擎可通过与用户的交互重新定位地平面、源电压平面、信号平面和通孔。可替代地，参考平面调整引擎可以使用反复试验的方法搜索可能的混合平面封装设计搜索，以识别对传送经过封装的信号提供最佳的传送线特性的混合平面封装设计。
设计分析引擎将得到的混合电压平面封装设计提供给封装制造系统(块712)。封装制造系统制造混合电压平面封装(块714)。其后，操作终止。
所以，在对封装的所有区域使用理想电压参考，并仍可避免电压参考的不连续性的同时，例证性实施例通过将用于信号的平滑通路从一层至另一层而解决了现有技术的缺点。参考平面调整引擎分析封装设计，并识别用于封装的所有区域的理想顶平面，该所有区域包括特定芯片下的区域和不在芯片下的区域。然后，参考平面调整引擎修改封装设计以重新定位地平面、源电压平面、信号平面和层之间的通孔，以保持连续电压参考而不管顶层。参考平面调整引擎将得到的混合电压平面封装设计提供给设计分析引擎。封装制造系统制造该封装。
应该理解为上述的例证性实施例可以采取全部为硬件的实施例、全部为软件的实施例或包含硬件和软件元素两者的实施例的形式。在优选的实施例中，以包括但不限于固件、驻留软件、微码等的软件实现该发明。
更进一步，例证性实施例可以采取计算机程序产品的形式，该计算机程序产品可从可用计算机、或提供可由计算机使用或与计算机相连接的程序代码的计算机可读介质、或任何指令执行系统拆卸。出于本发明的目的，可用计算机或计算机可读介质可以是任何可以容纳、存储、通信、传播或传输程序的设备，并且可由指令执行系统、设备或装置使用或与之相连接。
介质可以是电子的、磁性的、光学的、电磁的、红外线的或半导体系统(或设备或装置)或传播介质。计算机可读介质的示例包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(RAM)、只读存储器(ROM)、刚性磁盘和光盘。光盘的当前示例包括紧致盘-只读存储器(CD-ROM)、紧致盘-读/写(CD-R/W)和DVD。
如先前上面所述，适合用于存储和/或执行程序代码的数据处理系统将包括至少一个通过系统总线直接或间接耦合到存储器元件的处理器。存储器元件包括在程序代码实际运行期间使用的本地存储器、批量存储和缓存存储器，该缓存存储器提供至少一些程序代码的临时存储，以便在运行期间减少从批量存储器取回代码的次数。
输入/输出或I/O装置(包括但不限于键盘、显示器、定点装置等)可以直接或通过介入I/O控制器耦合到系统。网络适配器也可以通过介入私有或公共网络耦合到系统以使数据处理系统变得能够耦合到其它数据处理系统或远程打印机或存储装置。调制解调器、电缆调制解调器和以太网卡仅是一些当前可用的网络适配器类型。
本发明的说明书已出于图示和说明的目的而被提出，并且不意在以所公开的形式详述或限制本发明。对于本领域中的普通技术人员，许多修改和变化是显而易见的。所选择和说明的实施例是为了最好地说明发明的原理、实际应用，并且使本领域的普通技术人员能够理解适用于具有各种修改的各种实施例的该发明可适用于预期的特定使用。

Claims (19)

1.叠层芯片封装，包括：
多个绝缘层；以及
多个构成图案的导电层，包括第一层、第四层和连续的绝缘层之间的两个中间层，其中选择性部分使用延伸穿过连续绝缘层的通孔在层之间被连接，
其中第一芯片下的第一层的第一区域被连接到源电压，其中第二芯片下的第一层的第二区域被连接到地电位；
将导电信号平面定位于多个导电层中的一个导电层中，并且从第一芯片下延伸至第二芯片下，其中信号平面通过连接到源电压的第二导电层和连接到地电位的第四导电层的平稳接近，从第一芯片下至第二芯片下保持相对一致的阻抗，而没有对叠层芯片封装添加层。
2.根据权利要求1所述的叠层芯片封装，其中源电压平面使用一个或多个通孔从第一区域的第一层连接到第二区域的两个中间层中的一个。
3.根据权利要求2所述的叠层芯片封装，其中导电信号平面使用一个或多个通孔从第一区域的两个中间层中的第二层连接到第二区域的两个中间层中的第三层。
4.根据权利要求3所述的叠层芯片封装，其中地平面使用一个或多个通孔从第一区域的第三层连接到第二区域的第四层，以使信号平面保持到源电压平面和地平面的平稳接近。
5.根据权利要求1所述的叠层芯片封装，其中所述芯片是第一芯片，其中在第二芯片下的顶层的第三区域被连接到源电压；
其中将导电信号平面定位于多个导电层之间，从而通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，导电信号平面的通路从第二区域下到第三区域下保持相对一致的阻抗。
6.制造叠层芯片封装的方法，包括：
接收用于叠层芯片封装的叠层封装设计，所述叠层芯片封装具有多个绝缘层和多个构成图案的导电层，所述多个构成图案的导电层包括第一导电层、第四导电层和两个中间导电层；
在叠层封装设计的第一区域中识别用于第一导电层的第一优选电压平面；
在叠层封装设计的第二区域中识别用于第一导电层的第二优选电压平面，其中第一优选电压平面是源电压平面或地平面中的一个，并且第二优选电压平面是源电压平面和地平面中的另一个；
在多个导电层中定位信号平面、源电压平面和地平面，从而通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，信号平面的通路从第一区域下到第二区域下保持相对一致的阻抗，而没有对叠层封装设计添加层，以形成混合电压平面封装设计；并且
基于混合电压平面封装设计制造叠层芯片封装。
7.根据权利要求6所述的方法，其中第一区域位于第一芯片之下，并且其中第一电压平面是源电压平面。
8.根据权利要求7所述的方法，其中第二区域不在芯片之下，并且其中第二优选电压平面是地平面。
9.根据权利要求8所述的方法，还包括：
在第二芯片下的叠层封装设计的第三区域中识别用于笫一导电层的第三优选电压平面，其中第三优选电压平面是源电压平面；
其中定位步骤包括在多个导电层中定位信号平面、源电压平面和地平面，从而通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，信号平面的通路从第二区域下到第三区域下保持相对一致的阻抗，而没有对叠层封装设计添加层。
10.根据权利要求6所述的方法，其中定位步骤包括使用一个或多个通孔将源电压平面从第一区域的第一层连接到第二区域的两个中间层中的第二层。
11.根据权利要求10所述的方法，其中定位步骤包括使用一个或多个通孔将信号平面从第一区域的两个中间层中的第二层连接到第二区域的两个中间层中的第三层。
12.根据权利要求11所述的方法，其中定位步骤包括使用一个或多个通孔将地平面从第一区域的两个中间层中的第三层连接到第二区域的第四层，从而信号平面保持到源电压平面和地平面的平稳接近。
13.用于制造叠层芯片封装的系统，包括：
封装设计系统，其为叠层芯片封装提供叠层封装设计，所述叠层芯片封装具有多个绝缘层和多个构成图案的导电层，所述多个构成图案的导电层包括第一导电层、第四导电层和两个中间导电层；
设计分析引擎，其在叠层封装设计的第一区域中识别用于第一导电层的第一优选电压平面，并且在叠层封装设计的第二区域中识别用于第一导电层的第二优选电压平面，其中第一优选电压平面是源电压平面或地平面中的一个，并且第二优选电压平面是源电压平面和地平面中的另一个；
参考平面调整引擎，其在多个导电层中定位信号平面、源电压平面和地平面，从而通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，信号平面的通路从第一区域下到第二区域下保持相对一致的阻抗，而没有对叠层封装设计添加层，以形成混合电压平面封装设计；以及
封装制造系统，其基于混合电压平面封装设计制造叠层芯片封装。
14.根据权利要求13所述的系统，其中第一区域在第一芯片之下，并且其中第一电压平面是源电压平面。
15.根据权利要求14所述的系统，其中第二区域不在芯片之下，并且其中第二优选电压平面是地平面。
16.根据权利要求15所述的系统，其中设计分析引擎在第二芯片下的叠层封装设计的第三区域中识别用于第一导电层的第三优选电压平面，其中第三优选电压平面是源电压平面；并且
其中参考平面调整引擎在多个导电层中定位信号平面、源电压平面和地平面，从而通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，信号平面的通路从第二区域下到第三区域下保持相对一致的阻抗，而没有对叠层封装设计添加层。
17.根据权利要求13所述的系统，其中参考平面调整引擎使用一个或多个通孔将源电压平面从第一区域的笫一层连接到第二区域的两个中间导电层中的第二层。
18.根据权利要求17所述的系统，其中参考平面调整引擎使用一个或多个通孔将信号平面从第一区域的第二层连接到第二区域的两个中间导电层中的第三层。
19.根据权利要求18所述的系统，其中参考平面调整引擎使用一个或多个通孔将地平面从第一区域的第三层连接到第二区域的第四层，从而信号平面保持到源电压平面和地平面的平稳接近。
CN2007101816591A 2006-10-23 2007-10-22 叠层芯片封装及其制造方法和系统 Active CN101170106B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/551,888 2006-10-23
US11/551,888 US20080093726A1 (en) 2006-10-23 2006-10-23 Continuously Referencing Signals over Multiple Layers in Laminate Packages

Publications (2)

Publication Number Publication Date
CN101170106A true CN101170106A (zh) 2008-04-30
CN101170106B CN101170106B (zh) 2010-06-02

Family

ID=39317137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101816591A Active CN101170106B (zh) 2006-10-23 2007-10-22 叠层芯片封装及其制造方法和系统

Country Status (2)

Country Link
US (3) US20080093726A1 (zh)
CN (1) CN101170106B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169445A (zh) * 2015-05-22 2016-11-30 艾马克科技公司 用以制造具有多层模制导电基板和结构半导体封装的方法
CN112366194A (zh) * 2020-11-02 2021-02-12 上海燧原智能科技有限公司 一种桥接芯片及半导体封装结构

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
US9681554B2 (en) * 2008-04-07 2017-06-13 Mediatek Inc. Printed circuit board
US8120927B2 (en) * 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board
JP2010153778A (ja) * 2008-11-21 2010-07-08 Panasonic Corp 半導体装置
JP5147755B2 (ja) * 2009-02-20 2013-02-20 新光電気工業株式会社 半導体装置及びその製造方法
US9599661B2 (en) * 2012-09-27 2017-03-21 Intel Corporation Testing device for validating stacked semiconductor devices
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
CN104112890B (zh) * 2014-06-23 2016-09-21 中国电子科技集团公司第五十五研究所 X波段低损耗高隔离度封装结构
US9775231B2 (en) 2014-11-21 2017-09-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
US10201074B2 (en) * 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN109076700B (zh) 2016-03-08 2021-07-30 安费诺公司 用于高速、高密度电连接器的背板占板区
WO2019241107A1 (en) 2018-06-11 2019-12-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
MY202246A (en) * 2018-10-22 2024-04-19 Intel Corp Devices and methods for signal integrity protection technique
EP3973597A4 (en) 2019-05-20 2023-06-28 Amphenol Corporation High density, high speed electrical connector
US10617009B1 (en) * 2019-07-31 2020-04-07 Google Llc Printed circuit board connection for integrated circuits using two routing layers
TW202147718A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器
EP4097800A4 (en) 2020-01-27 2024-02-14 Amphenol Corporation ELECTRICAL CONNECTOR WITH QUICK MOUNTING INTERFACE
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法
US11412610B2 (en) * 2020-11-04 2022-08-09 Juniper Networks, Inc Apparatus, system, and method for mitigating the swiss cheese effect in high-current circuit boards
CN114580337B (zh) * 2022-02-28 2024-01-12 苏州浪潮智能科技有限公司 一种信号参考地平面的设计方法、电路板及服务器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE490554T1 (de) * 2001-11-13 2010-12-15 Ibm Träger für elektronische bauteile angepasst für hochfrequenz-signal-transmission
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
JP4557757B2 (ja) * 2005-03-14 2010-10-06 株式会社東芝 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169445A (zh) * 2015-05-22 2016-11-30 艾马克科技公司 用以制造具有多层模制导电基板和结构半导体封装的方法
CN112366194A (zh) * 2020-11-02 2021-02-12 上海燧原智能科技有限公司 一种桥接芯片及半导体封装结构

Also Published As

Publication number Publication date
CN101170106B (zh) 2010-06-02
US8716851B2 (en) 2014-05-06
US20120174047A1 (en) 2012-07-05
US20090256253A1 (en) 2009-10-15
US20080093726A1 (en) 2008-04-24
US8158461B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
CN101170106B (zh) 叠层芯片封装及其制造方法和系统
CN101083256B (zh) 半导体器件
CN104733436B (zh) 具有嵌入式桥的集成电路封装
JP4373531B2 (ja) 差動平衡信号伝送基板
US7609125B2 (en) System, device and method for reducing cross-talk in differential signal conductor pairs
US7854368B2 (en) Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
CN106206539A (zh) 互连布线配置以及相关技术
CN104124211A (zh) 具有波导转换元件的集成电路模块
JPH08506696A (ja) 遮蔽グリッドを含む回路基板配列およびその構成
JPS58127357A (ja) 集積回路チツプ・モジユ−ル
CN103887186A (zh) 包括在器件上组装的分立天线的封装结构
CN104321864A (zh) 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
TW201729391A (zh) 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術
US7466021B2 (en) Memory packages having stair step interconnection layers
TWI721047B (zh) 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術
CN108901126B (zh) 印制电路板、电子设备及印制电路板的生产工艺
JP4659087B2 (ja) 差動平衡信号伝送基板
CN103943620A (zh) 半导体封装件及其制法
US10652998B2 (en) Multilayer ceramic electronic package with modulated mesh topology
CN111863736A (zh) 用于实现高速低损耗信号传递并减轻制造风险和成本的封装设计方案
US20230119525A1 (en) Package substrate with power delivery network
US7550839B2 (en) Integrated circuit package and system interface
US11071197B2 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
TW201631727A (zh) 用於電子封裝體之電氣互連件
CN111863767A (zh) 具有用于高速单端信号传输的周期性凸块阵列的自均衡和自串扰补偿的3d传输线架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171122

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171122

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210409

Address after: Hsinchu City, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Grand Cayman Islands

Patentee before: GLOBALFOUNDRIES INC.

TR01 Transfer of patent right