CN101165919A - 具有凹进式控制栅极的半导体存储器装置的操作方法 - Google Patents

具有凹进式控制栅极的半导体存储器装置的操作方法 Download PDF

Info

Publication number
CN101165919A
CN101165919A CNA2007101524235A CN200710152423A CN101165919A CN 101165919 A CN101165919 A CN 101165919A CN A2007101524235 A CNA2007101524235 A CN A2007101524235A CN 200710152423 A CN200710152423 A CN 200710152423A CN 101165919 A CN101165919 A CN 101165919A
Authority
CN
China
Prior art keywords
layer
storage node
channel region
semiconductor memory
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101524235A
Other languages
English (en)
Inventor
朴祥珍
黄仁俊
玄在雄
朴允童
薛光洙
申尚旻
崔相武
朴珠姬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101165919A publication Critical patent/CN101165919A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种半导体存储器装置的操作方法，其中，该半导体存储器装置可以包括半导体基底、凹进到半导体基底中的控制栅极、位于控制栅极与半导体基底之间的存储节点层、位于存储节点层与半导体基底之间的隧穿绝缘层、位于存储节点层与控制栅极之间的阻挡绝缘层、环绕控制栅极并被成对的相对的分离绝缘层分隔开的第一沟道区和第二沟道区。该操作方法可以包括通过穿过阻挡绝缘层的电荷隧穿在存储节点层中编入数据，从而实现相对高的可靠性和效率。

Description

具有凹进式控制栅极的半导体存储器装置的操作方法
技术领域
示例实施例涉及一种具有凹进式控制栅极的半导体存储器装置。
背景技术
半导体存储器装置已经变得更加集成化并且操作更快捷，以适应当前在半导体行业中装置朝着更小更快的趋势。例如，三维(3-D)半导体存储器装置已经被引入作为传统的平面半导体存储器装置的替代物。3-D半导体存储器装置可包括凹进到半导体基底中的控制栅极。
3-D非易失性半导体存储器装置可以具有比传统的平面半导体存储器装置更大的沟道面积和更高的工作电流。更高的工作电流会导致3-D半导体存储器装置的速度提高。但是，3-D半导体存储器装置的单位单元会占据相对大的面积并且以一位级(one bit level)进行操作，因而阻碍了3-D半导体存储器装置集成密度的增加。
另外，3-D半导体存储器装置的源区和漏区也会占据相对大的面积。例如，与非(NAND)型半导体存储器装置可被构造为源区和漏区交替排列，因此占据相对大的面积，限制了集成密度。此外，3-D半导体存储器装置的电场密度的分布可能不均匀，因此降低在编程和擦除操作中的效率和可靠性。
发明内容
示例实施例提供一种具有更高可靠性和效率的三维(3-D)半导体存储器装置的操作方法。半导体存储器装置的操作方法可以包括提供一种半导体存储器装置，该半导体存储器装置具有半导体基底、凹进到半导体基底中的控制栅极、位于控制栅极与半导体基底之间的存储节点层、位于存储节点层与半导体基底之间的隧穿绝缘层、位于存储节点层与控制栅极之间的阻挡绝缘层和/或环绕控制栅极并被成对的相对的分离绝缘层分隔开的第一沟道区和第二沟道区；通过穿过阻挡绝缘层的电荷隧穿在存储节点层中编入数据。
编入数据的步骤可包括向控制栅极施加负的编程电压。施加负的编程电压的步骤可以包括将第一沟道区和第二沟道区中的一个接地，并选择性地向没有接地的沟道区施加沟道升压(boosting)电压。半导体存储器装置的操作方法还可以包括通过穿过阻挡绝缘层的电荷隧穿擦除编入存储节点层中的数据。擦除数据的步骤可以包括向控制栅极施加正的擦除电压。
半导体存储器装置还可以包括位于控制栅极的底部与半导体基底之间的埋入式绝缘层。埋入式绝缘层可以具有比隧穿绝缘层的厚度更大的厚度。控制栅极可具有柱形形状但不限于此。隧穿绝缘层的介电常数可大约等于或大于阻挡绝缘层的介电常数。
半导体存储器装置的操作方法也可以包括提供一种半导体存储器装置，该半导体存储器装置具有半导体基底、多个凹进到半导体基底中的控制栅极、多个位于多个控制栅极与半导体基底之间的存储节点层、多个位于多个存储节点层与半导体基底之间的隧穿绝缘层、多个位于多个存储节点层与多个控制栅极之间的阻挡绝缘层和/或环绕多个控制栅极的第一沟道区和第二沟道区，其中相邻的隧穿绝缘层互相接触；通过穿过多个阻挡绝缘层的电荷隧穿在多个存储节点层中编入数据。
附图说明
图1是根据示例实施例的半导体存储器装置的平面图。
图2是图1的半导体存储器装置的局部剖面透视图。
图3是根据示例实施例的另一个半导体存储器装置的平面图。
图4是图3的半导体存储器装置的局部剖面透视图。
图5是示出了按照实验的根据示例实施例的半导体存储器装置的操作方法的电场分布的曲线图。
图6是示出了图5中的方法的电压分布的曲线图。
图7是示出了按照另一实验的根据示例实施例的半导体存储器装置的操作方法的电场分布的曲线图。
图8是示出了图7中的方法的电压分布的曲线图。
图9是示出了按照另一实验的根据示例实施例的半导体存储器装置的操作方法电场分布的曲线图。
图10是示出了图9中的方法的电压分布的曲线图。
图11是示出了按照另一实验的根据示例实施例的半导体存储器装置的操作方法的电场分布的曲线图。
图12是示出了图11中的方法的电压分布的曲线图。
具体实施方式
应当理解的是，当元件或层被称作“位于另一元件或层上”、“连接到另一元件或层”、“与另一元件或层结合”或“覆盖另一元件或层”时，该元件可以直接位于另一元件或层上、直接连接到另一元件或层、直接与另一元件或层结合或直接覆盖另一元件或层，或者可以存在中间元件或层。相反，当元件或层被称作“直接位于另一元件或层上”、“直接连接到另一元件或层”、“直接与另一元件或层结合”时，不存在中间元件或层。相同的标号始终表示相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任意和全部组合。
应该理解的是，虽然术语“第一”、“第二”、“第三”等可在这里用来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅仅用来将一个元件、组件、区域、层或部分与另一个区域、层或部分进行区分。因而，在不脱离示例实施例的教导的情况下，下面所讨论的第一元件、组件、区域、层或部分可以被称作第二元件、组件、区域、层或部分。
为了描述方便，在这里可以使用空间相对术语，例如，“在...之下”“在...以下”、“在...下面”、“在...以上”、“上面的”等来描述如附图中示出的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包括除了附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，则被描述为在其它元件或特征“以下”或“之下”的元件将随后被定位为在其它元件或特征“以上”。因此，示例术语“在...以下”可以包括“在...以上”和“在...以下”两个方位。也可将装置另外定位(旋转90度或处于其它方位)，并相应解释这里使用的空间相对描述符。
这里使用的术语只是出于描述各个实施例的目的，而不意在成为示例实施例的限制。如这里所使用的，除非上下文清楚的指出，否则单数形式也意在包括复数形式。还应该理解的是，当术语“包括”和/或“包含”在本说明书中使用时，表明所述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组的存在或添加。
在这里参照作为示例实施例的理想实施例的示意图(和中间结构)的剖视图来描述示例实施例。由此，将预料到的是由制造技术和/或公差造成的示图的形状的变化。因此，示例实施例不应该被理解为限于这里示出的区域的特定形状，而是将包括例如由制造引起的形状的偏差。例如，示出为矩形的注入区通常在其边缘处具有倒圆的或者弯曲的特性和/或具有注入浓度梯度，而不是从注入区到非注入区的二元变化。同样，由注入形成的埋区会导致在埋区和通过其发生注入的表面之间的区域中的一些注入。因此，附图中示出的区域本质上是示意性的，它们的形状不意在示出装置的区域的真实形状，并不意在限制示例实施例的范围。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)的含义与示例实施例所属领域的普通技术人员通常理解的含义相同。还应该理解的是，包括在通用字典里定义的术语，应该被理解为其含义与相关领域的环境中它们的含义一致，并且除非在这里被特定地定义，否则不应该被理想化地或过度正式地理解。
参考附图，示例实施例可以被更充分的描述。但是，示例实施例可以以不同的形式实施，不应该被解释为限于这里所提出的示例。在附图中，为了清楚起见，可以夸大组件的尺寸。
根据示例实施例的半导体存储器装置可以具有三维(3-D)结构。例如，半导体存储器装置可以包括凹进到或陷入半导体基底中的控制栅极。因此，控制栅极可以被称作凹进式控制栅极或陷入式控制栅极，尽管本说明书的范围不限于上述术语。另外，根据示例实施例的半导体存储器装置可以包括非易失性存储器装置(例如闪速存储器装置)。
图1是根据示例实施例的半导体存储器装置的平面图。图2是图1的半导体存储器装置的局部剖面透视图。图1和图2中的半导体存储器装置可以是例如闪速存储器装置的单位单元。参照图1和图2，具有3-D结构的半导体存储器装置可以包括半导体基底105、第一沟道区110a和第二沟道区110b、隧穿绝缘层130、存储节点层140、阻挡绝缘层150以及控制栅极160。半导体存储器装置可以使用控制栅极160控制成对的沟道区110a和110b。沟道区110a和110b可以通过成对的分离绝缘层125a和125b相互分隔。半导体存储器装置可以选择性地包括埋入式绝缘层120。
半导体基底105可以包括体半导体晶圆，例如硅晶圆、锗晶圆或硅-锗晶圆。半导体基底105还可以包括体半导体晶圆上的外延层。
控制栅极160可以凹进到半导体基底105中。例如，控制栅极160可以这样形成：先在半导体基底105中设置孔(未示出)，并用导电层填充该孔。控制栅极160可以包含多晶硅、金属或金属硅化物。控制栅极160可以具有柱形形状，并可以包括对称的径向电场(radial electric field)。随着与控制栅极160中心的距离r的增加，电流密度会减小。因此，径向电场也会随着与控制栅极160的中心的距离r增加而降低。另外，这种电场降低可以随着控制栅极160的半径减小而增加。径向电场的改变(与平面半导体存储器装置的恒定电场相比)会显著地影响半导体存储器装置的操作。
尽管控制栅极160可以具有如图1和图2中所示的圆柱形形状，但是示例实施例并不限于此。控制栅极160可以具有多种形状，包括椭圆柱形形状或棱柱形形状。但是，当控制栅极160具有椭圆柱形形状或棱柱形形状时，会更难以实现均匀的径向电场。然而，在这种情况下，控制栅极160关于分离绝缘层125a和125b的连线对称将是有利的。
存储节点层140可以置于控制栅极160的侧壁与半导体基底105之间。存储节点层140可以用作电荷存储介质。例如，存储节点层140可以包括多晶硅层、氮化硅层、金属点和/或硅点和/或金属纳米晶和/或硅纳米晶。包括氮化硅层、金属点和/或硅点和/或金属纳米晶和/或硅纳米晶的存储节点层140可以用作局部电荷捕获层。
隧穿绝缘层130可以置于存储节点层140和半导体基底105之间。阻挡绝缘层150可以置于存储节点层140与控制栅极160之间，以使得存储节点层140与控制栅极160绝缘。隧穿绝缘层130、存储节点层140和阻挡绝缘层150可以沿着控制栅极160的侧壁形成。因此，阻挡绝缘层150可以环绕控制栅极160，存储节点层140可以环绕阻挡绝缘层150，隧穿绝缘层130可以环绕存储节点层140。因此，隧穿绝缘层130、存储节点层140和阻挡绝缘层150中的每个都可以具有中空的柱形形状。
成对的沟道区110a和110b可以环绕控制栅极160。沟道区110a和110b可以被成对的相对的分离绝缘层125a和125b分隔。例如，第一沟道区110a可以设置在分离绝缘层125a和125b的一侧，而第二沟道区110b可以设置在分离绝缘层125a和125b的另一侧。分离绝缘层125a和125b可以与隧穿绝缘层130连接，并可包括氧化物层，氮化物层和/或具有高介电常数(k)的介电层。
埋入式绝缘层120可以选择性地置于控制栅极160的底部与半导体基底105之间。埋入式绝缘层120可以具有比隧穿绝缘层130和阻挡绝缘层150中的每个的厚度更大的厚度，以防止或减少在半导体基底105的底部上形成沟道。因此，第一沟道区110a和第二沟道区110b甚至也不通过半导体基底105的底部连接。
下面会提供图1和图2中的半导体存储器装置的操作方法。第一沟道区110a和第二沟道区110b可以用作位线，控制栅极160可以用作公共字线。第一电流I1可以流过第一沟道区110a，第二电流I2可以流过第二沟道区110b。可以通过控制位线与字线并使电荷隧穿通过阻挡绝缘层150来执行数据编程和擦除操作。穿过阻挡绝缘层150的电荷隧穿可以与穿过隧穿绝缘层130的电荷隧穿相似。因此，在图1和图2中，隧穿绝缘层130和阻挡绝缘层150彼此可以互换。
可以通过穿过阻挡绝缘层150的电荷隧穿在存储节点层140中编入数据。同样的，可以通过穿过阻挡绝缘层150的电荷隧穿将编入存储节点层140中的数据擦除。可以利用Fowler-Nordheim(F-N)隧穿，通过电子或空穴沿第一方向从控制栅极160穿过阻挡绝缘层150移动到存储节点层140或者沿与第一方向相反的第二方向移动来编入或擦除数据。
与穿过隧穿绝缘层130的电荷隧穿相比，3-D半导体存储器装置的电场分布特性更有利于穿过阻挡绝缘层150的电荷隧穿。因为当向控制栅极160施加电压时，随着与控制栅极160中心的距离r的增大电场降低，所以在阻挡绝缘层150中可以比在隧穿绝缘层130中感生出更高的电场。因此，3-D半导体存储器装置的电场分布可以与具有相同材料的平面半导体存储器装置的恒定电场不同。
为了利用阻挡绝缘层150进行编程和擦除操作，隧穿绝缘层130的介电常数等于或大于阻挡绝缘层150的介电常数会是有利的。例如，阻挡绝缘层150可以包括氧化硅层，隧穿绝缘层130可以包括氧化硅层、氮化硅层和/或高k介电层。高k介电层可以包括氧化铝层、氧化钽层、氧化钛层、氧化铪层和/或氧化铌层。高k介电层可以具有比氮化硅层的介电常数大的介电常数。
尽管存储节点层140可以具有单环的形状，但是存储节点层140中面对第一沟道区110a和第二沟道区110b的部分可以是局部电荷存储层。因此，半导体存储器装置可以在一个单级(single level)操作中处理2位数据。
可以通过向控制栅极160施加负的编程电压来执行编程操作。可以将第一沟道区110a和第二沟道区110b中的一个(例如，第一沟道区110a)接地，使得电荷可以在第一沟道区110a一侧从控制栅极160穿过阻挡绝缘层150隧穿到存储节点层140。可选地，可以向没有接地的沟道区(例如，第二沟道区110b)施加沟道升压(boosting)电压，使得可以防止电荷从控制栅极160隧穿到第二沟道区110b。
在存储节点层140中编入的数据也可以通过穿过阻挡绝缘层150的电荷隧穿擦除。擦除操作可以通过向控制栅极160施加正的擦除电压来执行。可以将半导体基底105接地，使得可以同时擦除局部存储在存储节点层140中的数据。
根据示例实施例的半导体存储器装置的电场和电压特性可以参考图5至图12进行解释。图5至图12示出了在各种条件下进行实验的模拟结果。在图5至图12中，第一区域A可以代表阻挡绝缘层150，第二区域B可以代表存储节点层140，第三区域C可以代表隧穿绝缘层130。在图5至图12中，阻挡绝缘层150可以是介电常数大致为3.9的氧化硅层，存储节点层140可以是氮化硅层。在图5至图8中，隧穿绝缘层130可以是介电常数大致为3.9的氧化硅层。在图9至图12中，隧穿绝缘层130可以是介电常数大致为10的高k介电层。
图5至图12示出了当向控制栅极160施加正的擦除电压时的电场和电压的特性(当向控制栅极160施加负的编程电压时电场和电压的特性仅会在符号上发生变化)。图5、图6、图9和图10示出了当第一沟道区110a和第二沟道区110b接地时的电场和电压特性。图7、图8、图11和图12示出了当向第一沟道区110a和第二沟道区110b施加沟道升压电压(如3V)时的电场和电压特性。
参考图5至图12，阻挡绝缘层150中的电场E大于隧穿绝缘层130中的电场E。通常，使电荷隧穿会需要大致8-10MV/cm的电场E。但是，在隧穿绝缘层130中的电场E可能仅为大约3-4MV/cm，因而更难使电荷隧穿穿过隧穿绝缘层130，因此，更难以通过隧穿绝缘层130进行半导体存储器装置的编程和擦除操作。
然而，参考图5、图6、图9和图10，在阻挡绝缘层150中的电场E可以为大约6-9MV/cm，从而使得电荷隧穿穿过阻挡绝缘层150更可行。在这种情况下，向控制栅极160施加的电压可以仅为大约7-8V，比传统的平面半导体存储器装置会需要的15-20V小，因而使得低电压下进行半导体存储器装置的编程和擦除操作更可行。
参考图7、图8、图11和图12，通过沟道升压可以有效减小阻挡绝缘层150中的电场E。通过沟道升压可以使阻挡绝缘层150中的电场E减小至大致3.5-6V/cm，因而使得电荷隧穿穿过阻挡绝缘层150更难进行，因此防止或减少那些不期望发生的编程和擦除操作。
因此，根据示例实施例的半导体存储器装置的操作方法可以利用穿过阻挡绝缘层150的电荷隧穿在低电压下进行编程和擦除操作，并且可以防止或减少穿过隧穿绝缘层130的反隧穿，因而增强了半导体存储器装置的编程和擦除操作的可靠性。
图3是根据示例实施例的另一个半导体存储器装置的平面图。图4是图3的半导体存储器装置的局部剖面透视图。图3和图4中的半导体存储器装置可以如下构造：多个单位单元(每个单位单元都可以与图1和图2的半导体存储器装置类似地构造)可以按与非(NAND)型布置连接。图1至图4中的相同的标号表示相同的元件。
参考图3和图4，多个控制栅极160、多个阻挡绝缘层150和多个存储节点层140可以分离地形成在多个单位单元中。多个隧穿绝缘层130中的相邻的隧穿绝缘层130可以相互接触，使得所有隧穿绝缘层130相互连接成串(string)。因此，半导体基底105可以被划分为在隧穿绝缘层130一侧的第一区域和在隧穿绝缘层130另一侧的第二区域。
如图3和图4中所示，相邻单位单元的隧穿绝缘层130可以彼此直接接触和/或叠置。因此，相邻单位单元的隧穿绝缘层130之间的接触部分可用作图1和图2中的分离绝缘层125a和125b。或者，可将图1和图2中的分离绝缘层125a和125b置于隧穿绝缘层130之间。
与隧穿绝缘层130类似地，相邻单位单元的第一沟道区110a和第二沟道区110b可以相互连接。因此，在没有单独的源区和漏区的情况下，单位单元的第一沟道区110a也可以彼此连接，使得第一电流I1可以流过第一沟道区110a。同样的，在没有单独的源区和漏区的情况下，单位单元的第二沟道区110b也可以彼此连接，使得第二电流I2可以流过第二沟道区110b。第一沟道区110a和第二沟道区110b可以彼此对称。
因为控制栅极160具有径向电场，所以在没有单独的源区和漏区的情况下，单位单元的第一沟道区110a和第二沟道区110b也可以连接。因此，图3和图4中的半导体存储器装置可以具有没有源区与漏区的NAND结构，因而比传统的NAND型半导体存储器装置占据更小的面积。因此，图3和图4的半导体存储器装置与其传统的类似物相比可以具有更高的集成密度。另外，图3和图4中的半导体存储器装置在占据相对小的面积的同时可以在一个单级操作中处理2位数据，因而实现相对高的操作速度。
虽然图3和4中示出成串的四个单位单元，但是示例实施例不限于此。根据示例实施例的半导体存储器装置可以具有一个或多个NAND串，并且在该一个或多个NAND串中的单位单元的数目可以根据情况与用途适当地确定。
对于图3和图4中的半导体存储器装置的操作，可以参考关于图5至图12的描述。可以根据情况与用途选择将被编入数据或从中擦除数据的一个或多个单位单元。通过穿过阻挡绝缘层150的电荷隧穿，可以在选定的单位单元中编入数据或从选定的单位单元中擦除数据，如以上参照图5至图12所描述的。
如上所述，根据示例实施例的半导体存储器装置的操作方法可以在一个单级操作中处理2位数据，并且通过控制沟道区的垂直深度可以增加操作电流，因此提高了半导体存储器装置的操作速度。
此外，根据示例实施例的半导体存储器装置的操作方法通过穿过阻挡绝缘层的电荷隧穿可以在相对低的电压下进行数据编程和擦除操作，因此改进了半导体存储器装置的编程和擦除操作的可靠性。
尽管在这里已经公开了示例实施例，但是应该理解的是，其它变化也是可以的。这样的变化将不会被认作脱离本公开的示例实施例的精神和范围，并且所有这样的修改对于本领域的技术人员来说，将是显而易见的，意在被包括在权利要求的范围内。

Claims (20)

1.一种半导体存储器装置的操作方法，所述半导体存储器装置包括：半导体基底、凹进到所述半导体基底中的控制栅极、位于所述控制栅极与所述半导体基底之间的存储节点层、位于所述存储节点层与所述半导体基底之间的隧穿绝缘层、位于所述存储节点层与所述控制栅极之间的阻挡绝缘层、环绕所述控制栅极并被成对的相对的分离绝缘层分隔开的第一沟道区和第二沟道区，
所述操作方法包括通过穿过所述阻挡绝缘层的电荷隧穿在所述存储节点层中编入数据。
2.如权利要求1所述的方法，其中，编入数据的步骤包括向所述控制栅极施加负的编程电压。
3.如权利要求2所述的方法，其中，施加负的编程电压的步骤包括将所述第一沟道区和第二沟道区中的一个接地。
4.如权利要求3所述的方法，其中，施加负的编程电压的步骤还包括：
向没有接地的沟道区施加沟道升压电压。
5.如权利要求1所述的方法，还包括：
通过穿过所述阻挡绝缘层的电荷隧穿来擦除编入所述存储节点层中的数据。
6.如权利要求5所述的方法，其中，擦除数据的步骤包括向所述控制栅极施加正的擦除电压。
7.如权利要求1所述的方法，其中，所述控制栅极具有柱形形状。
8.如权利要求1所述的方法，其中，所述半导体存储器装置还包括：
位于所述控制栅极的底部与所述半导体基底之间的埋入式绝缘层，所述埋入式绝缘层具有比所述隧穿绝缘层的厚度更大的厚度。
9.如权利要求1所述的方法，其中，所述存储节点层包括多晶硅层、氮化硅层、金属点或硅点及金属纳米晶或硅纳米晶中的至少一种。
10.如权利要求1所述的方法，其中，所述隧穿绝缘层的介电常数等于或大于所述阻挡绝缘层的介电常数。
11.一种半导体存储器装置的操作方法，所述半导体存储器装置包括：半导体基底、多个凹进到所述半导体基底中的控制栅极、多个位于所述多个控制栅极与所述半导体基底之间的存储节点层、多个位于所述多个存储节点层与所述半导体基底之间的隧穿绝缘层、多个位于所述多个存储节点层与所述多个控制栅极之间的阻挡绝缘层、环绕所述多个控制栅极的第一沟道区和第二沟道区，其中，相邻的隧穿绝缘层彼此接触，
所述操作方法包括通过穿过所述多个阻挡绝缘层的电荷隧穿在所述多个存储节点层中编入数据。
12.如权利要求11所述的方法，其中，编入数据的步骤包括向所述多个控制栅极施加负的编程电压。
13.如权利要求12所述的方法，其中，施加负的编程电压的步骤包括将所述第一沟道区和第二沟道区中的一个接地。
14.如权利要求13所述的方法，其中，施加负的编程电压的步骤还包括：
向没有接地的沟道区施加沟道升压电压。
15.如权利要求11所述的方法，还包括：
通过穿过所述多个阻挡绝缘层的电荷隧穿来擦除编入所述多个存储节点层中的数据。
16.如权利要求15所述的方法，其中，擦除数据的步骤包括向所述多个控制栅极施加正的擦除电压。
17.如权利要求11所述的方法，其中，所述多个控制栅极中的一个或多个具有柱形形状。
18.如权利要求11所述的方法，其中，所述半导体存储器装置还包括：
多个位于所述多个控制栅极的底部与所述半导体基底之间的埋入式绝缘层，所述多个埋入式绝缘层中的每一个都具有比所述多个隧穿绝缘层中的每一个的厚度更大的厚度。
19.如权利要求11所述的方法，其中，所述多个存储节点层中的一个或多个包括多晶硅层、氮化硅层、金属点或硅点及金属纳米晶或硅纳米晶中的至少一种。
20.如权利要求11所述的方法，其中，所述多个隧穿绝缘层中的一个或多个的介电常数等于或大于所述多个阻挡绝缘层中的一个或多个的介电常数。
CNA2007101524235A 2006-10-19 2007-10-11 具有凹进式控制栅极的半导体存储器装置的操作方法 Pending CN101165919A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060102040 2006-10-19
KR1020060102040A KR101131136B1 (ko) 2006-10-19 2006-10-19 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자의 동작 방법

Publications (1)

Publication Number Publication Date
CN101165919A true CN101165919A (zh) 2008-04-23

Family

ID=39317754

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101524235A Pending CN101165919A (zh) 2006-10-19 2007-10-11 具有凹进式控制栅极的半导体存储器装置的操作方法

Country Status (4)

Country Link
US (1) US7675786B2 (zh)
JP (1) JP2008103723A (zh)
KR (1) KR101131136B1 (zh)
CN (1) CN101165919A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034760A (zh) * 2009-09-29 2011-04-27 三星电子株式会社 三维半导体存储器器件及其制造方法
CN108074618A (zh) * 2016-11-15 2018-05-25 旺宏电子股份有限公司 存储器阵列的操作方法
CN108133939A (zh) * 2016-12-01 2018-06-08 旺宏电子股份有限公司 三维半导体元件及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455267B2 (en) * 2014-09-19 2016-09-27 Sandisk Technologies Llc Three dimensional NAND device having nonlinear control gate electrodes and method of making thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756286B1 (en) * 1995-07-24 2000-01-26 STMicroelectronics S.r.l. Flash EEPROM with on-chip erase source voltage generator
JP2910647B2 (ja) * 1995-12-18 1999-06-23 日本電気株式会社 不揮発性半導体記憶装置の製造方法
DE19639026C1 (de) * 1996-09-23 1998-04-09 Siemens Ag Selbstjustierte nichtflüchtige Speicherzelle
JP4332278B2 (ja) 2000-03-10 2009-09-16 Ｏｋｉセミコンダクタ株式会社 不揮発性メモリの製造方法
CN100358147C (zh) * 2000-08-14 2007-12-26 矩阵半导体公司 密集阵列和电荷存储器件及其制造方法
US6720611B2 (en) 2002-01-28 2004-04-13 Winbond Electronics Corporation Fabrication method for flash memory
US6914820B1 (en) * 2002-05-06 2005-07-05 Multi Level Memory Technology Erasing storage nodes in a bi-directional nonvolatile memory cell
KR100707217B1 (ko) 2006-05-26 2007-04-13 삼성전자주식회사 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자 및 그 제조 방법
KR101314328B1 (ko) * 2007-01-24 2013-10-01 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
KR20080069866A (ko) * 2007-01-24 2008-07-29 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034760A (zh) * 2009-09-29 2011-04-27 三星电子株式会社 三维半导体存储器器件及其制造方法
US8728893B2 (en) 2009-09-29 2014-05-20 Samsung Electronics Co., Ltd. Method of fabricating a three-dimentional semiconductor memory device
CN102034760B (zh) * 2009-09-29 2014-11-19 三星电子株式会社 三维半导体存储器器件及其制造方法
CN108074618A (zh) * 2016-11-15 2018-05-25 旺宏电子股份有限公司 存储器阵列的操作方法
CN108133939A (zh) * 2016-12-01 2018-06-08 旺宏电子股份有限公司 三维半导体元件及其制造方法
CN108133939B (zh) * 2016-12-01 2020-04-07 旺宏电子股份有限公司 三维半导体元件及其制造方法

Also Published As

Publication number Publication date
US20080094917A1 (en) 2008-04-24
KR101131136B1 (ko) 2012-04-03
KR20080035389A (ko) 2008-04-23
JP2008103723A (ja) 2008-05-01
US7675786B2 (en) 2010-03-09

Similar Documents

Publication Publication Date Title
US10014317B2 (en) Three-dimensional non-volatile NOR-type flash memory
KR101982383B1 (ko) 와이드 밴드 갭 트랜지스터 디코더를 갖는 3d 비-휘발성 저장소
US8120961B2 (en) Nonvolatile semiconductor memory device
US8432719B2 (en) Three-dimensional stacked and-type flash memory structure and methods of manufacturing and operating the same hydride
US20160233224A1 (en) Access Transistor of a Nonvolatile Memory Device and Method for Fabricating Same
US8138524B2 (en) Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
CN111418065A (zh) 存储器单元、存储器阵列以及形成存储器阵列的方法
CN101409290A (zh) 非易失性存储装置及其操作方法和制造方法
JP2006093695A (ja) 不揮発性メモリ素子及びその形成方法
WO2016154597A1 (en) Three-dimensional double density nand flash memory
US20060261399A1 (en) Split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing
US20220005821A1 (en) 3d memory semiconductor device and structure
CN101165901A (zh) 包括凹槽式控制栅电极的半导体存储器装置
CN111129022A (zh) 存储器阵列及形成存储器阵列的方法
KR101329586B1 (ko) 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
CN101165919A (zh) 具有凹进式控制栅极的半导体存储器装置的操作方法
US9627394B1 (en) Nonvolatile memory cells having lateral coupling structure and memory cell arrays using the same
CN100573878C (zh) 电荷捕捉非易失性存储器及其操作方法
CN101286514A (zh) 非易失性存储装置及制造该存储装置的方法
US9356105B1 (en) Ring gate transistor design for flash memory
US7053447B2 (en) Charge-trapping semiconductor memory device
US20080191264A1 (en) Non-volatile memory devices and methods of operating and fabricating the same
CN101246891A (zh) 非易失性存储装置及其制造方法
CN113437084B (zh) 闪存单元的擦除方法
US8686491B2 (en) Memory devices capable of reducing lateral movement of charges

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080423