CN101162732B - 金属氧化物半导体场效应晶体管及其制作方法 - Google Patents
金属氧化物半导体场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN101162732B CN101162732B CN2006101169421A CN200610116942A CN101162732B CN 101162732 B CN101162732 B CN 101162732B CN 2006101169421 A CN2006101169421 A CN 2006101169421A CN 200610116942 A CN200610116942 A CN 200610116942A CN 101162732 B CN101162732 B CN 101162732B
- Authority
- CN
- China
- Prior art keywords
- source region
- effect transistor
- polycrystalline silicon
- isolation regions
- grid layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种用于解决高压工艺中隔离漏电的金属场效应晶体管结构及其制作方法，不增加特别的光刻板工序和工序步骤变动，仅通过多晶硅栅版图设计时在金属布线层(7)和场氧化隔离区(3)之间保留多晶硅栅层(1)。接触孔版图设计时，将源区(4)和多晶硅栅层(1)相连并且接地或者接某固定电压，就能有效地抑制MOS场效应晶体管阈值电压偏低造成的隔离漏电。
Description
技术领域
本发明涉及半导体器件，尤其涉及解决高压工序中隔离漏电的金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor FieldEffect Transistor)及其制作方法。
背景技术
目前已有技术中，如图4和图4俯视图的图5所示，公开的金属氧化物半导体场效应晶体管(下文称为MOS场效应晶体管)组成一般包含介质层区、场氧化隔离区、主要由源区和漏区组成的有源区、阱区、金属布线层和钨塞，其中场氧化隔离区使有源区之间隔离，场氧化隔离区下端有阱区而向上依次有介质层区和金属布线层。
该结构存在的问题是：防止漏电的场氧化隔离区为提高市场竞争力而缩小单元面积将其保留得较薄，阈值电压偏低，容易引起隔离漏电；尤其在高压工序中，例如加在金属布线层高压而引起寄生场效应，导致MOS场效应晶体管导通；如果场氧化隔离区保留较厚，虽然提高了阈值电压但由于工序简化和兼容性的需要，MOS场效应晶体管沟道掺杂工序难以优化，造成阈值电压偏低，容易引起隔离漏电，不能满足器件的需要。
发明内容
本发明所要解决的技术问题是提供一种能方便且有效地解决高压工序中隔离漏电的MOS场效应晶体管及其制作方法。
为了达到上述目的，本发明的MOS场效应晶体管，包含介质层区、场氧化隔离区、主要由源区和漏区组成的有源区、阱区、金属布线、以及钨塞，其中所述阱区上面为由所述源区和漏区组成的有源区以及位于所述源区和漏区之间隔离所述源区和漏区的所述场氧化隔离区；所述介质层区位于所述有源区和所述场氧化隔离区之上；所述金属布线位于所述介质层区之上；所述钨塞位于所述介质层区内，用于连接所述金属布线和所述漏区，本发明的特点在于，在金属布线和场氧化隔离区之间的场氧化隔离区上设置多晶硅栅层；将源区与多晶硅栅相连并且接地。
根据本发明的MOS场效应晶体管，在金属布线层和场氧化隔离区之间保留多晶硅栅层，同时还将多晶硅栅与源区相连并且接地，形成多晶硅栅屏蔽，因而提高了阈值电压，减少了隔离漏电现象，满足了器件的需要。
上述本发明的MOS场效应晶体管中，也可将源区与多晶硅栅相连并且接到某固定电压，形成多晶硅栅屏蔽，因而提高了阈值电压，减少了隔离漏电现象，满足了器件的需要。
本发明的MOS场效应晶体管制作方法，依次包含氧化隔离区形成、阱形成、栅氧化层形成、多晶硅栅层形成、多晶硅栅图形的形成、源漏区形成、钛或钴硅化物形成、金属和硅栅间介质层形成、接触孔形成和金属布线形成工序，本发明的特点是，多晶硅栅图形的形成工序中，设计多晶硅栅版图时，在金属布线与场氧化隔离区之间保留多晶硅栅层；接触孔形成工序中，设计接触孔版图时，将源区与多晶硅栅层相连并且接地。
上述本发明的MOS场效应晶体管制作方法中，接触孔形成工序中，设计接触孔版图时，将源区与多晶硅栅层相连并且接到某固定电压。
根据本发明的MOS场效应晶体管制作方法，不需要增加特别的光刻板工序和工序步骤变动，只需多晶硅栅版图设计时在金属布线层和场氧化隔离区之间保留多晶硅栅层；接触孔版图设计时将源区和多晶硅栅层相连并且接地或接到某固定电压，就能形成建立多晶硅栅屏蔽的MOS场效应晶体管，提高其阈值电压，显著改善漏电隔离效果。
总之，本发明的MOS场效应晶体管采用与源区相连的多晶硅栅层，可在工序过程中减少场氧化隔离区的消耗，从而保留了较厚的场氧化隔离层，提高了MOS场效应晶体管的阈值电压。可屏蔽多晶硅栅工序对MOS场效应晶体管沟道的影响。由于多晶硅栅层与源区相连接，具有相同电位，能有效屏蔽或减小来自金属布线的高压电场对沟道的影响，显著改善MOS场效应晶体管的隔离效果。而且，能以与现有工序实质上兼容的方式，方便且有效地取得上述效果，解决MOS场效应晶体管在高压工序中隔离漏电的课题。
附图说明
图1是本发明结构示意正视图。
图2是图1的俯视图。
图3是本发明工序流程示意图。
图4是已有技术MOS场效应晶体管结构示意正视图。
图5是图4的俯视图。
附图中：1-多晶硅栅层 2-介质层区 3-场氧化隔离区4-源区 5-漏区 6-阱区 7-金属布线 8-钨塞
具体实施方式
下面结合附图对本发明作进一步详细说明。
实施方式1
本发明的MOS场效应晶体管的组成部分包含介质层区2、场氧化隔离区3、主要由源区4和漏区5组成的有源区、阱区6、金属布线7、钨塞8，其中阱区6上面为由源区4和漏区5组成的有源区以及位于源区4和漏区5之间隔离源区和漏区的场氧化隔离区3；介质层区2位于有源区和场氧化隔离区之上；金属布线7位于介质层区2之上；钨塞8位于介质层区2内，用于连接金属布线7和漏区5，但与图4和图5所示的现有MOS场效应晶体管不同，本发明的MOS场效应晶体管如图1和图2所示，在金属布线7和场氧化隔离区3之间的场氧化隔离区3上设置多晶硅栅层1，同时还将源区4与多晶硅栅层1相连并且接地。
根据本实施方式1，由于采用与源区相连的多晶硅栅层，可在工序过程中减少场氧化层的消耗，提高MOS场效应晶体管的阈值电压，能屏蔽多晶硅栅工序对MOS场效应晶体管沟道的影响。而且，由于多晶硅栅层与源区相连后具有相同的电位，能有效屏蔽或减小来自金属布线的高压电场对MOS场效应晶体管沟道的影响。显著改善MOS场效应晶体管的隔离效果。
实施方式2
本发明实施方式2的MOS场效应晶体管与本发明实施方式1中所述的MOS场效应晶体管基本相同，其不同点是，将源区4与多晶硅栅层1相连并且接到某固定电压。由于采用与源区相连的多晶硅栅并且两者电位相同，本实施方式2具有与上述实施方式1相同的效果。
实施方式3
本发明的MOS场效应晶体管，其制作方法可实质上沿用现有MOS场效应晶体管制作方法的工序，其中如图3所示，依次包含氧化隔离区形成、阱形成、栅氧化层形成、多晶硅栅层形成、多晶硅栅图形的形成、源漏区形成、钛或钴硅化物形成、金属和硅栅间介质层形成、接触孔形成、以及金属布线形成。然而，本发明的MOS场效应晶体管的制作方法如图3的箭头号所示和图1所示，在多晶硅栅图形的形成工序中，设计多晶硅栅版图时，保留金属布线7和场氧化隔离区3之间的多晶硅栅层1；又在接触孔形成工序中，将源区4与多晶硅栅层1相连并且接地。
根据本实施方式3，不必增加特别的光刻板和工序变动，仅通过设计多晶硅栅版图时保留金属布线与场氧化隔离区之间的多晶硅栅层，设计接触孔版图时将源区与多晶硅栅相连并且接地，就能提高MOS场效应晶体管的阈值电压，减少隔离漏电现象。
实施方式4
实施方式4的MOS场效应晶体管制作方法与实施方式3中所示的方法实质上相同，其不同点是，如图3的箭头号所示，接触孔形成工序中，设计接触孔版图时，将源区4与多晶硅栅层1相连并且接到某固定电压。由于以与现有工序实质上兼容的方式建立MOS场效应晶体管的多晶硅栅屏蔽，能方便且有效地提高MOS场效应晶体管的阈值电压，减少隔离漏电现象。
综上所述，本发明的MOS场效应晶体管采用与源区相连的多晶硅栅层，可在工序过程中减少场氧化隔离区的消耗，从而保留了较厚的场氧化层，提高了MOS场效应晶体管的阈值电压。可屏蔽多晶硅栅工序对MOS场效应晶体管沟道的影响。由于多晶硅栅层与源区相连接，具有相同电位，能有效屏蔽或减小来自金属布线的高压电场对沟道的影响，显著改善MOS场效应晶体管的隔离效果。而且，能以与现有工序实质上兼容的方式方便且有效地取得上述效果，解决MOS场效应晶体管在高压工序中隔离漏电的课题。
Claims (4)
1.一种MOS场效应晶体管，其用于高压隔离的寄生晶体管，包含介质层区(2)、场氧化隔离区(3)、主要由源区(4)和漏区(5)组成的有源区、阱区(6)、金属布线(7)、以及钨塞(8)，其中所述阱区(6)上面为由所述源区(4)和漏区(5)组成的有源区以及位于所述源区(4)和漏区(5)之间隔离所述源区和漏区的所述场氧化隔离区(3)；所述介质层区(2)位于所述有源区和所述场氧化隔离区之上；所述金属布线(7)位于所述介质层区(2)之上；所述钨塞(8)位于所述介质层区(2)内，用于连接所述金属布线(7)和所述漏区(5)，其特征在于，
在所述金属布线(7)和所述场氧化隔离区(3)之间的所述场氧化隔离区上设置多晶硅栅层(1)；
将所述源区(4)与所述多晶硅栅层(1)相连并且接地；
所述场氧化隔离区(3)为MOS场效应晶体管的栅氧化层。
2.如权利要求1中所述的MOS场效应晶体管，其特征在于，将所述源区(4)与所述多晶硅栅层(1)相连并且接地替换设置为将所述源区(4)与所述多晶硅栅层(1)相连并且接到某固定电压。
3.一种MOS场效应晶体管制作方法，依次包含氧化隔离区形成、阱形成、栅氧化层形成、多晶硅栅层形成、多晶硅栅图形的形成、源漏形成、钛或钴硅化物形成、金属和硅栅间介质层形成、接触孔形成、金属布线形成工序，其特征在于，
所述多晶硅栅图形的形成工序中，设计多晶硅栅版图时，在所述金属布线(7)与所述场氧化隔离区(3)之间保留所述多晶硅栅层(1)；
所述接触孔形成工序中，设计接触孔版图时，将所述源区(4)与所述多晶硅栅层(1)相连并且接地。
4.如权利要求3中所述的MOS场效应晶体管制作方法，其特征在于，所述接触孔形成工序中，设计接触孔版图时，将所述源区(4)与所述多晶硅栅层(1)相连并且接地替换设置为将所述源区(4)与所述多晶硅栅层(1)相连并且接到某固定电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101169421A CN101162732B (zh) | 2006-10-09 | 2006-10-09 | 金属氧化物半导体场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101169421A CN101162732B (zh) | 2006-10-09 | 2006-10-09 | 金属氧化物半导体场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101162732A CN101162732A (zh) | 2008-04-16 |
| CN101162732B true CN101162732B (zh) | 2010-11-03 |
Family
ID=39297610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101169421A Active CN101162732B (zh) | 2006-10-09 | 2006-10-09 | 金属氧化物半导体场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101162732B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110611B (zh) * | 2009-12-29 | 2013-04-10 | 中国科学院微电子研究所 | 具有改善的载流子迁移率的nmos的制造方法 |
| US20130020632A1 (en) * | 2011-07-18 | 2013-01-24 | Disney Donald R | Lateral transistor with capacitively depleted drift region |
-
2006
- 2006-10-09 CN CN2006101169421A patent/CN101162732B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101162732A (zh) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105870022A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN101276788B (zh) | 一种改善绝缘体上硅电路静电放电防护性能的方法 | |
| CN101924131B (zh) | 横向扩散mos器件及其制备方法 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| CN100464421C (zh) | 集成增强型和耗尽型垂直双扩散金属氧化物场效应管 | |
| CN101162732B (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| CN106298943B (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN103165652A (zh) | Mos器件及其制造方法 | |
| CN102339754A (zh) | 一种son结构mosfet的制备方法 | |
| CN102263034B (zh) | Bcd工艺中的高压mos晶体管结构及其制造方法 | |
| CN102664189A (zh) | Soi mos晶体管 | |
| CN101162733A (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| CN102737972A (zh) | 沟槽式栅极结构及其制作方法 | |
| CN103579079B (zh) | 抑制浅沟槽隔离工艺中双峰效应的方法 | |
| CN104465722A (zh) | 高压隔离环结构 | |
| CN104576532A (zh) | Mos晶体管和多晶硅电阻电容的集成结构的制造方法 | |
| US20110169079A1 (en) | Semiconductor device having an overlapping multi-well implant and method for fabricating same | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN102610521B (zh) | 非对称高压mos器件的制造方法及结构 | |
| CN101719513B (zh) | 30v双扩散mos器件及18v双扩散mos器件 | |
| CN204029815U (zh) | 横向对称dmos管 | |
| CN101452847B (zh) | Esd栅接地nmos晶体管制造方法 | |
| CN104681605B (zh) | 功率mos管的结构及其制造方法 | |
| CN103515240A (zh) | 一种横向扩散场效应晶体管结构和制作方法 | |
| CN114388613B (zh) | 一种双向阻断功率mos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131216 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |