CN101160642A - 掺硼的金刚石半导体 - Google Patents

掺硼的金刚石半导体 Download PDF

Info

Publication number
CN101160642A
CN101160642A CNA200680009050XA CN200680009050A CN101160642A CN 101160642 A CN101160642 A CN 101160642A CN A200680009050X A CNA200680009050X A CN A200680009050XA CN 200680009050 A CN200680009050 A CN 200680009050A CN 101160642 A CN101160642 A CN 101160642A
Authority
CN
China
Prior art keywords
diamond
synthetic diamond
region
boron
diamond region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200680009050XA
Other languages
English (en)
Inventor
R·里纳雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apollo Diamond Inc
Original Assignee
Apollo Diamond Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apollo Diamond Inc filed Critical Apollo Diamond Inc
Publication of CN101160642A publication Critical patent/CN101160642A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

第一和第二人造金刚石区域是掺硼的。第二人造金刚石区域比第一人造金刚石区域的掺有更多的硼，并且与第一人造金刚石区域物理接触。在另一示例性实施方案中，该第一和第二人造金刚石区域形成金刚石半导体，例如当连接到至少一个金属引线时的肖特基二极管。在其它实施方案中该金刚石是C12高增浓的金刚石，以增加该人造金刚石的导电性。在示例性实施方案中的制造工艺包括沿着氢注入层分离该多个金刚石层中的一层。

Description

掺硼的金刚石半导体
技术领域
本发明总体涉及金刚石制造，更具体地涉及制造掺硼的金刚石半导体器件。
背景技术
各种各样的半导体器件被用作基本的电子集成模块来制造从计算机到蜂窝式电话、家庭娱乐系统、汽车控制系统的各种电子设备。其他的设备将半导体用于不涉及运算和处理能力的目的，例如音频放大器、工业控制系统和其他类似的目的。
现代半导体一般基于硅，利用掺杂各种元素来改变它们的电气性能。例如，由于在只有四价电子的硅内没有第五价电子，所以在硅内掺杂磷产生了过剩电子使其成为n型半导体材料。类似地，由于只有三价电子的硼比硅少一个电子，所以在硅内掺杂硼会产生具有过剩的“空穴”或者缺少电子的p型硅。
当n型硅和p型硅互相接触时，电流从一个方向上比从另一方向上更容易穿过结流动。可以组合n型和p型材料的更复杂的结构来形成各种类型的晶体管、集成电路和其他类似的器件。
但是，所使用的半导体材料的固有性能限制了某些半导体器件的性能。例如，处理器的速度由组成该处理器集成电路的晶体管和其他器件所消耗的功率值所限制，如果运转得太快，那么该处理器集成电路会完全熔化。由于随着更多的消耗一定量的功率的晶体管被封装到更小的面积内，在确定面积内消耗的热量增加，因此尺寸的减小也受到了限制。由于单个晶体管或二极管的物理尺寸一般是非常小的，即使诸如高频、高功率应用中使用的二极管之类的简单器件亦受到功率限制的困扰。
能够提供更大消耗功率和更高半导体器件密度的半导体器件是提供更高性能、更小的电子器件所希望的。
发明内容
本发明在一个示例性实施方案中提供了第一和第二掺硼的人造金刚石区域。该第二人造金刚石区域掺有比该第一人造金刚石区域更多的硼，并且与该第一人造金刚石区域物理接触。在另一示例性实施方案中，该第一和第二人造金刚石区域形成金刚石半导体，诸如肖特基二极管。
附图说明
图1示出了与本发明的示例性实施方案一致的具有氢离子注入层的掺硼的金刚石籽晶。
图2示出了与本发明的示例性实施方案一致的具有长成的掺硼的金刚石的掺硼的金刚石籽晶。
图3示出了与本发明的示例性实施方案一致的具有在氢注入能级分离的长成的金刚石的掺硼的金刚石籽晶。
图4示出了与本发明的示例性实施方案一致的由带有长成的掺硼的金刚石的掺硼的金刚石籽晶形成的肖特基二极管。
图5示出了与本发明的示例性实施方案一致的用于形成掺硼的金刚石半导体的方法。
图6示出了与本发明的示例性实施方案一致的具有第一和第二掺硼的金刚石半导体区域的集成电路。
图7示出了与本发明的示例性实施方案一致的利用掺硼的金刚石半导体的电子器件。
具体实施方式
在以下对本发明的示例性实施方案的详细描述中，将参照组成本说明书一部分的附图，并且在其中通过图示可以实施本发明的具体的简单实施方案来示出。这些实施方案被足够详细地说明，以使得本领域普通技术人员能够实践本发明；并且应该了解的是，可以应用其他实施方案，以及在不脱离本发明的实质或范围的情况下进行逻辑的、机械的、电的和其他变化。因此，以下的描述并不具有限制的意义，本发明的范围仅由所附的权利要求书限定。
本发明的一个实例提供了掺硼的第一和第二人造金刚石区域。第二人造金刚石区域比第一人造金刚石区域掺有更多的硼，并且与第一人造金刚石区域物理接触。在另一示例性实施方案中，该第一和第二人造金刚石区域形成金刚石半导体，诸如肖特基二极管。
图1-4示出了单晶体人造金刚石肖特基二极管的制造方法，该肖特基二极管是诸如能够使用本发明的制造的金刚石半导体器件的一种实例。图1示出了硼重掺杂的金刚石籽晶，相对于碳的四价电子其中硼只有三价电子，使得该金刚石成为强p型半导体材料。包含硼的金刚石内的晶格点内缺少电子，留下了能够接受电子的“空穴”，该“空穴”实际上是移动正电荷。带负电的硼原子固定在金刚石的晶格内，这意味着硼原子不能移动但是帮助提供了在导电过程中用作电子受主的空穴。
虽然其他实例使用扩散或者离子注入来将硼注入金刚石中，而不管该金刚石是人造的或天然存在的；但是在某些实例中，硼随着通过化学气相沉积形成金刚石而生长进金刚石中，或者通过其他工艺加入。金刚石含有硼，该硼至少穿过延伸半微米至几微米的晶种金刚石101的上部区域掺杂，以使得上层具有相对均匀的硼原子分布，其中该硼原子分布为预期的密度。
将晶种101抛光以形成平的上表面，使用诸如激光或切割工具来修剪晶种的边缘，以及对该边缘进行清理、刻蚀和抛光。如图1中在102处示出的，然后将氢原子注入到需要的深度。在不同的实例中，氢原子在不同的条件下被注入，但是在一个实例中氢原子以相对于金刚石表面10度的角度和以大约每平方厘米一微安培的剂量率注入。电子被以大约200KeV的能量注入，一直到大约十的十七次方的原子每平方厘米的总剂量被注入到金刚石101中。改变氢注入的参数将改变所得到的氢注入层的深度和密度。氢注入层被显示为图1中打点的层102。
一旦完成将氢注入到掺硼的金刚石晶种中，例如通过化学气相沉积等离子反应器，在晶种上生长更多的金刚石。对于在其他实例中的金刚石形成可以使用的各种技术，包括微波等离子反应器、DC等离子反应器、RF等离子反应器、热丝反应器和其他这样的技术。可以通过多种方法和设备来制造人造金刚石，例如在标题为“System and Methodfor Producing Synthetic Diamond”的美国专利6,582,513中所描述的，该专利的全部内容通过引用并入本文中。
在一个实例中生长的金刚石是单晶体人造金刚石，其使用诸如甲烷或其他气体的气流来为等离子反应器提供前体材料(precursormaterial)，以产生沉积形成金刚石的等离子体。在某些实例或某些金刚石层中的气体包括多种杂质，例如硼掺杂物、或者碳的各种同位素等杂质。例如，具有比碳-12的平均纯度更高的纯度以及相应的比碳-13同位素浓度降低的金刚石被称之为同位素强化，并且尤其是在热传导性方面的强化。这使得它们更适用于诸如半导体器件的制造，能够实现比其他方式所能获得的更高的功率和更高的密度。具有碳-12的金刚石CVD前体气体的同位素强化能够产生具有明显小于标准的1.1％碳-13浓度的金刚石，同时产生高达3300W/mK的热传导率。生产具有高热传导率的人造金刚石的方法的其他实例包括：在低氮的环境下生长金刚石，在富氢的环境下生长人造金刚石以及使用硼掺杂物来引起热传导率的增加。
在某些实施方案中，由于在金刚石晶体结构内放入了掺杂物，具有硼或其他注入的掺杂物的金刚石区域会具有比未掺杂的金刚石稍大或稍小的晶格结构。在某些实施方案中，通过注入选定用于产生所需晶格结构的离子，可以控制在具有不同掺杂物浓度的金刚石之间、或者在掺杂的和未掺杂的金刚石之间的晶格失配。例如，轻掺硼的金刚石区域相对于主要由碳-12制成的未掺杂的金刚石将具有稍膨胀的晶格结构。将碳-13加入掺硼的金刚石中收缩了晶格结构，并且这也用于某些实施方案中来消除在金刚石层之间的晶格失配，或者来控制在金刚石层之间的晶格失配或应变。
在更详细的实施方案中，在包括大约99％碳-12和1％碳-13的金刚石结构中，在接触第二更重掺硼的区域生长第一轻掺硼的区域。将更多的碳-13增加到第二更重掺硼的区域中能够使更重掺硼的区域和更轻掺硼的金刚石区域的晶格结构彼此匹配，减少或消除了金刚石层的边界处的晶格应变。
图2示出了图1中的晶种金刚石，该晶种金刚石具有氢注入层201，并具有另一生长在用氢注入的表面上的掺硼的人造金刚石层202。在某些实例中，在注入氢之前或者在第二人造金刚石区域202生长之前的某一时间，晶种201被抛光变平；并且在第二人造金刚石区域生长之前或者之后，晶种201被诸如通过激光切割而修剪成所需的尺寸和形状。上层生长到所需的厚度，例如在一个实例中是100微米，并且然后被抛光和切割来形成图2中示出的金刚石组件。
图2中的组件然后被加热到足以使得第一金刚石区域101在氢注入能级分离，产生与长成的人造金刚石区域202分开的一部分晶种金刚石区域101。由于利用更轻掺硼的部分303而除去更重掺硼的金刚石部分302，该操作产生了比原始晶种金刚石101稍小的晶种金刚石301。302和303所得到的结构形成了肖特基二极管的半导体部分，当与诸如硅的其他半导体材料比较时，该半导体部分由于金刚石的特性能够以特别高的电压和功率级工作。在其它实例中，生长区域将比晶种区域更重掺杂硼，金刚石区域的厚度将不同，并且将进行其他结构和设计上的变化。
图4示出了由图3中的302和303形成的金刚石组件，该金刚石组件被顶离401处金刚石晶种区域，具有在402和403处连接的电导线。基于金属的功函数或费米函数以及所需的肖特基二极管的性能，选择金属附属件，并且一般将是包含诸如铝、铂、金、钛或镍的金属或金属合金。这形成了完全的肖特基二极管，该二极管在其调整某些信号、或者在某些情况下只在一个方向上让电流通过的能力类似于其它类型的二极管。参见图4中的肖特基二极管，末端403被称为阳极，末端402被称为阴极。当阳极所处的电位高于阴极所处的电位某一电压电平时，电流将流过二极管，但是当阳极处于比阴极更低的电位或者电压时，电流不能流过二极管。这一性能使得二极管广泛用于各种电子应用中，包括检测、滤波和整形电子信号。
肖特基二极管的整流部分实际上是金属-金刚石半导体的接触，而不是像大多数其他诸如p-n型的半导体二极管那样的半导体材料之间的接触。肖特基二极管的工作原理是公知的但是相对复杂，对于许多应用与常规半导体二极管相比具有许多显著优点。肖特基二极管两端的正向电压降典型地明显小于一般p-n结半导体二极管两端的正向电压降，肖特基二极管两端的电压降的标准值是.2伏特，而硅p-n结二极管两端的电压降的标准值是.6-.7伏特。肖特基二极管两端的电容容量也明显较低，并且在形成肖特基二极管的势垒区域的金属接口处的载流子复合明显地快于p-n半导体结中的载流子复合，大约10皮秒左右。这使得肖特基二极管特别适用于诸如高频检测、混频和其它类似应用。肖特基二极管相对于半导体p-n结二极管的低噪音的特征进一步使得它们适合用于低能级检测应用，例如雷达或其他无线电检测。
图5是制造诸如图4中的掺硼的金刚石半导体器件的方法流程图。在501处，产生了掺硼的晶种金刚石。这可以通过将离子注入到天然或人造金刚石中、通过在富硼的环境中生长人造金刚石、或者通过其他适宜的方法来实现。通过高压高温(HPHT)方法、通过化学气相沉积、或者通过其他适宜的方法可以制造长成的金刚石。在502处掺硼的晶种金刚石表面被抛光，以制备所需晶体取向的平面金刚石晶体表面。例如，可以在100平面内抛光金刚石，朝向110平面倾斜两度，以产生轻微偏离金刚石的100表面的抛光表面。在不同的实例中，可以切割晶种的边缘以及对各个其他面进行抛光或加工成形，以及使用酸洗、水冲和溶剂干燥来清理表面。
然后，选择注入角度、能级和剂量，并且在503处进行氢离子注入。如图1所示出和描绘的，注入参数被配置为在晶种金刚石内选定深度注入选定密度的氢原子。在注入氢原子之后，注入的晶种金刚石用作生长另外的金刚石的晶种，例如通过化学气相沉积。如图2所描绘的，在某些实例中，长成的金刚石包括比晶种金刚石更高或更低的硼浓度。金刚石一直生长到获得所需的厚度，例如500微米的厚度，或者10到15,000微米范围内的厚度。
一旦完成生长过程，从生长器械上去除金刚石组件，并且在505处使用激光切割器修剪边缘。在其他实例中，边缘可以使用其他方法修剪，并且可以被抛光或打磨。因此，晶种的边缘也可以被修剪到所需尺寸，例如恢复到在晶种金刚石区域上方生长之前的原始晶种尺寸。
在非氧化性环境中，例如在氢或惰性气体中，将所得到的金刚石组件加热到使得金刚石组件的晶种金刚石区域在氢注入区域分离的高温。在一个实例中，该分离在大约1200摄氏度出现，而在其他实例中在1100到2400摄氏度的范围内出现。如图3所示，一旦晶种和长成的金刚石-晶种金刚石组件分离，则留下长成的金刚石-晶种金刚石组件，而在氢注入层上方的晶种金刚石部分连接到长成的金刚石。在某些实例中，该分离在高温下自发的产生，但是在其他实例中通过向氢注入层施加压力来产生。
产物是掺硼的半导体器件，其能够在507处被进一步修剪和抛光，并且在509处可以连接到引线并被封装以用作半导体器件。
如图6所示，与本发明的各种实施方案一致的其他半导体器件的实施方案包括制造集成电路。该图在601处示出了通常的金刚石半导体衬底，该金刚石半导体衬底至少具有掺硼的区域或部分602。第二区域603被生长、注入或以其它方式与金刚石区域602接触形成，但是具有不同的硼的掺杂密度。这形成了肖特基二极管的半导体部分，但是可以使用类似的工艺来形成晶体管和各种其他部件。使用具有适当的功函数的金属线将元件602和603连接到电路上，而在其它实例中，使用多晶硅或其它导体或半导体元件将元件602和603连接到集成电路的其它部分。
图7图示了与本发明的某些示例性实施方案相一致的、可以构造的电子器件的实例。雷达装置701使用肖特基二极管用于低能级、高频的无线电检测，并且在诸如多普勒雷达的其它示例性应用中用于混频。电子器件得益于使用掺硼的金刚石半导体能够增强的性能，例如相对于诸如硅的传统半导体的改进的功率处理、更高的密度和更好的性能。
掺硼的金刚石不同于硅基半导体的地方还在于它是基本透明的，具有浅蓝色的色泽。这使得掺硼的金刚石除了适用于诸如传统的LED或激光二极管之类的其他应用之外，尤其适宜用在诸如在结构上光从除了半导体结的外表面之外的地方发射的蓝色LED或激光半导体器件中。由于掺硼的金刚石一定程度上导电，它也可以用于需要导电的各种应用中，例如在电极中、在其状态和其它特征可以被电子监视的导电的切割工具中，在导电的加热槽或散热器中以及在能够被加热或者可以通过电流来改变折射率的光学窗口中。
肖特基势垒结还用于除肖特基二极管之外的多种应用中，包括用于双极结晶体管，在该双极结晶体管中肖特基结位于晶体管的基极和集电极之间。这防止了晶体管饱和过深而引起晶体管开关时间过快。金属半导体场效应晶体管(MESFET)也使用反向偏置的肖特基势垒来提供在晶体管内的耗尽区，并且类似于JFET工作。此外在其它包括高电子迁移率晶体管(HEMT)器件中，在异质结器件中使用肖特基势垒来提供晶体管内的非常高的导电性。
可以预料，本说明书所描述的方法和器件将不仅应用于肖特基二极管和相关的器件中，而且应用于其他半导体、集成电路和电子器件中。虽然本说明书描述和图示了具体的实施方案，但本领域普通技术人员应该理解的是，适用于实现相同目的的各种布置可以替代所示出的具体实施方案。本申请的意图在于覆盖本发明的任意改型和变体。这意味着本发明仅仅通过权利要求和其等同物的所有范围来限制。

Claims (46)

1.一种半导体器件，包括：
掺硼的第一人造金刚石区域；
掺硼的第二人造金刚石区域，该第二人造金刚石区域掺有比该第一人造金刚石区域更多的硼并且与该第一人造金刚石区域物理接触。
2.权利要求1所述的半导体器件，还包括连接到该第一人造金刚石区域的第一金属接触和连接到该第二人造金刚石区域的第二金属接触。
3.权利要求1所述的半导体器件，其中该半导体器件包括肖特基二极管。
4.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个是人造单晶体金刚石。
5.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个包括少于1ppm杂质，该杂质不包括掺杂物。
6.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个具有大于2500W/mK的热传导率。
7.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个具有大于2700W/mK的热传导率。
8.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个具有大于3200W/mK的热传导率。
9.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个被用碳12同位素强化，使得所得到的碳13的浓度小于1％。
10.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个被用碳12同位素强化，使得所得到的碳13的浓度小于.1％。
11.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个被用碳12同位素强化，使得所得到的碳13的浓度小于.01％。
12.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个具有小于50ppm的氮浓度。
13.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个具有小于10ppm的氮浓度。
14.权利要求1所述的半导体器件，其中该第一和第二人造金刚石区域中的至少一个具有小于5ppm的氮浓度。
15.权利要求1所述的半导体器件，其中该第一和第二金刚石区域通过以下步骤形成：
在掺硼到第一程度的基础金刚石区域内注入氢；
通过化学气相沉积在该基础金刚石区域上形成长成的金刚石区域，该长成的金刚石区域掺硼到第二程度；以及
通过加热该基础金刚石区域以引起在该氢注入层分离，来分离该长成的金刚石区域和该基础金刚石区域的一部分。
16.权利要求15所述的半导体器件，其中该基础金刚石区域是该第一人造金刚石区域，该长成的金刚石区域是该第二人造金刚石区域。
17.权利要求15所述的半导体器件，其中该基础金刚石区域是该第二人造金刚石区域，该长成的金刚石区域是该第一人造金刚石区域。
18.一种制造掺硼的人造金刚石半导体器件的方法，包括：
生长掺硼的第一人造金刚石区域；
将氢注入到该第一人造金刚石区域；
生长掺硼密度不同于该第一人造金刚石区域掺硼密度的掺硼的第二人造金刚石区域，该第二人造金刚石区域在该第一人造金刚石区域上生长；以及
至少加热该第一人造金刚区域以在氢注入的深度分离该第一人造金刚石区域。
19.权利要求18所述的方法，其中重掺硼的人造金刚石区域包括肖特级二极管的阳极，较轻掺硼的人造金刚石区域包括肖特级二极管的阴极。
20.权利要求18所述的方法，还包括形成连接到该第一人造金刚石区域的第一金属接触和连接到该第二人造金刚石区域的第二金属接触。
21.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个通过化学气相沉积被制造成单晶体人造金刚石。
22.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个包括少于1ppm杂质，该杂质不包括掺杂物。
23.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个包括少于1ppm的氮。
24.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个具有大于2500W/mK的热传导率。
25.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个具有大于2700W/mK的热传导率。
26.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个具有大于3200W/mK的热传导率。
27.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个被用碳12同位素强化，以使得所得到的碳13的浓度小于1％。
28.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个被用碳12同位素强化，以使得所得到的碳13的浓度小于.1％。
29.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个被用碳12同位素强化，以使得所得到的碳13的浓度小于.01％。
30.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个具有小于50ppm的氮浓度。
31.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个具有小于10ppm的氮浓度。
32.权利要求18所述的方法，其中该第一和第二人造金刚石区域中的至少一个具有小于5ppm的氮浓度。
33.一种集成电路，包括：
掺硼的第一金刚石区域；
掺硼的第二金刚石区域，该第二人造金刚石区域掺有比该第一人造金刚石区域更多的硼并且与该第一人造金刚石区域物理接触。
34.权利要求32所述的集成电路，还包括金刚石衬底。
35.权利要求33所述的集成电路，其中该金刚石衬底是单晶体人造金刚石衬底。
36.权利要求31所述的集成电路，其中该第一和第二金刚石区域中的至少一个是人造单晶体金刚石。
37.权利要求31所述的集成电路，其中该第一和第二金刚石区域中的至少一个被用碳12同位素强化，以使得所得到的碳13的浓度小于1％。
38.权利要求31所述的集成电路，其中该第一和第二金刚石区域中的至少一个被用碳12同位素强化，以使得所得到的碳13的浓度小于.1％。
39.权利要求31所述的集成电路，其中该第一和第二金刚石区域中的至少一个被用碳12同位素强化，以使得所得到的碳13的浓度小于.01％。
40.权利要求31所述的集成电路，其中该第一和第二金刚石区域中的至少一个具有小于50ppm的氮浓度。
41.权利要求31所述的集成电路，其中该第一和第二金刚石区域中的至少一个具有小于10ppm的氮浓度。
42.权利要求31所述的集成电路，其中该第一和第二金刚石区域中的至少一个具有小于5ppm的氮浓度。
43.一种电子器件，包括：
人造金刚石半导体元件，其包括掺硼的第一区域，并且还包括掺硼的第二区域，该第二人造金刚石区域掺有比该第一人造金刚石区域更多的硼并且与该第一人造金刚石元件区域物理接触。
44.权利要求42所述的电子器件，其中该人造金刚石半导体元件包括肖特级二极管。
45.权利要求42所述的电子器件，其中该人造金刚石半导体元件包括集成电路。
46.权利要求44所述的电子半导体器件，其中该集成电路还包括人造单晶体金刚石衬底。
CNA200680009050XA 2005-01-26 2006-01-26 掺硼的金刚石半导体 Pending CN101160642A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/043,684 US20060163584A1 (en) 2005-01-26 2005-01-26 Boron-doped diamond semiconductor
US11/043,684 2005-01-26

Publications (1)

Publication Number Publication Date
CN101160642A true CN101160642A (zh) 2008-04-09

Family

ID=36695834

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200680009050XA Pending CN101160642A (zh) 2005-01-26 2006-01-26 掺硼的金刚石半导体

Country Status (5)

Country Link
US (3) US20060163584A1 (zh)
EP (1) EP1856719A2 (zh)
JP (1) JP2008529285A (zh)
CN (1) CN101160642A (zh)
WO (1) WO2006081304A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290447A (zh) * 2010-06-18 2011-12-21 国立清华大学 柱状钻石萧基二极管及其制作方法
CN104246109A (zh) * 2012-02-21 2014-12-24 威达国际工业有限合伙公司 利用电容分析聚晶金刚石
US9317811B2 (en) 2008-07-23 2016-04-19 Element Six Technologies Limited Diamond material
CN110600554A (zh) * 2019-09-20 2019-12-20 西安交通大学 一种(100)晶向金刚石n-i-p结二极管及其制备方法
CN110975760A (zh) * 2019-11-13 2020-04-10 曲阜师范大学 一种无损伤可控制备金刚石中氮空位中心的方法
CN110998796A (zh) * 2017-06-19 2020-04-10 金刚石技术有限责任公司 掺杂金刚石半导体及其制造方法
CN116588930A (zh) * 2023-07-17 2023-08-15 深圳道童新能源有限公司 一种人造金刚石及其制备方法和应用

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163584A1 (en) * 2005-01-26 2006-07-27 Robert Linares Boron-doped diamond semiconductor
GB0508889D0 (en) * 2005-04-29 2005-06-08 Element Six Ltd Diamond transistor and method of manufacture thereof
GB201013112D0 (en) * 2010-08-04 2010-09-22 Element Six Ltd A diamond optical element
JP6099260B2 (ja) * 2013-02-22 2017-03-22 学校法人早稲田大学 透明導電体及び透明導電体の製造方法
US10700165B2 (en) 2016-06-17 2020-06-30 Adamantite Technologies LLC Doped diamond SemiConductor and method of manufacture using laser abalation
US10141456B2 (en) 2016-10-17 2018-11-27 Fraunhofer Gesellschaft Zur Forderung Der Angew. Forschung E.V. Schottky diode and method for its manufacturing
JP7084586B2 (ja) * 2018-01-15 2022-06-15 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンド基板を含む積層体
US11063162B2 (en) 2018-10-14 2021-07-13 Arizona Board Of Regents On Behalf Of Arizona State University Current generation from radiation with diamond diode-based devices for detection or power generation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895313A (en) * 1973-09-17 1975-07-15 Entropy Conversion Laser systems with diamond optical elements
JP2961812B2 (ja) * 1990-05-17 1999-10-12 住友電気工業株式会社 半導体装置
US5360479A (en) * 1990-07-02 1994-11-01 General Electric Company Isotopically pure single crystal epitaxial diamond films and their preparation
EP0503934B1 (en) * 1991-03-14 1995-12-20 Sumitomo Electric Industries, Limited Infrared optical part and method of making the same
EP0543392A3 (en) * 1991-11-21 1993-10-20 Canon Kk Diamond semiconductor device and method of producing the same
JPH05299635A (ja) * 1992-04-23 1993-11-12 Kobe Steel Ltd 耐熱性オーミック電極を備えたダイヤモンド薄膜及びその製造方法
US5285084A (en) * 1992-09-02 1994-02-08 Kobe Steel Usa Diamond schottky diodes and gas sensors fabricated therefrom
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US20010001385A1 (en) * 1997-08-01 2001-05-24 Tokyo Gas Co., Ltd Boron-doped isotopic diamond and process for producing the same
US6582513B1 (en) * 1998-05-15 2003-06-24 Apollo Diamond, Inc. System and method for producing synthetic diamond
US6858080B2 (en) * 1998-05-15 2005-02-22 Apollo Diamond, Inc. Tunable CVD diamond structures
US6589333B1 (en) * 1999-09-17 2003-07-08 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Method for the manufacture of a substrate, substrate manufactured in accordance with this method, carrier wafer and diamond jewel
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US6833027B2 (en) * 2001-09-26 2004-12-21 The United States Of America As Represented By The Secretary Of The Navy Method of manufacturing high voltage schottky diamond diodes with low boron doping
US20060163584A1 (en) 2005-01-26 2006-07-27 Robert Linares Boron-doped diamond semiconductor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9317811B2 (en) 2008-07-23 2016-04-19 Element Six Technologies Limited Diamond material
CN102290447A (zh) * 2010-06-18 2011-12-21 国立清华大学 柱状钻石萧基二极管及其制作方法
CN102290447B (zh) * 2010-06-18 2013-06-05 国立清华大学 柱状钻石肖特基二极管及其制作方法
CN104246109A (zh) * 2012-02-21 2014-12-24 威达国际工业有限合伙公司 利用电容分析聚晶金刚石
CN104246109B (zh) * 2012-02-21 2017-04-19 威达国际工业有限合伙公司 利用电容分析聚晶金刚石
CN110998796A (zh) * 2017-06-19 2020-04-10 金刚石技术有限责任公司 掺杂金刚石半导体及其制造方法
CN110600554A (zh) * 2019-09-20 2019-12-20 西安交通大学 一种(100)晶向金刚石n-i-p结二极管及其制备方法
CN110975760A (zh) * 2019-11-13 2020-04-10 曲阜师范大学 一种无损伤可控制备金刚石中氮空位中心的方法
CN110975760B (zh) * 2019-11-13 2022-02-25 曲阜师范大学 一种无损伤可控制备金刚石中氮空位中心的方法
CN116588930A (zh) * 2023-07-17 2023-08-15 深圳道童新能源有限公司 一种人造金刚石及其制备方法和应用
CN116588930B (zh) * 2023-07-17 2023-11-21 深圳道童新能源有限公司 一种人造金刚石及其制备方法和应用

Also Published As

Publication number Publication date
US20120193644A1 (en) 2012-08-02
US20090311852A1 (en) 2009-12-17
JP2008529285A (ja) 2008-07-31
EP1856719A2 (en) 2007-11-21
US8158455B2 (en) 2012-04-17
US20060163584A1 (en) 2006-07-27
WO2006081304A2 (en) 2006-08-03
WO2006081304A3 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
CN101160642A (zh) 掺硼的金刚石半导体
US6218254B1 (en) Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
CN1322564C (zh) 硅锗双极型晶体管
US6329675B2 (en) Self-aligned bipolar junction silicon carbide transistors
US11476111B2 (en) Semiconductor device with a porous portion, wafer composite and method of manufacturing a semiconductor device
US4466173A (en) Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques
CN105206681A (zh) 宽带隙高密度半导体开关器件及其制造方法
KR850000902B1 (ko) 박막 트랜지스터
US10665703B2 (en) Silicon carbide transistor
JPH03501670A (ja) 炭化珪素製ｍｏｓｆｅｔ
CN110600366A (zh) （100）晶向金刚石n沟道结型场效应晶体管及其制备方法
KR19980702366A (ko) 에피택시를 통하여 제공된 피엔 접합을 갖는 반도체 소자의 제조 방법
US20170365721A1 (en) Diodes and fabrication methods thereof
CA2425541C (en) Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US8883609B2 (en) Method for manufacturing a semiconductor structure
US6103019A (en) Advanced technique to grow single crystal films on amorphous and/or non-single crystal surfaces
CN102931223A (zh) Igbt集电极结构
JPH06209015A (ja) ダイヤモンド接合型電界効果トランジスタ及びその製造方法
CARBIDE James A. Cooper, Jr. School of Electrical and Computer Engineering, Purdue University, West Lafeyette, IN 47907, USA
CN102412291B (zh) 锗硅BiCMOS工艺中的可变电容及制造方法
CN114709138A (zh) 一种氧化镓肖特基二极管及其制备方法和制备系统
CN112086361A (zh) 一种SiC沟槽MOSFET及其制造工艺
Boron Subject Index of Volume 71
Hallén et al. Implanted p+ n‐Junctions in Silicon Carbide
KR20020006284A (ko) 수직형 트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080409