CN101154946A - D/a变换器 - Google Patents

D/a变换器 Download PDF

Info

Publication number
CN101154946A
CN101154946A CNA2007101487861A CN200710148786A CN101154946A CN 101154946 A CN101154946 A CN 101154946A CN A2007101487861 A CNA2007101487861 A CN A2007101487861A CN 200710148786 A CN200710148786 A CN 200710148786A CN 101154946 A CN101154946 A CN 101154946A
Authority
CN
China
Prior art keywords
signal
transformation component
output
mentioned
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101487861A
Other languages
English (en)
Inventor
松尾雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101154946A publication Critical patent/CN101154946A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种D/A变换器。通过输入数字信号的上位m位信号，选择来自电阻串(10)的输出，并变换为具有下位n位的份量的宽度的一对模拟信号VH、VL。通过将该VH、VL以电阻串(22)来分割，并变换为根据下位n位信号所选择的模拟信号，从而将n+m位的输入数字信号变换为模拟信号，其中n、m两者均为2以上的整数。从而能够简化D/A变换器的结构。

Description

D/A变换器
技术领域
本发明涉及将输入数字信号变换为模拟信号的D/A变换器。
背景技术
以往，公知有将数字信号变换为模拟信号的D/A变换器。通过数字处理进行各种信号处理的情况较多，而且广泛利用于驱动负荷的驱动电路等。例如，在液晶显示装置(LCD)中，也将数字视频信号变换为各像素的液晶驱动用的模拟信号的D/A变换器利用于驱动电路中。
在此，LCD显示的分辨率越来越高，而且视频信号的位(bit)数也越来越大。也即，6位左右的视频信号变为8位视频信号，最近还采用10位视频信号。再有，像素数也增大，需要将1行像素分割为多个通道(channel)来并行驱动，而且该通道数在10通道以上的情况也越来越多。
专利文献1：特开2001-282164号公报；
专利文献2：特开2001-356746号公报。
这种分辨率高的驱动电路的D/A变换器，就会使其电路规模增大。例如，在将10位数字信号采用电阻串变换为模拟信号时，需要210＝1024个电阻，而且需要用于取出各个灰度的模拟信号的灰度线以及对应该灰度线的选择器。
有以下需求，即想要尽量减小相对显示部的周边区域、以及想要缩短列方向的长度。尤其，将驱动电路作为另一种IC(集成电路)芯片来形成，并且在LCD基板上采用COG(chip on glass：玻璃上芯片)进行搭载时，想要使芯片更细长的需求大。
发明内容
本发明正是鉴于上述课题而提出的。
本发明为一种D/A变换器，将n+m位的输入数字信号变换为模拟信号，其中n、m两者均为2以上的整数，其特征在于，该D/A变换器具有：上位变换部，其由电阻串构成，将上述输入数字信号的上位m位信号变换为与该上位m位份量(分)的信号对应、且具有下位n位份量的宽度的一对模拟信号；和下位变换部，其由电阻串构成，对来自上述上位变换部的一对输出进行分割，并且变换为根据下位n位信号所选择的模拟信号。
另外，优先具有一对缓冲放大器，用于使上述上位变换部的一对输出分别稳定。
另外，上述上位变换部优选输出具有大于n的p位份量的宽度的一对模拟信号，上述下位变换部优选利用与p位份量的变换宽度中的n位份量所对应的部分，并且根据n位信号来选择输出，其中p为2以上的整数。
另外，当上述输入数字信号为动作保证范围外的大值或小值时，优选在上述下位变换部中利用与n位对应的以外的部分并进行输出。
另外，优选设置有多个相同结构的上述下位变换部，并且根据与输入数字信号分开供给的补正位，选择任一个输出。
发明效果
根据本发明，由于以输入信号的上位位份量、下位位份量来分割电阻串，因此能够减少总的电阻个数。从而，在对电路进行集成时，将芯片容易地形成为细长形状。
另外，将上位变换部的输出取得较大，而在下位变换部中利用比需求大的位对应的电阻串，通过这样，能够减少因分割了电阻串而发生误差的情况。
附图说明
图1是表示实施方式的结构图。
图2是表示实施方式的详细结构图。
图3是表示其他实施方式的结构图。
图4是表示基于补正数据的补正的结构图。
图5是表示使用保险丝(fuse)电路的补正的结构图。
图6是说明保险丝电路的读出的图。
图7是表示适用于液晶显示装置的结构图。
图8是表示显示装置的驱动控制电路的结构图。
图中：10、22-电阻串(string)；12、24-选择器；14-缓冲放大器；16、18-D/A变换器；20、26-开关；30-补正用寄存器；32-补正用开关；50-保险丝电路；52、56-选择电路；54-读出电路；58-保持电路；60-极性反转电路；100-集成驱动电路；110-电源电路部；120-逻辑部；122-显示数据处理部；124-定时信号生成部；128-寄存器设定部；184-输出部；200-面板；210、220-驱动器；230-显示部。
具体实施方式
以下，根据附图，对本发明实施方式进行说明。
(实施方式的结构)
图1是表示实施方式相关的D/A变换器的概略结构的图。该D/A变换器是将10位数字信号变换为模拟信号的装置，具有多个(n)通道的输入输出。
首先，将10位输入数字信号以上位8位、下位2位来分割而输入。
电阻串10由256个电阻串联连接而构成，其一端与电源连接，另一端接地。从而，从电阻串10的各电阻的端部即0～256的257个电压取出点得到256种电压。该电阻串10的256个电压取出点，与n个选择器12(12-1～12-n)连接。
并且，各选择器12被输入了输入数字信号的上位8位，并且通过该输入信号来决定输出来自哪两个电压取出点的电压。各选择器12选择输出由输入数字信号决定的一个电阻的两端电压。也即，从以输入数字信号的上位8位来决定的电压取出点及其一个上的电压取出点所得到的电压为所选择的两端电压。此外，如后所述，也可输出规定的多个电阻的串联连接的两端电压。
各选择器12的一对输出VH、VL分别在缓冲放大器14H、14L中稳定后被提供给2位D/A变换器16(16-1～16-n)。该2位D/A变换器16被输入了输入数字信号的下位2位，并且根据所输入的VH、VL生成4个电压，而且根据下位2位输入信号来选择输出其中一个电压。因而，D/A变换器16具有4个电阻，对包含VH或VL的任一个的4种电压中的一个进行选择。在本实施方式中选择了VL，但是也可选择VH。
在图2中还示出了选择器12及2位D/A变换器16的结构。在电阻串10的各电阻的两端的电压取出点，分别连接有H用及L用的两个开关20H、20L。另外，在电阻串10的最上位的电阻的上侧仅连接有H用开关20H，在最下位的下侧仅连接有L用的开关20L。并且，通过被输入的上位8位数据，来选择一个L用开关20L和其之上的H用开关20H，通过这样，针对上位8位数据，输出用于表示以其上位8位所确定的范围的输出即VL、VH。
另外，2位D/A变换器16包括由四个电阻串联连接而构成的电阻串22和选择器24，VL及4个电阻彼此间的连接点分别与选择器24的开关26连接，并且经由4个开关26与输出端连接。而且，通过下位2位来控制开关26的接通断开。也即，通过下位2位数据的0～3来选择接通开关26中的1个，并输出与下位2位所对应的电压。
如上所述，对2位D/A变换器16供给与上位8位所对应的电压VH、VL，而输出该电压VH、VL间的由下位2位所确定的电压。从而，整体上输出对应10位数据的模拟电压，进行10位D/A变换。
这样，在本实施方式中，通过利用8位电阻串10和2位电阻串22，能够进行10位D/A变换，并且通过256+4＝260个电阻，能够进行针对10位数字数据的D/A变换。这样，通过减少使用于电阻串的电阻数目，能够减小D/A变换器的宽度。
(其他实施方式的结构)
在图3中示出了其他实施方式的结构。在该示例中，在电阻串10的选择器12中选择各离开8个的部分。也即，选择从以上位8位决定的电压取出点起往上隔着8个取出点的开关及往下隔着8个取出点的开关，并将所选择的电压分别设为VH、VL。
并且，2位D/A变换器16具有由64个电阻构成的电阻串22。在该电阻串22中，在下面32个电阻的下侧连接点连接有NMOS开关26N，在上面28个电阻的下侧连接点连接有PMOS开关26P。并且，在中间4个电阻的下侧连接点连接有CMOS开关26C。
在此，当10位输入数字数据在0～31的范围内时，在电阻串10中作为L用开关20L，不能选择从相应的电压取出点起往下隔着8个取出点的开关20L。因此，在这种数据的情况下，选择与10位输入数字数据为32的情况同样的L用开关20L、H用开关20H，并且与该数据对应地选择下面的32个NMOS开关26N的任一个。另外，对10位输入数字数据为992～1023而言，选择与10位输入数字数据为991的情况同样的20L、20H，并且与该数据对应地选择4个CMOS开关26C及上面的28个PMOS开关26P的任一个。
另一方面，当10位输入数字数据为32～991时，与一般情况一样，选择4个CMOS开关26C的任一个。也即，一般通过输入数据的下位2位，来选择CMOS开关26C的任一个，并且进行针对下位2位的D/A变换，而作为输出可得到针对10位数字数据的D/A变换输出。
这样，作为电阻串10的输出，不是相邻的开关20H、20L，而是通过扩大其范围，使得输出VH、VL中的误差变得较小，来进行高精度的D/A变换。另外，在电阻串22中一般利用中央的4个电阻，而在此通过采用CMOS开关26C来进行高精度的电压取出。
另外，上侧28个及下侧32个输出，与中央的4个输出相比D/A变换的精度差。因此，在本结构例中，将上侧及下侧的输出分配在10位D/A变换中的一般动作保证范围外。当然，也可将上侧的28个及下侧的32个输出也作为CMOS开关。
另外，构成为在上侧追加28个电阻、在下侧追加32个电阻，但是也可采用16、8、4个等。
(利用补正数据的结构)
在图4中还示出了其他实施方式的结构。在该示例中设置有4个补正用寄存器30。并且，电阻串22具有16个通过输入数据的下位2位所选择的开关26C。也即，在上述的示例中，通过输入数据的下位2位所选择的是一般与中央的4个电阻连接的4个CMOS开关26，但是在该实施例中，通过输入数据的下位2位来每次选择与中央的16个电阻连接的16个CMOS开关26C内的4个。另外，从上面数4个开关26C的输出经由补正用开关32-1而输出，接下来的4个开关26的输出经由补正用开关32-2而输出，再接下来的4个开关26的输出经由补正用开关32-3而输出，下面的4个开关26的输出经由补正用开关32-4而输出。并且，通过补正用寄存器30来选择补正用开关32-1～32-4的任一个。
这样，在本实施方式中，通过输入数据的下位2位，来选择串联连接的16个电阻中每隔4个电阻而所连接的4个开关26C，该4个开关26的输出内的一个由通过补正数据所控制的补正用开关32所选择。从而，通过2位补正用数据，能够使针对输入数据的LSB的输出能够分别偏移4位。
(用于设定补正数据的结构)
在此，该补正数据在系统的工作时保存在补正用寄存器30，但是优选通过保险丝来单独设定该补正数据。在图5中示出了使用保险丝的补正数据设定用电路的结构。在此，液晶显示面板一般分割为多个通道，并且针对各通道准备各自的补正数据。例如，如果在补正数据为2位、并且液晶显示面板被分割为13通道的情况下，则通过保险丝来设定26位补正数据。
在图示的示例中，补正数据为q位，但是设定有q+1个保险丝电路50(50-1～50-q+1)。保险丝电路50根据用激光等是否烧断保险丝，来设定0、1数据。另外，保险丝电路50中，保险丝电路50-q+1是极性反转用的位。通过该极性反转位，来决定是否反转q位保险丝电路50-1～50-q的内容。
保险丝电路50-1～50-q+1经由选择电路52与读出电路54连接。读出电路54由于读出采用选择电路52所选择的保险丝电路50的数据，因此对保险丝电路50的读出为时分(time division)读出。
读出电路54经由选择电路56与q+1个保持电路58-1～58-q+1连接。从而，采用读出电路54所读出的来自保险丝电路50-1～50-q+1的读出数据分别保存于对应的保持电路58-1～58-q+1。
保持电路58的输出被输入到极性反转电路60。该极性反转电路60，根据极性反转位的内容，直接或反转输出来自q位保险丝电路50-1～50-q的读出数据。该极性反转电路60构成为例如设置q个异或逻辑电路(EX-OR)，并且向各异或逻辑电路输入来自q位保持电路58-1～58-q的输出的一个和极性反转位。由此，根据极性反转位的状态，来决定q位保险丝电路50-1～50-q的读出数据是被反转输出、还是直接输出。
并且，将极性反转电路60的输出作为q位补正数据进行输出。
在图6中示出了读出电路54中的读出定时。依次切换选择器52、56，将从保险丝电路50以时分方式读出的q+1位数据保存在保持电路58。
接下来，对补正数据进行说明。例如，假设保险丝的未切断状态为“1”，切断状态为“0”，补正数据的位数为20位。以下面的3种情况为例，进行说明。
(情况1)
补正数据：11111111110011110011
1的数目＝16、0的数目＝4、极性反转位切断＝无。由此，切断的位数成为4个。
(情况2)
补正数据：00010110000011101000
1的数目＝7、0的数目＝13、极性反转位切断＝有。由此，切断的位数成为8个。此外，当无极性反转位时，切断的位数为13。
(情况3)
补正数据：00000000000000000000
1的数目＝0、0的数目＝20、极性反转位切断＝有。由此，切断的位数成为1个。此外，当无极性反转位时，切断的位数为20。
(整体结构)
图7示出了使用本发明相关的D/A变换器的显示装置的整体概略结构，图8示出了集成驱动电路的概略布局。显示装置是LCD等平面显示装置，下面，以在各像素具备TFT作为开关元件、并且执行按每像素的显示控制的有源矩阵型LCD为例，进行说明。
显示装置具备：LCD面板200；和集成驱动电路100，其具备了用于驱动该LCD面板200的电路结构。LCD面板200通过将分别在对置面侧形成有电极的一对玻璃等基板贴合，并且在中间封入液晶而构成。在夹持液晶层而电极对置的位置形成像素，在面板的显示部230中这种像素排列成多个矩阵状。另外，在面板上内置形成具备了用于驱动像素TFT等像素电路的移位寄存器电路等的驱动电路时，在面板一方的基板上(形成有像素TFT等的基板上)，如图7所示那样在显示部230的周缘部形成有按顺序控制栅极线(gate line)的垂直方向驱动器(V驱动器)210、用于以规定定时向数据线供给显示数据的水平方向驱动器(H驱动器)220。V驱动器210向在行方向上延伸的栅极线依次输出用于控制显示部的像素TFT的导通截止的扫描信号(栅极信号)。H驱动器220控制对从后述的集成驱动电路100所供给的模拟显示数据的在列方向上延伸的数据线的供给。通过这样的控制，经由被导通控制的像素TFT向各像素的液晶及保持电容Cs施加与模拟显示数据对应的电压，并且按每像素控制液晶的配向，来进行显示。
在此，集成驱动电路100在LCD面板200的显示部230的周缘部通过COG方式被搭载，并且具备沿着显示部230的例如行方向(水平扫描方向)的长条(细长)形状。该集成驱动电路100，将电源电路部110、可由逻辑电路元件构成的逻辑部120、由D/A变换器180构成的DA变换部等集成为1芯片。再有，在该长条状的集成驱动电路100的长边方向的中央配置逻辑部120，并且按照与该逻辑部120相邻的方式，夹持逻辑部120而在长边方向的左右区域设置有电源电路部110及DA变换部180。
图8示出了显示装置的驱动控制电路的结构图。逻辑部120主要由可处理数字数据的逻辑电路元件(logic电路元件)等构成，具备显示数据处理部122、定时信号生成部124、CPU接口(CPU/IF)126、寄存器设定部128。显示数据处理部122是用于使来自外部的彩色视频信号成为适于在LCD面板显示的显示信号的信号处理电路，将从外部所供给的例如串行数字视频信号变换为并行信号，并且根据信号的种类进行矩阵变换或间隔提取处理等，还执行γ补正等图像品质调整处理，将所得到的完成处理的R、G、B数字显示数据输出到后述的DA变换部180。
定时信号生成部124根据从外部所供给的点时钟(DOTCLK)、同步信号(Hsync、Vsync)等，来生成H方向及V方向的时钟CKH、CKV、水平及垂直开始信号STH、STV等在V驱动器210、H驱动器220等中所需的各种定时信号。另外，在电源电路部110中生成在用于作成面板所使用的电源时所需的电源用时钟信号。再有，在LCD面板200中由于需要对液晶进行交流驱动，因此生成用于周期性地反转显示数据的极性反转定时信号，并将该极性反转定时信号提供给DA变换部180及VCOM输出部184。
CPU/IF126从搭载LCD面板200的设备的未图示的CPU等收到命令并对该命令进行解析后，提供给寄存器设定部128。寄存器设定部128保持来自CPU的命令，将与其内容对应的控制信号提供给定时信号生成部124。此外，作为从CPU发出的命令包括在显示面板的显示位置的调整命令、或对比度调整命令、或省电控制命令等。
DA变换部180能够采用电阻串型变换器，变换为与从上述显示数据处理部122输出的R、G、B数字显示数据信号对应的电压值的R、G、B模拟显示数据。所得到的模拟显示数据经由在该集成驱动电路100的输出级设置的未图示的放大器后，被提供给LCD面板200的上述数据线。
VCOM输出部184按每LCD面板200的像素向个别的像素电极生成输出提供给夹持液晶层而对置配置的公共电极的公共电极信号VCOM等。并且，针对该公共电极的电位也采用周期性地进行极性反转的驱动方式，VCOM输出部184收到来自上述定时信号生成部124的极性反转信号，周期性地反转公共电极信号VCOM的极性。此外，该VCOM输出部184在集成驱动电路100中设置在与电源电路部110相反侧且与DA变换部180相同侧的区域，和DA变换部180一起构成面向LCD面板200的模拟电压输出部(主要是面向H驱动器、V驱动器的驱动输出部)。
电源电路部(DC/DC变换部)110能够由充电泵电路或开关调整器等构成，使用来自定时信号生成部124的电源用时钟信号，基于3V左右的外部电源，发生例如使用于在LCD面板200中所需的栅极信号的导通、截止电平、或保持电容Cs的控制电位电平等中采用的高电压(作为一例，8.5V)，并将该高电压提供给面板200。
并且，通过将DA变换部的D/A变换器的电阻串形成为如上述的实施方式那样的2分割的结构，从而对芯片容易地进行细长长条化。

Claims (5)

1.一种D/A变换器，将n+m位的输入数字信号变换为模拟信号，其中n、m两者均为2以上的整数，
该D/A变换器具有：
上位变换部，其由电阻串构成，将上述输入数字信号的上位m位信号变换为与该上位m位份量的信号对应、且具有下位n位份量的宽度的一对模拟信号；和
下位变换部，其由电阻串构成，对来自上述上位变换部的一对输出进行分割，并且变换为根据下位n位的信号所选择的模拟信号。
2.根据权利要求1所述的D/A变换器，其特征在于，
具有一对缓冲放大器，用于使上述上位变换部的一对输出分别稳定。
3.根据权利要求1或2所述的D/A变换器，其特征在于，
上述上位变换部输出大于n的p位份量的宽度的一对模拟信号，
上述下位变换部利用与p位份量的变换宽度中的n位份量所对应的部分，并且根据n位信号来选择输出，其中p为2以上的整数。
4.根据权利要求3所述的D/A变换器，其特征在于，
当上述输入数字信号为动作保证范围外的大值或小值时，在上述下位变换部中利用与n位对应的以外的部分并进行输出。
5.根据权利要求1～4中任一项所述的D/A变换器，其特征在于，
设置有多个相同结构的上述下位变换部，并且根据与输入数字信号分开供给的补正位，选择任一个输出。
CNA2007101487861A 2006-09-28 2007-09-11 D/a变换器 Pending CN101154946A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006263959A JP4836733B2 (ja) 2006-09-28 2006-09-28 Ｄ／ａコンバータ
JP2006263959 2006-09-28

Publications (1)

Publication Number Publication Date
CN101154946A true CN101154946A (zh) 2008-04-02

Family

ID=39256432

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101487861A Pending CN101154946A (zh) 2006-09-28 2007-09-11 D/a变换器

Country Status (5)

Country Link
US (1) US20080316077A1 (zh)
JP (1) JP4836733B2 (zh)
KR (1) KR20080030505A (zh)
CN (1) CN101154946A (zh)
TW (1) TWI379503B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112365847A (zh) * 2020-11-25 2021-02-12 京东方科技集团股份有限公司 数据驱动电路、驱动方法及显示装置
CN112985465A (zh) * 2019-12-02 2021-06-18 阿自倍尔株式会社 信号处理装置、测定装置、以及信号处理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2136354B1 (en) * 2008-06-09 2017-03-22 Semiconductor Energy Laboratory Co., Ltd. Display device, liquid crystal display device and electronic device including the same
JP2011018974A (ja) 2009-07-07 2011-01-27 Renesas Electronics Corp Ｄ／ａコンバータ
KR102456353B1 (ko) * 2015-04-29 2022-10-20 엘지디스플레이 주식회사 4원색 유기발광 표시장치와 그 구동방법
JP2018041001A (ja) * 2016-09-09 2018-03-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997892A (en) * 1973-07-27 1976-12-14 Trw Inc. Digital to analog converter with improved companding
JPH05175849A (ja) * 1991-06-18 1993-07-13 Fujitsu Ltd Ｄａコンバータ
US5940020A (en) * 1997-10-09 1999-08-17 Tritech Microelectronics, Ltd Digital to analog converter with a reduced resistor count
JP4104754B2 (ja) * 1997-12-19 2008-06-18 株式会社半導体エネルギー研究所 Ｄ／ａ変換回路、半導体装置及び電子機器
JP4110681B2 (ja) * 1999-08-02 2008-07-02 ソニー株式会社 ディジタル／アナログ変換回路及びそれを用いたアナログ／ディジタル変換回路
JP2001282164A (ja) * 2000-03-31 2001-10-12 Sanyo Electric Co Ltd 表示装置用駆動装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112985465A (zh) * 2019-12-02 2021-06-18 阿自倍尔株式会社 信号处理装置、测定装置、以及信号处理方法
CN112365847A (zh) * 2020-11-25 2021-02-12 京东方科技集团股份有限公司 数据驱动电路、驱动方法及显示装置
CN112365847B (zh) * 2020-11-25 2022-04-15 京东方科技集团股份有限公司 数据驱动电路、驱动方法及显示装置

Also Published As

Publication number Publication date
TWI379503B (en) 2012-12-11
JP2008085711A (ja) 2008-04-10
KR20080030505A (ko) 2008-04-04
JP4836733B2 (ja) 2011-12-14
US20080316077A1 (en) 2008-12-25
TW200824252A (en) 2008-06-01

Similar Documents

Publication Publication Date Title
KR100883812B1 (ko) 화상표시장치
US8154498B2 (en) Display device
KR100859467B1 (ko) 액정표시장치 및 그 구동방법
KR101252854B1 (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
JP5253722B2 (ja) 表示装置の駆動装置
KR100884993B1 (ko) 액정표시장치 및 그 구동방법
US8199102B2 (en) Liquid crystal display and method of driving the same utilizing data line blocks
US9230496B2 (en) Display device and method of driving the same
US8368672B2 (en) Source driver, electro-optical device, and electronic instrument
KR101393628B1 (ko) 액정 표시 장치
US8400439B2 (en) Integrated circuit device, electro optical device and electronic apparatus
CN101154946A (zh) D/a变换器
CN100366048C (zh) 电光装置及其预充电方法、图像处理电路和电子设备
US20070052568A1 (en) Digital-to-analog converter circuit
US20100194738A1 (en) Integrated circuit device, electro optical device and electronic apparatus
US10621937B2 (en) Liquid crystal display device and method of driving the same
JP2009015009A (ja) 液晶表示装置
JP2007010871A (ja) 表示信号処理装置および液晶表示装置
KR100714947B1 (ko) 표시 패널
KR100861270B1 (ko) 액정표시장치 및 그의 구동방법
KR100909048B1 (ko) 액정표시장치 및 그 구동방법
KR101253047B1 (ko) 액정표시장치의 구동회로
KR101027351B1 (ko) 액정표시장치 및 그 구동방법
US7355578B2 (en) Semiconductor integrated circuit device having ROM decoder for converting digital signal to analog signal
KR101074411B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080402