CN101150508B - 一种有线通信的方法和系统 - Google Patents

一种有线通信的方法和系统 Download PDF

Info

Publication number
CN101150508B
CN101150508B CN2007101529417A CN200710152941A CN101150508B CN 101150508 B CN101150508 B CN 101150508B CN 2007101529417 A CN2007101529417 A CN 2007101529417A CN 200710152941 A CN200710152941 A CN 200710152941A CN 101150508 B CN101150508 B CN 101150508B
Authority
CN
China
Prior art keywords
bit
ternary
data
stream
twisted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101529417A
Other languages
English (en)
Other versions
CN101150508A (zh
Inventor
余鑫华
苌旷筹
陈茵橙
斯科特·鲍威尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies General IP Singapore Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN101150508A publication Critical patent/CN101150508A/zh
Application granted granted Critical
Publication of CN101150508B publication Critical patent/CN101150508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • H04L12/40136—Nodes adapting their rate to the physical link properties

Abstract

本发明涉及一种有线通信的方法和系统。所述系统包括本地物理层，用于将以太网媒体独立接口数据从四比特数据包流转换到三比特数据包流。所述三比特数据包流映射到一个或多个三进制比特流以利用PAM-3通过一根或多根双绞线线缆传送给远端物理层。在进行映射之前，12可对所述三比特数据包流加扰和/或调整。所述三进制比特流之前可插入数据流起始定界符(SSD)，所述三进制比特流之后可插入数据流结束定界符(ESD)。在插入的ESDs之后、下一MII数据帧之前，可插入空闲信号。

Description

一种有线通信的方法和系统
技术领域
本发明涉及高速有线通信，更具体地说，涉及一种以太网线路码(Ethernetline code)范围扩展的方法和系统。 
背景技术
由于连接至数据网络的设备的数量的增加，需要更高的传输速率，在现有的铜导线架构上实现更高的传输速率的新技术逐渐成为新的需要。在这点上，人们作出了很多努力，包括使得传输速率在现有线缆上超过千兆比特/秒(Gbps)的技术。例如，IEEE 802.3标准定义了在100米长的双绞铜线上以10Mbps、100Mbps、1Gbps和10Gbps的速率传输的以太网连接的中介访问控制(MAC)接口和物理层(PHY)。每增加10x的速率，将需要更复杂的信号处理以维持100米标准线缆范围。然而，长于100米的连接将需要使用光纤或在连接中间布置以太网交换机、集线器和/或转发器，以维持所有线缆长度小于100米。 
作出的其他努力还包括，发展双绞线上的10Gbps以太网传输标准(10GBASE-T)。新兴的10GBASE-T PHY规范在最多182英尺的现有双绞线上实现10Gbps的连接，并且，在新的线缆上可以最多延伸至330英尺。为了在4对双绞铜线上实现10Gbps的全双工传输，需要精细的数字信号处理技术来移除或降低四对双绞铜线之间的严重的依赖于频率的信号衰减、信号反射、近端和远端串扰，以及来自临近传输链路或其它外部噪音源的接入所述四对双绞线的外部信号。此外，正在开发新的线缆规范，以减少外部电磁干扰的影响。 
对支持1Gbps或10Gbps传输率的PHY收发器结构做最小的改变来扩展标准以太网PHY设备的范围，可使得新的以太网PHY设备可应用于宽带接入市场，并很有可能应用于住宅和企业应用中。 
比较本发明后续将要结合附图介绍的系统，现有技术的其它局限性和弊端对于本领域的普通技术人员来说是显而易见的。 
发明内容
本发明提供了一种以太网线路码范围扩展的系统和/或方法，结合至少一幅附图进行了充分的展现和描述，并在权利要求中得到了更完整的阐述。 
根据本发明的一个方面，本发明提供了一种有线通信的方法，包括： 
将本地物理层内的以太网媒体独立接口(media independent interface，缩写为MII)数据从4比特的数据包流转换到3比特的数据包流；以及 
将所述MII数据的3比特数据包流映射到一个或多个三进制比特流以通过一根或多根双绞线传送给远端物理层。 
优选地，所述一个或多个三进制比特流包括第一三进制比特流和第二三进制比特流。 
优选地，所述方法进一步包括利用PAM-3传送给所述远端物理层。 
优选地，所述方法进一步包括在进行所述映射之前，对所述3比特的数据包流进行加扰。 
优选地，所述方法进一步包括在进行所述映射的过程中，调整所述3比特的数据包流。 
优选地，所述方法进一步包括当采用单根双绞线时，将所述的一个或多个三进制比特流多路复用为单个流。 
优选地，所述方法进一步包括在所述一个或多个三进制比特流之前插入比特流起始定界符(start-stream delimiters，缩写为SSD)。 
优选地，所述方法进一步包括在所述一个或多个三进制比特流之后插入比特流结束定界符(end-stream delimiters，缩写为ESD)。 
优选地，所述方法进一步包括在所述插入的数据流结束定界符之后插入空闲信号(idle signals)。 
根据本发明的一个方面，本发明提供了一种机器可读储存器，其内存储的计算机程序包括至少一个用于有线通信的代码段，所述至少一个代码段由机器 执行而使得所述机器执行如下操作步骤： 
将本地物理层内的以太网MII数据从4比特的数据包流转换到3比特的数据包流；以及 
将所述MII数据的3比特数据包流映射到一个或多个三进制比特流以通过一根或多根双绞线传送给远端物理层。 
优选地，所述一个或多个三进制比特流包括第一三进制比特流和第二三进制比特流。 
优选地，所述机器可读储存器进一步包括用于利用PAM-3与所述远端物理层通信的代码。 
优选地，所述机器可读储存器进一步包括在进行所述映射之前对所述3比特数据包流加扰的代码。 
优选地，所述机器可读储存器进一步包括在进行所述映射过程中调整所述3比特的数据包流的代码。 
优选地，所述机器可读储存器进一步包括当采用单根双绞线时将所述一个或多个三进制比特流多路复用为单个流的代码。 
优选地，所述机器可读储存器进一步包括用于在所述一个或多个三进制比特流之前插入比特流起始定界符的代码。 
优选地，所述机器可读储存器进一步包括用于在所述一个或多个三进制比特流之后插入比特流结束定界符的代码。 
优选地，所述机器可读储存器进一步包括用于在所述插入的比特流结束定界符之后插入空闲信号的代码。 
根据本发明的一个方面，本发明还提供了一种有线通信的系统，所述系统包括： 
本地物理层，将以太网MII数据从4比特的数据包流转换到3比特的数据包流；以及 
所述本地物理层将所述MII数据的3比特数据包流映射到一个或多个三进制比特流以通过一根或多根双绞线传送给远端物理层。 
优选地，所述一个或多个三进制比特流包括第一三进制比特流和第二三进 制比特流。 
优选地，所述本地物理层利用PAM-3与所述远端物理层通信。 
优选地，所述本地物理层在进行所述映射之前对所述3比特的数据包流加扰。 
优选地，所述本地物理层在进行所述映射过程中调整所述3比特的数据包流。 
优选地，当采用单根双绞线时，所述本地物理层将所述的一个或多个三进制比特流多路复用为单个流。 
优选地，所述系统进一步包括在所述一个或多个三进制比特流之前插入比特流起始定界符。 
优选地，所述系统进一步包括在所述一个或多个三进制比特流之后插入比特流结束定界符。 
优选地，所述系统进一步包括在插入的所述比特流结束定界符之后插入空闲信号。 
本发明的各种优点、各个方面和创新特征，以及其中所示例的实施例的细节，将在以下的说明书和附图中进行详细介绍。 
附图说明
图1是根据本发明本地连接方和远端连接方之间的双绞线上以太网连接的模块图； 
图2是本发明以太网收发器多速率PHY层架构的一个示例的模块图； 
图3是本发明吉比特以太网系统中展示ECHO、NEXT和FEXT信道条件的模块图； 
图4A是本发明吉比特以太网中接收到的信号的信号处理模块图； 
图4B是本发明图4A中描述的吉比特以太网中均衡和解码操作独立进行的模块图； 
图4C是本发明图4A中描述的吉比特以太网中均衡和解码操作联合进行的模块图； 
图5A是本发明在4对双绞线上以1000Mbps运行的以太网连接的模块图； 
图5B是本发明多速率PHY中回波抵消器的模块图； 
图6是根据本发明实施例在2对双绞线上以100Mbps的速率运行的以太网连接的模块图； 
图7是根据本发明实施例生成范围扩展的以太网线路码的示意框图； 
图8是根据本发明实施例的侧流(side stream)扰频器的示意框图； 
图9是根据本发明实施例的侧流解扰器的示意框图； 
图10是根据本发明实施例的传输流中SSD/ESD码的示意框图； 
图11是根据本发明实施例的发送错误的示意框图； 
图12是根据本发明实施例的以太网线路码范围扩展操作的流程图。 
具体实施方式
本发明的实施例涉及以太网线路码范围扩展的系统和方法。本发明的系统包括可用于将以太网媒体独立接口(MII)数据从4比特数据包流转换到3比特数据包流的本地物理层。所述3比特数据包流被映射到第一和第二三进制比特流以通过一根或多根双绞线利用PAM-3传送给远端物理层。例如，PAM-3可用于支持一根或两根双绞线的系统。进行映射之前，可对所述3比特数据包流进行加扰和/或调整。当采用单根双绞线时，本地物理层可将该三进制比特流多路复用为单个流。在所述三进制比特流之前可插入比特流起始定界符(SSD)，在所述三进制比特流之后可插入比特流结束定界符(ESD)。在插入的所述ESD之后、MMI数据的下一帧的起始端之前，可插入空闲信号。 
对于扩展范围的应用，以太网线路码可降低线路速率以支持更长的或扩展的电缆范围。在这一点上，可最小化线路码的冗余以扩展运行的范围。例如，对各个线对上的传输采用PAM-3配置可获得合适的冗余和信噪比(SNR)。用于扩展以太网应用范围的PAM-3符号可认为是三进制比特。以太网线路码传送数据流始于4比特的MII数据流，所述4比特MII数据流可重定格式化为3比特的二进制数据流(4b3b)，并进一步转化为2个三进制比特流(3b2t)。所述2个三进制比特流可表示9个可能值，其中只要8个值就足以表示该3比特二进制数据。在这一点上，所述三进制比特数据中出现的多余的第九个值用于表示流控制码的起始和/或结束，并还可用于指示传输错误。该三进制比特数据 中的第9个值还可用于解决通过单个双绞线连接传送的三进制符号流的排序。MII数据帧之间可插入特定的置闲码(IDLE code)，该置闲码可用于指示本地物理层到远端链接方的连接可靠性。该置闲码后跟有数据帧，该数据帧开始于SSD，结束于ESD。经过特定编码的ESD可用于在数据流的传送过程中发送传输错误。 
图1是本发明本地连接方和远端连接方之间的双绞线以太网连接的模块图。参照图1，展示了系统100，包括本地连接方102和远端连接方104。本地连接方102和远端连接方104通过线缆112通信。线缆112可包括多达4根无屏蔽双绞(UTP)铜缆或线缆。本地连接方102和远端连接方104可通过线缆112内的一根或多根双绞线进行通信。UTP铜线的特定的性能和/或规范已被标准化。例如，第三类线缆可提供双绞线上10Mbps以太网传输(10BASE-T)的必要性能。在另一个例子中，第五类线缆可提供双绞线上1000Mbps或1Gbps以太网传输(1000BASE-T)的必要性能。在大多数例子中，较低类别的线缆可通常具有比较高类别的线缆更大的插入损失。 
本地连接方102包括计算机系统106a、中介访问控制(MAC)控制器108a和收发器104a。远端连接方104包括计算机系统106b、MAC控制器108b和收发器110b。然而本发明不限于此。 
收发器110a包括恰当的逻辑、电路和/或编码，可进行通信，例如，在本地连接方102和连接方例如远端连接方104之间传输和接收数据。同样，收发器110b包括恰当的逻辑、电路和/或编码，可在远端连接方104和连接方例如本地连接方102之间进行通信。收发器110a和110b可支持例如以太网操作。收发器110a和110b可进行多速率通信，例如，10Mbps、100Mbps、1000Mbps(或1Gbps)和/或10Gbps。在这点上，收发器110a和110b可支持标准数据速率和/或非标准数据速率。此外，收发器110a和110b可支持标准以太网链路长度或运行范围和/或扩展的运行范围。收发器110a和110b可利用链路发现信令(link discovery signaling，缩写为LDS)来探测其它连接方内的活动状态操作，从而实现本地连接方和远端连接方之间的通信。在这一点上，LDS操作可适用于标准以太网操作和/或扩展范围的以太网操作。此外，收发器110a 和110b可实现以太网线路码操作，调试线路码速率以支持扩展范围的运行。收发器110a和110b可使用多级信令。故而收发器110a和110b可使用不同级别的脉冲幅度调制(PAM)，以表示将被传输的各种符号。例如，对于1000Mbps以太网应用，PAM5传输方案可用于每根双绞线中，其中PAM5指的是具有5个级别{-2，-1，0，1，2}的PAM。对于支持PAM-3的以太网线路码操作，可在每根双绞线上使用PAM-3传输方案，其中PAM-3是指具有三级{-1、0、1}的PAM。 
收发器110a和110b发送和/或接收的数据可根据已知的OSI协议标准进行格式化。OSI模型将操作性和功能分割为7个不同且分等级的层。通常，OSI模型中每个层可向直接较高接口层提供服务。例如，第一层或物理(PHY)层，可向第二层提供服务，而第二层可向第三层提供服务。发送的数据可包括以太网媒体独立接口(MII)数据帧，所述数据帧可由数据流起始定界符和结束定界符进行定界。发送的数据还可包括有置闲码，在数据帧之间进行传送。 
图1展示的本发明的一个实施例中，计算机系统106a和106b可代表第三层及其之上的层，MAC控制器108a和108b可代表第二层及其之上的层，收发器110a和110b可代表第一层或PHY层的操作性和/或功能。在这点上，收发器110a和110b可看作物理层设备或物理层收发器。计算机系统106a和106b包括恰当的逻辑、电路和/或编码，可为将通过线缆112发送的数据包实现5个最高功能层的操作和/或功能。因为OSI模型中每个层向直接较高接口层提供服务，MAC控制器108a和108b可向计算机系统106a和106b提供必要的服务以确保数据包被恰当地格式化并传输至收发器110a和110b。在发送过程中，每层对从比其高的接口层传来的数据加入其自有的报头。然而，在接收过程中，具有类似OSI堆栈的兼容设备在消息从较低层传输至较高层的过程中去除该报头。 
收发器110a和110b可设置为处理所有物理层要求，包括但不限于，在需要的情况中，进行数据包化、数据传输和串连/解串连(SERDES)。收发器110a和110b分别从MAC控制器108a和108b接收的数据包可包括有数据和上述6个功能层中每一个的报头信息。收发器110a和110b可设置为对将通过线缆112传送的数据包进行编码和/或对通过线缆112接收的数据包进行解码。 
MAC控制器108a包括恰当的逻辑、电路和/或编码，可处理本地连接方102内的数据链路层、第2层操作和/或功能。同样，MAC控制器108b包括恰当的逻辑、电路和/或编码，可处理远端连接方104内的第2层操作和/或功能。MAC控制器108a和108b可设置为实现以太网协议，例如，基于IEEE 802.3标准的协议。然而，本发明不限于此。MAC控制器108a还可生成调整信号，所述信号可用于调整支持扩展的电缆或链路范围长度的以太网线路码操作内的数据。 
MAC控制器108a可通过接口114a与收发器110a通信，并通过总线控制器接口116a与计算机系统106a通信。MAC控制器108b可通过接口114b与收发器110b通信，并可通过总线控制器接口116b与计算机系统106b通信。接口114a和114b对应以太网接口，包括协议和/或链路管理控制信号。接口114a和114b可以是多速率接口。总线控制器接口116a和116b可对应PCI或PCI-X接口。然而本发明不限于此。 
图2是本发明以太网收发器多速率PHY层架构的模块图。参照图2，展示了连接方200，包括收发器202或物理层设备202、MAC控制器204、计算机系统206、接口208和总线控制器接口210。收发器202可以是集成设备，包括多速率PHY模块212，多个发送器214a、214c、214e和214g，多个接收器214b、214d、214f和214h，存储器216和存储器接口218。收发器202的操作与图1中描述的收发器110a和110b相同或基本近似。在这点上，收发器202可提供第一层或PHY操作和/或功能，实现与远端物理层设备的通信。同样，MAC控制器204、计算机系统206、接口208和总线控制器210的操作可分别与MAC控制器108a和108b、计算机系统106a和106b、接口114a和114b和总线控制器接口116a和116b近似。MAC控制器204可包括有多速率接口204a，其包括恰当的逻辑、电路和/或编码，通过接口208以多个数据传输速率与收发器202的通信。 
收发器202中的多速率PHY模块212包括恰当的逻辑、电路和/或编码，可实现PHY层要求的操作和/或功能。在这一点上，多速率PHY模块212可生成合适的链路发现信令，用于与远端连接方的收发器或PHY设备建立通信。 此外，多速率PHY模块212可生成合适的以太网线路码操作以支持扩展范围的应用。多速率PHY模块212通过接口208与MAC控制器204通信。在本发明的一个方面，为了达到较高的操作速率，例如1Gbps或10Gbps，接口208可设置为使用多个串连数据线路，用于从多速率PHY模块212接收数据和/或传输数据至多速率PHY模块212。多速率PHY模块212可设置为运行于一个或多个通信模式，其中每个通信模式执行不同的通信协议。所述通信模式可包括但不限于IEEE 802.3、10GBASE-T和其它近似的协议。在初始化后或运行中，多速率PHY模块212可设置为运行在特定的操作模式。多速率PHY模块212也可设置为运行在扩展范围模式。 
在某些例子中，收发器202可使用自动协商方案指示或告知远端连接方，收发器202正运行在扩展范围模式下。自动协商方案可在链路发现信令操作之后执行或因链路发现信令操作而执行。然后远端连接方可将其自己设置为适当的扩展范围模式。通过标准的自动协商，网络链路可配置为仅从一端扩展，以确保扩展范围后的以太网收发器和传统设备之间的可操作性。在这一点上，可改变链路发现信号用于可扩展范围的以太网设备和传统设备之间的通信。在这一点上，链路发现信令适用于实现可扩展范围的以太网设备和传统设备之间通信的建立。在某些例子中，可对链路进行预设置，并且收发器固定在扩展范围模式内。 
多速率PHY模块212可通过存储器接口218连接至存储器216，存储器接口218可以是串行接口或总线。存储器216包括恰当的逻辑、电路和/或编码，可对完成多速率PHY模块212的操作的参数和/或编码等信息进行存储或编程。所述参数包括设置数据，所述编码包括运行编码，例如软件和/或固件，但所述信息不限于此。此外，所述参数可包括自适应性滤波器和/或模块系数，由多速率PHY模块212使用。 
发送器214a、214c、214e和214g包括有恰当的逻辑、电路和/或编码，用于实现通过图1中的线缆212从连接方200至远端连接方的数据传输。接收器214b、214d、214f和214h包括有恰当的逻辑、电路和/或编码，可由连接方200从远端连接方接收数据。收发器202中的4对发送器和接收器每对对应 于线缆212中4根电线之一。例如，发送器214a和接收器214b用于通过线缆212中的第一电线对与远端连接方通信。近似地，发送器214g和接收器214h用于通过线缆212中的第四根双绞线与远端连接方通信。在这点上，4对发送器/接收器中的至少一对可提供合适的传输速率。当四根双绞线线缆中至少一根处于活动状态时，链路发现信令操作可实现扩展范围模式内的通信。 
图3是本发明吉比特以太网系统中展示ECHO、NEXT和FEXT信道条件的模块图。参照图3，展示了吉比特以太网系统300，包括本地连接方301a和远端连接方301b。本地连接方301a和远端连接方301b可以全双工模式通过四对双绞线310通信。四对双绞线310中的每对可支持250Mbps的数据传输率以提供1Gbps的整体数据传输率。本地连接方301a可包括4个混合电路(hybrid)306。本地连接方301a的每个混合电路306可连接至发送器302、接收器304，并连接至4对双绞线310其中之一。同样，本地连接方301b可包括4个混合电路(hybrid)306。本地连接方301b的每个混合电路306可连接至发送器302、接收器304，并连接至4对双绞线310其中之一。图3中展示的本地连接方301a和远端连接方301b的一部分分别对应于本地连接方301a和远端连接方301b所支持的PHY层操作的一部分。 
本地连接方301a或远端连接方301b的每个混合电路306可连接至转换器308，或包括有转换器308。混合电路306包括有恰当的逻辑、电路和/或编码，可分离通过双绞线310发送和接收的信号。发送器302包括有恰当的逻辑、电路和/或编码，可通过混合电路306和双绞线310将生成的信号发送至链路另一端的连接方。接收器304包括有恰当的逻辑、电路和/或编码，可处理通过双绞线310和混合电路306从链路另一端的连接方接收的信号。 
在运行中，双绞线310的每对中会发生各种情况。例如，频率相关电线衰减会导致符号间干扰(ISI)。如图3所示，双绞线310内接收到ECHO成分，该ECHO成分源自本地发送器302在同一双绞线310上产生的回波(echo)。双绞线310中还可接收到源自同一连接方中对应3个临近的双绞线310的本地发送器302的近端干扰(NEXT)成分。此外，双绞线310内还可接收到源自链路另一端的连接方内的远程发送器302的远端干扰(FEXT)成分。尽管图 3中所公开的是吉比特以太网系统300，但本发明并不限于此。 
图4A是本发明吉对比特以太网对接收的信号的信号处理模块图。参照图4A，展示了信号处理系统400，提供以太网收发器中的物理层(PHY)操作所执行的部分信号处理。例如，信号处理系统400可实现在多速率PHY模块212和/或图2中展示的接收器214b、214d、214f和214h内。信号处理系统400可包括模数转换器(A/D)402、自适应前馈均衡器(FFE)404、3 NEXT消除器406、加法器408、ECHO消除器410和均衡器/网格解码器412。 
A/D 402可包括恰当的逻辑、电路和/或编码，将通过双绞线接收的模拟信号转换为数字信号。A/D 402的输出可传输至FFE 404。FFE 404可包括恰当的逻辑、电路和/或编码，用于移除先兆(precursor)ISI，以得到信道最小相位并白化信道噪音。3 NEXT消除器406可包括恰当的逻辑、电路和/或编码，用于消除双绞线内接收的来自对应于3个临近双绞线的本地发送器的NEXT成分的至少一部分。ECHO消除器410可包括恰当的逻辑、电路和/或编码，用于消除双绞线内接收的来自同一双绞线上本地发送器的ECHO成分的至少一部分。 
加法器408可包括恰当的逻辑、电路和/或编码，用于将FFE 404、3 NEXT消除器406和/或ECHO消除器的输出相加，以生成后兆(postcursor)信道脉冲响应zn，1。均衡器/网格解码器412可包括恰当的逻辑、电路和/或编码，用于对因后兆脉冲响应产生的ISI进行均衡，并对网格编码进行解码。均衡器/网格解码器412可接收对应于其它双绞线的后兆信道脉冲响应zn，2、zn，3和zn，4作为输入。均衡器/网格解码器412可生成对应于接收的模拟信号的检测比特。 
图4B是本发明图4A中描述的吉比特以太网中均衡和解码操作单独进行的模块图。参照图4B，展示了均衡器/网格解码器412，实现为单独的均衡和网格解码操作。均衡器/网格解码器412包括4个决策-反馈均衡器(DFE)420和一个网格编码调制(TCM)解码器422。DFE 420包括恰当的逻辑、电路和/或编码，用于移除每个双绞线的后兆ISI。TCM解码器422包括恰当的逻辑、电路和/或编码，用于可对编码网格执行维特比(Viterbi)算法以对网格编码符号进行解码。TCM解码器422可使用并行决策-反馈解码结构实现。独立的均 衡和网格解码方法的实现复杂性较低，并且可轻易地达到1Gbps的数据传输率。 
图4C是本发明图4A中描述的吉比特以太网中均衡和解码操作联合进行的模块图。参照图4C，展示了均衡器/网格解码器412，实现为均衡和网格解码操作联合执行。均衡器/网格解码器412包括决策-反馈预滤波器(DFP)模块450和预测并行决策-反馈解码器(LA-PDFD)452。DFP模块450包括4个DFP 454，每个双绞线一个。DFP 454包括恰当的逻辑、电路和/或编码，用于缩减后兆信道存储器。LA-PDFP 452包括恰当的逻辑、电路和/或编码，用于以预测方式计算分支度量(branch metrics)。信道系数的训练和适应可用于改善图4D中均衡器/网格解码器412的性能。 
图5A是本发明4对双绞线上以1000Mbps运行的以太网连接的模块图。参照图5A，展示了以太网系统500，以1000Mbps或1Gbps的速率运行，包括有本地连接方501a和远端连接方501b。本地连接方501a和远端连接方501b可通过多达4根活动状态的双绞线线缆310以全双工操作通信。当所有4根双绞线线缆都处于活动状态时，4根双绞线线缆310中的每根可支持250Mbps的数据传输率，从而提供总共1Gbps的总体数据传输率。当四根双绞线线缆310中的一根或两根处于活动状态时，以太网系统500所支持的数据率分别为250Mbps和500Mbps。本地连接方501a包括4个混合电路502。混合电路502的操作与图3中的混合电路302的操作近似或相同。然而，本发明不限于此，并可支持各种混合电路的实施。本地连接方501a的每个混合电路502可连接至发送器302、接收器304并连接至4个双绞线310其中之一。与本地连接方501a中每个混合电路502相联的还有回波消除器504a和减法器506a。本地连接方501a还包括有解多路复用器(demux)508a、校准器510a和多路复用器(mux)512a。 
同样地，远端连接方501b包括4个混合电路502。远端连接方501b的每个混合电路502连接至发送器302、接收器304并连接至4个双绞线310其中之一。与远端连接方501b的每个混合电路502相关联的还有回波消除器504b和减法器506b。远端连接方501b还包括有解多路复用器(demux)508b、校 准器510b和多路复用器(mux)512b。图5A中所示的本地连接方501a和远端连接方501b的部分可分别对应于本地连接方501a和远端连接方501b所支持的物理层操作的一部分。 
解多路复用器508a和508b包括恰当的逻辑、电路和/或编码，用于分离1Gbps的信号为4个250Mbps的信号，以便在4个双绞线上传输。校准器510a和510b包括恰当的逻辑、电路和/或编码，用于对从4个双绞线中每个接收的250Mbps的信号进行校准。多路复用器512a和512b包括恰当的逻辑、电路和/或编码，用于将来自校准器510的经校准250Mbps信号合并，生成1Gbps的接收信号。 
回波消除器504a和504b包括恰当的逻辑、电路和/或编码，用于处理将通过发送器302传输的信号，以便至少部分地消除对应的通过与同一双绞线相关的接收器304接收的信号内的回波成分。减法器506a和506b包括恰当的逻辑、电路和/或编码，用于消除接收的信号中的回波成分。 
操作中，本地连接方501b通过解多路复用器508a将将要传送的1Gbps信号分离为4个250Mbps的信号。在通过混合电路502传输至对应的双绞线之前，每个将被传送的信号可由发送器302先进行处理。4个发送的信号将到达本地连接方501a，然后在由对应的回波消除器504a和减法器506a进行回波消除之前，其中的每个信号均由接收器304进行处理。接着，在校准器510a中对四个接收的250Mbps信号进行校准，然后再在多路复用器512a中将其合并成1Gbps的接收信号。 
图5B是本发明多速率PHY中回波消除器的模块图。参照图5B，展示了1Gbps或10 Gbps模式下PHY层操作的回波消除部分，包括发送器520、接收器522、混合电路502和回波消除模块524。回波消除模块524包括由自适应数字滤波器526和减法器528。发送器520包括恰当的逻辑、电路和/或编码，用于生成信号，该信号将通过混合电路502和对应的双绞线传送给链路另一端的连接方。在这点上，发送器520可用于发送与链路发现信令操作相关的信号。接收器522包括恰当的逻辑、电路和/或编码，用于处理通过对应双绞线和混合电路502从链路另一端的连接方接收到的经过回波消除的信号。在这点上， 接收器522可用于接收与链路发现信令操作相关的信号。 
自适应数字滤波器526包括恰当的逻辑、电路和/或编码，用于至少部分地消除接收的信号中的回波成分。在这点上，自适应数字滤波器526可使用关于发送的和接收的信号的信息。自适应数字滤波器526可以是自适应横向数字滤波器，执行相关算法、随机迭代算法和/或符号算法。 
操作中，信号通过混合电路502接收。自适应信号滤波器526可使用与通过发送器520发送的信号相关的信息来确定与回波成分相关的噪音成分，以在减法器528中将其从接收的信号中去除。减法器528的输出可传送至接收器522和自适应数字滤波器526以执行反复的回波消除操作。 
图6是本发明在2对双绞线上以100Mbps的速率运行的以太网连接的模块图。参照图6，展示了以太网系统600，以100Mbps全双工模式运行，包括本地连接方601a和远端连接方601b。本地连接方601a和远端连接方601b通过2个双绞线310通信，其中每个双绞线是单向的。发送和接收操作在每根双绞线线缆上执行。而2个额外的双绞线尚未被使用。由于使用中的每根双绞线310可支持全双工50Mbps的数据率，总的通信速率为100Mbps。本地连接方601a包括PHY收发器602。远端连接方601b包括PHY收发器604。 
PHY收发器602和604可包括合适的逻辑、电路和/或代码，用于在双绞线线缆上传输。在某些实施例中，PHY收发器602和604可通过与发送器通信连接的变换器(transformer)308发送信号。PHY收发器602和604可从双绞线线缆接收信号。在某些实施例中，PHY收发器602和604可通过与接收器器通信连接的变换器308接收信号 
当至少一根双绞线处于活动状态时，可支持扩展范围的应用。此外，在单个方向上的活动状态双绞线线缆连接操作内或图6所示的全双工连接内，可支持扩展范围应用。为实现扩展范围应用，PHY或本地收发器需要提供合适的以太网线路码操作。 
图7是根据本发明实施例生成范围扩展的以太网线路码的示意框图。参照图7，显示了以太网线路码系统700，包括校准器(aligner)702、映射到三进制模块704、SSD/ESD/IDLE插入模块706、多路复用器708、切换器710、第 一发送器712a、第二发送器712b、数据加扰器714、比特格式重定器(bitre-formatter)716、比特加扰器718、数据及符号加扰器720和侧流加扰器722。 
侧流加扰器722可包括合适的逻辑、电路和/或代码，用于生成可传送给数据和符号加扰器的侧扰值流Scrn。在这一点上，侧流干扰器722可用于与第一吉比特以太网物理层内使用的侧流加扰操作类似的扩展范围应用。例如，当物理层作主设备运行时，侧流加扰器722使用来生成侧扰值Scrn的主加扰器多项式可为gM(x)＝1+x13+x33。当物理层作从属设备运行时，侧流加扰器722使用来生成侧扰值Scrn的从加扰器多项式为gs(x)＝1+x20+x33。 
数据及符号加扰器720可包括合适的逻辑、电路和/或代码，用于接收来自侧流加扰器722的侧扰值Scrn，并生成数据及符号加扰值流Syn。在本发明的典型实施例中，数据及符号加扰值Syn可为3比特的值。数据及符号加扰器720可采用以下表达式生成数据及符号加扰值流Syn： 
g(x)＝x3∧x8， 
Syn[0]＝Scrn[0] 
Syn[1]＝g(Scrn[0])＝Scrn[3]∧Scrn[8]，并且 
Syn[2]＝g2(Scrn[0])＝Scrn[6]∧Scrn[16] 
比特加扰器718可包括合适的逻辑、电路和/或代码，用于接收来自数据和符号加扰器720的数据及符号加扰值流并成生加扰比特值流Scn。在本发明的典型实施例中，加扰比特值Scn可为3比特的值。比特加扰器718可采用以下表达式生成加扰比特值流Scn： 
Sc n [ 2 : 1 ] = [ 00 ] if ( tx _ mode = SEND _ Z ) Sy n [ 2 : 1 ] elseif ( n - n 0 ) = 0 ( mode 2 ) ( Sy n - 1 [ 2 : 1 ] ^ [( 11 ] ) else
且 
Sc n [ 0 ] = 0 if ( tx _ mode = SEND _ Z ) Sy n [ 0 ] else
其中信号tx_mode可由比特加扰器718从本地PHY的其它部分和/或从MAC层设 备接收到。 
比特格式重定器(bit re-formatter)716可包括合适的逻辑、电路和/或代码，用于接收用于传输的MII数据即MII TXD，并将4比特的MII数据包流转换成3比特MII数据包流txd3bn，该3比特MII数据包流txd3bn将传输到数据加扰器714。数据加扰器714可包括合适的逻辑、电路和/或代码，用于接收来自比特加扰器718的加扰比特值流Scn以及转换后的3比特MII数据包流txd3bn，生成数据加扰值流Sdn。在本发明的典型实施例中，数据加扰值Sdn可为3比特的值。数据加扰器714可采用以下表达式生成数据加扰值流Sdn
Sd n [ 2 ] = Sc n [ 2 ] ^ txd 3 b n [ 2 ] if ( tx _ enabl e n - 3 = 1 ) Sc n [ 2 ] ^ 1 elseif [ 2 ] ^ if ( loc _ rcvr _ status = OK ) Sc n [ 2 ] else
且 
Sd n [ 1 : 0 ] = Sc n [ 1 : 0 ] ^ txd 3 b n [ 1 : 0 ] if ( tx _ enabl e n - 3 = 1 ) Sc n [ 1 : 0 ] else
其中tx_enablen-3可是表示发送可用状态的信号，loc-rcvr-status可是表示本地接收器当前状态的信号。 
校准器702可包括合适的逻辑、电路和/或代码，用于从发射可用(TX_EN)和/或发射错误(TX_ER)信号生成至少一个调整信号用于补偿以太网线路码操作导致的失调(misalignment)。例如，经过4比特到3比特的转换后，MII数据的比特数不会总是3的倍数，所以发送器可通过在插入ESD三进码比特{0，0}、{0，0}和{1，1}前在数据流的末端添加1或2个比特来调整MII TXD数据到3比特的边界。在接收器端，接收到的转换三进制符号得到的二进制比特可最终转换回4比特MII接收器(RXD)数据。因解码的数据流与4比特的边界对准，在三进制符号{0，0}之前，可能仍有1或2个多余比特不能与4比特边界对准，接收器将截掉这些比特。校准器702可传输至少一个调整信号到映射到三进制模块704和/或SSD/ESD/IDLE插入模块706。 
映射到三进制模块704可包括合适的逻辑、电路和/或代码，用于根据数据加扰器714生成的数据加扰值流Sdn并根据校准器702生成的至少一个调整信 号，生成第一三进制比特流A和第二三进制比特流B。如表格1所示，用于表示3比特加扰值得三进制比特流A和B可产生9个可能值，其中的8个可能值足够用于完全表示该数据加扰值。在这一点上，三进制比特{0，0}提供的结果可用于控制码以表示数据流的起始或结束，和/或发射和错误。 
对置闲(IDLE)码或排列(pattern)，映射到三进制的执行有些不同。IDLE排列的序列必须进行标准化，并且IDLE的内容可用于同步远端设备接收器内的解扰器和本地设备解扰器。在IDLE状态，侧流加扰器722可生成3比特二进制IDLE排列。当IDLE排列的最低有效位是“0”时，一个三进制比特如三进制比特A，可赋予非零三进制值，如“-1”或“1”。否则，IDLE排列的最低有效位是“1”时，可为合适的三进制比特赋予三进制值“0”。这样的规则或方法可通过转换接收到的对应三进制比特A的符号为二进制比特并将转换后的值馈送给解扰器移位寄存器来实现接收器侧的解扰器与加扰流同步。 
    Sdn[2:0]     三进制A     三进制B
    0     -1     -1
    1     -1     0
    2     -1     1
    3     0     -1
    未定义     0     0
    4     0     1
    5     1     -1
    6     1     0
    7     1     1
表1数据传输中的二进制到三进制比特映射 
相同或类似的规则或方法可用于识别哪根双绞线正在传输三进制比特A。在这一点上，可采用试错机制(trial and error mechanism)。例如，当解扰器的比特“0”最终匹配输入的符号时，三进制比特A便被识别出来。这样的方法也可用于解决当通过单根双绞线传输三进制比特A和三进制比特B时，可能在AB或BA排序时产生的任何三进制比特或三进制符号对准问题。 
当发送IDLE码或排列时，包含IDLE信息的数据加扰值Sdn的映射需要6个三进制比特或三进制符号，如表2中所示。在本发明一个实施例中，IDLE码传输过程中不需要三进制符号{0，0}、{-1，-1}和{1，1}。 
    Sdn[2:0]     三进制A     三进制B
    000     -1     0
    001     0     1
    010     -1     1
    011     0     1
    100     1     0
    101     0     -1
    110     1     -1
    111     0     -1
表2 IDLE传输中的二进制到三进制比特映射 
SSD/ESD/IDLE插入模块706可包括合适的逻辑、电路和/或代码，用于对将从PHY设备发送的信息流插入数据流起始定界符(SSD)、数据流结束定界符(ESD)、错误码xmt_error和/或IDLE码。在这一点上，SSD/ESD/IDLE插入模块706可接收映射到三进制模块704生成的三进制比特A和B并依据校准器702生成的至少一个调整信号插入合适的代码。在这一点上，三个控制码SSD、ESD和xmt_error在数据和IDLE流中是显而易见的。例如，三进制比特或符号{0，0){0，0){1，1)可用作ESD定界符，三进制比特或符号{0，0){0，0){0，0)可用作SSD定界符，三进制比特或符号{0，0){0，0){-1，-1)可用于指示传输错误或xmt_error。当同时断言(assert)TX-ER和TX-EN信号时，三进制比特或符号{0，0){0，0){-1，-1)可替换ESD以指出前一数据包具有传输错误。例如，当接收器检测这些符号时，接收器可在解除RX-DV信号的断言之前断言RX-ER信号。 
发送器712a和712b可包括合适的逻辑、电路和/或代码，用于通过双绞线线缆向远端连接方发送三进制比特。在某些实施例中，包含三进制比特A的数据流和包含三进制比特B的数据流可通过不同的发送器发送。在另一些 实施例中，可将包含三进制比特A的数据流和包含三进值比特B的数据流合并后通过单个发送器发送。在这一点上，多路复用器708可包括合适的逻辑、电路和/或代码，用于生成单个数据流，该单个数据流包含三进制比特A数据流的内容和三进制比特B数据流的内容。可调整多路复用器708的输出，使三进制比特A在前，如ABABABA....，或三进制比特B在前，如BABABAB....。尽管如此，单个数据流也可包括多于两个合并的三进制比特或符号流。切换器710可包括合适的逻辑、电路和/或代码，用于多路复用器708生成的三进制比特A和B的合并数据流的传输选择或针对三进制比特A和B的单个数据流的传输选择。在这一点上，当将传输单个数据流时，切换器710可选择通过发送器712a或712b传输。如当传输合并而成的单个数据流时，相应的发送器可以两倍的数率运行。 
图8是根据本发明实施例的侧流加扰器的示意框图。参照图8，显示了与图7所公开的侧流加扰器722相对应的侧流加扰器800。当物理层设备作为主机设备运行时，侧流加扰器800可用于生成主加扰器多项式(master scramblerpolynomial)；当物理层设备作为从设备运行时，侧流加扰器800可用于生成从加扰器多项式(slave scrambler polynomial)。在这一点上，侧流加扰器800的上部可包括合适的逻辑、电路和/或代码，用于实现如图7所示的主加扰器多项式。侧流加扰器800的上部可包括加法器804和多个延时器802，用于生成Scrn[0]，...，Scrn[12]，...和Scrn[32]，以用于主加扰器多项式。此外，侧流加扰器800的下部可包括合适的逻辑、电路和/或代码，用于实现如图7所示的从加扰器多项式。侧流加扰器800的下部可包括加法器808和多个延时器804，用于生成Scrn[0]，...，Scrn[19]，...和Scrn[32]，以用于从加扰器多项式。 
图9是根据本发明实施例的侧流解扰器的示意框图。参照图9，显示了侧流解扰器900，由接收器解扰被图7中公开的侧流加扰器722生成的数据加扰的数据。当物理层设备作为主机设备运行时，侧流解扰器900可用于生成主解扰器多项式(master descrambler polynomial)；当物理层设备作为从设备运行时，侧流解扰器900可用于生成从解扰器多项式(slave descrambler polynomial)。在这一点上，侧流解扰器900的上部可包括合适的逻辑、电路和/或代码，用 于实现对应于如图7所示的主加扰器多项式的主解扰器多项式。例如，侧流解扰器900的上部可包括选择器903、加法器804和多个延时器802，用于生成Scrn[0]，...，Scrn[12]，...和Scrn[32]，以用于主解扰器多项式。当对应的三进制符号是“0”时，给选择器903的输入信号PCS_AP是“1”。 
此外，侧流解扰器900的下部可包括合适的逻辑、电路和/或代码，用于实现对应于图7所示的从加扰器多项式的从解扰器多项式。侧流解扰器900的下部可包括选择器907、加法器808和多个延时器806，用于生成Scrn[0]，...，Scrn[19]，...和Scrn[32]，以用于从解扰器多项式。在这一点上，选择器903和907的操作基本一致。 
图10是根据本发明实施例的传输流中SSD/ESD码的示意框图。参照图10，显示了在不同的双绞线上传输的一对数据流，对应于三进制比特A流和三进制比特B流。每个数据流均包括包体1000、包尾1002、IDLE码部分1004和包头1006和下一包体1008。包体1000和下一包体1008对应于在两根双绞线线缆上发送的PAM3-MII数据的连续帧。包尾1002对应于数据流结束定界符(ESD)，表示包体1000结束。ESD中的三进制符号序列{0、0、1}可显示出之前传输无错。IDLE码部分1000对应于在连续数据帧之间传输的IDLE码序列。包头1006对应于数据流起始定界符(SSD)，表示包体1008的开始。SSD中的三进制符号序列{0、0、0}可表示下一数据帧的开始。尽管图10中公开了SSD和/或ESD码的使用，本发明并不限于此。此外，当包含三进制比特A和三进制比特B的合并数据流通过单根双绞线传输时，也可采用类似的数据流结构。 
图11是根据本发明实施例的发送错误的示意框图。参照图11，显示了如图10公开的在不同的双绞线上传输的对应三进制比特A流和三进制比特B流的一对数据流。在这个典型实施例中，包尾1002采用三进制符号序列{0，0，-1}，向接收器显示前一传输发生错误。虽然图11中公开了ESD中传输错误码的使用，本发明并不限于此。此外，当包括三进制比特A和三进制比特B的合并数据流通过单根双绞线传输时，也可采用类似的数据流结构。 
图12是根据本发明实施例的以太网线路码范围扩展操作的流程图。参照 图12，示出了描述如图7-11中公开的针对扩展范围运行的以太网线路码运作的流程图1200。开始步骤1202之后，在步骤1204中，传输MII数据流之前，SSD/ESD/IDLE插入模块706插入数据流起始定界符(SSD)以表示将要传输一个新的数据帧。在步骤1206中，比特格式重定器(bit re-formatter)716接收用于传输的MII TXD数据。在步骤1208中，比特格式重定器716可转换来自MII TXD数据流的4比特MII数据包为传送给数据加扰器714的3比特数据包。在步骤1210中，数据加扰器714根据比特加扰器718、数据及符号加扰器720和/或侧流加扰器722的运行结果对来自比特格式重定器716的3比特数据包加扰。在步骤1212中，映射到三进制模块704将数据加扰器714生成加扰数据值流映射到如表1中所示的两个三进制比特A和B。在步骤1206中，由加扰数据值的映射生成的三进制比特A和B数据流在插入SSD之后被传送。 
在步骤1214中，当接收到将在当前帧传输的MII TXD数据并对其进行传输处理后，进入步骤1216。在步骤1216中，SSD/ESD/IDLE插入模块706插入数据流结束定界符(ESD)，以表示数据帧的尾端已经发送出去。ESD也可指示出是否发生了传输错误。在步骤1218中，插入ESD之后，可生成IDLE码，映射到三进制比特并插入传输流内，如结合图7-11所述。返回到步骤1214，没有完整地接收到将在当前帧传输的MII TXD数据并对其进行处理时，处理流程返回到步骤1206。 
在步骤1220中，当传输发生在单根双绞线上时，处理流程可进入步骤1222。在步骤1222中，多路复用器708合并三进制比特流，切换器710实现通过发送器712a和712b其中之一传送三进制比特A和B的单个数据流。返回步骤1220，当传输将发生在两根双绞线上时，处理流程进入步骤1224。在步骤1224中，切换器710和多路复用器708在各自正常操作模式下运行，并通过发送器712a和712b实现三进制比特A流和三进制比特B流的传输。 
因此，本发明可以通过硬件、软件，或者软、硬件结合来实现。本发明可以在至少一个计算机系统中以集中方式实现，或者由分布在几个互连的计算机系统中的不同部分以分散方式实现。任何可以实现方法的计算机系统或其它设备都是可适用的。常用软硬件的结合可以是安装有计算机程序的通用计算机系 统，通过安装和执行程序控制计算机系统，使其按方法运行。 
本发明还可以通过计算机程序产品进行实施，程序包含能够实现本发明方法的全部特征，当其安装到计算机系统中时，可以实现本发明的方法。本文件中的计算机程序所指的是：可以采用任何程序语言、代码或符号编写的一组指令的任何表达式，该指令组使系统具有信息处理能力，以直接实现特定功能，或在进行下述一个或两个步骤之后实现特定功能：a)转换成其它语言、编码或符号；b)以不同的格式再现。 
虽然本发明是通过具体实施例进行说明的，本领域技术人员应当明白，在不脱离本发明范围的情况下，还可以对本发明进行各种变换及等同替代。另外，针对特定情形或材料，可以对本发明做各种修改，而不脱离本发明的范围。因此，本发明不局限于所公开的具体实施例，而应当包括落入本发明权利要求范围内的全部实施方式。 

Claims (8)

1.一种有线通信的方法，其特征在于，所述方法包括：
将本地物理层内的以太网媒体独立接口数据从四比特数据包流转换到三比特数据包流；
将所述媒体独立接口数据的三比特数据包流映射到一个或多个三进制比特流；
在所述一个或多个三进制比特流之前插入比特流起始定界符；
在所述一个或多个三进制比特流之后插入数据流结束定界符；以及
通过一根或多根双绞线传送给远端物理层。
2.根据权利要求1所述的方法，其特征在于，所述一个或多个三进制比特流包括第一三进制比特流和第二三进制比特流。
3.根据权利要求1所述的方法，其特征在于，所述方法进一步包括利用PAM-3传送给所述远端物理层。
4.根据权利要求1所述的方法，其特征在于，所述方法进一步包括在进行所述映射之前，对所述三比特数据包流进行加扰。
5.根据权利要求1所述的方法，其特征在于，所述方法进一步包括在进行所述映射的过程中，调整所述三比特数据包流。
6.一种有线通信的系统，其特征在于，包括：
本地物理层，将以太网媒体独立接口数据从四比特数据包流转换到三比特数据包流；
所述本地物理层将所述媒体独立接口数据的三比特数据包流映射到一个或多个三进制比特流；
所述本地物理层在所述一个或多个三进制比特流之前插入比特流起始定界符；
所述本地物理层在所述一个或多个三进制比特流之后插入数据流结束定界符；以及
所述本地物理层通过一根或多根双绞线传送给远端物理层。
7.根据权利要求6所述的系统，其特征在于，所述一个或多个三进制比特流包括第一三进制比特流和第二三进制比特流。
8.根据权利要求6所述的系统，其特征在于，所述本地物理层利用PAM-3与所述远端物理层通信。
CN2007101529417A 2006-09-20 2007-09-20 一种有线通信的方法和系统 Active CN101150508B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US82634806P 2006-09-20 2006-09-20
US60/826,348 2006-09-20
US11/686,852 2007-03-15
US11/686,852 US7835389B2 (en) 2006-09-20 2007-03-15 Method and system for an extended range Ethernet line code using 4B/3B mapping

Publications (2)

Publication Number Publication Date
CN101150508A CN101150508A (zh) 2008-03-26
CN101150508B true CN101150508B (zh) 2011-11-09

Family

ID=38984267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101529417A Active CN101150508B (zh) 2006-09-20 2007-09-20 一种有线通信的方法和系统

Country Status (6)

Country Link
US (2) US7835389B2 (zh)
EP (1) EP1903733B1 (zh)
KR (1) KR100940927B1 (zh)
CN (1) CN101150508B (zh)
HK (1) HK1119504A1 (zh)
TW (1) TWI392301B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680673B2 (en) 2015-03-11 2017-06-13 Realtek Semiconductor Corporation Communication system and method
TWI641238B (zh) * 2015-03-11 2018-11-11 瑞昱半導體股份有限公司 通訊系統與方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553720B2 (en) * 2006-04-19 2013-10-08 Marvell World Trade Ltd. Adaptive speed control for MAC-PHY interfaces
US8565105B2 (en) * 2008-09-29 2013-10-22 Broadcom Corporation Method and system for ethernet switching, conversion, and PHY optimization based on link length in audio/video systems
US8089984B2 (en) 2009-06-23 2012-01-03 Broadcom Corporation Method and system for network communications via a configurable multi-use ethernet PHY
US8069412B2 (en) * 2006-10-17 2011-11-29 At&T Intellectual Property I, L.P. Methods, systems, and products for mapping facilities data
US8484059B2 (en) * 2006-10-17 2013-07-09 At&T Intellectual Property I, L.P. Methods, systems, and products for surveying facilities
US8699514B2 (en) 2007-01-12 2014-04-15 Broadcom Corporation Multi-rate MAC to PHY interface
US8565337B2 (en) * 2007-02-07 2013-10-22 Valens Semiconductor Ltd. Devices for transmitting digital video and data over the same wires
US8243752B2 (en) 2007-04-04 2012-08-14 Marvell World Trade Ltd. Long-reach ethernet for 1000BASE-T and 10GBASE-T
US20100189120A1 (en) * 2007-12-17 2010-07-29 Wael William Diab Method and system for a centralized vehicular electronics system utilizing ethernet in an aircraft
US20100187903A1 (en) * 2007-12-17 2010-07-29 Wael William Diab Method and system for vehicular power distribution utilizing power over ethernet in an aircraft
US10212003B2 (en) * 2008-06-20 2019-02-19 Lantiq Beteiligungs-GmbH & Co. KG Multi-mode ethernet transceiver
US8307265B2 (en) * 2009-03-09 2012-11-06 Intel Corporation Interconnection techniques
US8370704B2 (en) * 2009-03-09 2013-02-05 Intel Corporation Cable interconnection techniques
US8379710B2 (en) * 2009-03-10 2013-02-19 Intel Corporation Transmitter control in communication systems
US9413551B2 (en) 2009-06-23 2016-08-09 Broadcom Corporation Method and system for network communications via a configurable multi-use Ethernet PHY
CN102035618B (zh) * 2009-09-29 2013-04-24 上海华为技术有限公司 一种数据传输的方法、装置及系统
US8750266B2 (en) * 2009-11-25 2014-06-10 Alcatel Lucent Dual transmission for communication networks
US8516331B2 (en) 2010-01-29 2013-08-20 Broadcom Corporation Systems for high-speed backplane applications using FEC encoding
RU2517311C1 (ru) * 2010-05-07 2014-05-27 Самсунг Электроникс Ко., Лтд. Устройство и способ доставки пакетной информации с использованием ограничителя начала кадра
US9071373B2 (en) 2010-06-01 2015-06-30 Hewlett-Packard Development Company, L.P. Multiplexed serial media independent interface
US8713237B2 (en) * 2011-03-29 2014-04-29 Cisco Technology, Inc. X2 10GBASE-T transceiver with 1 Gigabit side-band support
US8767883B2 (en) * 2011-07-26 2014-07-01 Himax Media Solutions, Inc. Recoverable Ethernet receiver
US9143306B2 (en) * 2011-10-12 2015-09-22 Nxp B.V. Device and method for encoding bits to symbols for a communication system
US8938035B1 (en) * 2012-02-29 2015-01-20 Marvell International Ltd. System and method for transferring data over a two-pair communication system
EP2828975A4 (en) 2012-03-23 2015-11-25 Qualcomm Inc CONFIGURABLE MULTIMODAL MEDIA-INDEPENDENT INTERFACE
JP6077097B2 (ja) 2012-03-23 2017-02-08 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 多重シリアルメディア独立インターフェース
TWI500292B (zh) 2012-11-08 2015-09-11 Realtek Semiconductor Corp 具有節能功能的網路通訊裝置及方法
US9519604B2 (en) 2014-04-11 2016-12-13 Qualcomm Incorporated Systems and methods for frequency control on a bus through superposition
TWI580292B (zh) * 2014-08-28 2017-04-21 瑞昱半導體股份有限公司 網路連線建立方法與電路
CN111865906A (zh) 2015-07-17 2020-10-30 华为技术有限公司 报文传输的方法、装置和系统
US10091053B2 (en) * 2015-11-06 2018-10-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Comprehensive high resolution cable diagnostics for in-vehicle Ethernet PHYs
US10313091B2 (en) * 2015-11-06 2019-06-04 Avago Technologies International Sales Pte. Limited Robust electromagnetic compatibility performance for in-vehicle Ethernet PHYs utilizing time division duplexing
CN107070592B (zh) * 2017-02-08 2020-05-08 扬智科技股份有限公司 混合译码方法及其高速以太网络接收器
US11054457B2 (en) 2017-05-24 2021-07-06 Cisco Technology, Inc. Safety monitoring for cables transmitting data and power
US10809134B2 (en) 2017-05-24 2020-10-20 Cisco Technology, Inc. Thermal modeling for cables transmitting data and power
GB201713789D0 (en) 2017-08-29 2017-10-11 Graber Steffen Extended range ethernet code
US10541758B2 (en) 2017-09-18 2020-01-21 Cisco Technology, Inc. Power delivery through an optical system
US11431420B2 (en) 2017-09-18 2022-08-30 Cisco Technology, Inc. Power delivery through an optical system
US11093012B2 (en) 2018-03-02 2021-08-17 Cisco Technology, Inc. Combined power, data, and cooling delivery in a communications network
US10732688B2 (en) 2018-03-09 2020-08-04 Cisco Technology, Inc. Delivery of AC power with higher power PoE (power over ethernet) systems
US10281513B1 (en) 2018-03-09 2019-05-07 Cisco Technology, Inc. Verification of cable application and reduced load cable removal in power over communications systems
US10631443B2 (en) 2018-03-12 2020-04-21 Cisco Technology, Inc. Splitting of combined delivery power, data, and cooling in a communications network
US10672537B2 (en) 2018-03-30 2020-06-02 Cisco Technology, Inc. Interface module for combined delivery power, data, and cooling at a network device
US10958471B2 (en) 2018-04-05 2021-03-23 Cisco Technology, Inc. Method and apparatus for detecting wire fault and electrical imbalance for power over communications cabling
US10735105B2 (en) 2018-05-04 2020-08-04 Cisco Technology, Inc. High power and data delivery in a communications network with safety and fault protection
US11038307B2 (en) 2018-05-25 2021-06-15 Cisco Technology, Inc. Cable power rating identification for power distribution over communications cabling
KR102464126B1 (ko) 2018-09-12 2022-11-07 삼성전자주식회사 인쇄회로기판 체결 장치
US10998685B2 (en) 2018-11-08 2021-05-04 Cisco Technology, Inc. Single pair ethernet connector system
US10763749B2 (en) 2018-11-14 2020-09-01 Cisco Technology, Inc Multi-resonant converter power supply
US10812137B2 (en) 2019-01-22 2020-10-20 Cisco Technology, Inc. Switch for use with single pair ethernet on four-pair cabling
US11061456B2 (en) 2019-01-23 2021-07-13 Cisco Technology, Inc. Transmission of pulse power and data over a wire pair
US10790997B2 (en) 2019-01-23 2020-09-29 Cisco Technology, Inc. Transmission of pulse power and data in a communications network
US10680836B1 (en) 2019-02-25 2020-06-09 Cisco Technology, Inc. Virtualized chassis with power-over-Ethernet for networking applications
US11456883B2 (en) 2019-03-13 2022-09-27 Cisco Technology, Inc. Multiple phase pulse power in a network communications system
US10849250B2 (en) 2019-03-14 2020-11-24 Cisco Technology, Inc. Integration of power, data, cooling, and management in a network communications system
CN114402576A (zh) * 2019-09-24 2022-04-26 开利公司 用于发送和接收以太网信号的系统和方法
US11063630B2 (en) 2019-11-01 2021-07-13 Cisco Technology, Inc. Initialization and synchronization for pulse power in a network system
US11252811B2 (en) 2020-01-15 2022-02-15 Cisco Technology, Inc. Power distribution from point-of-load with cooling
US11088547B1 (en) 2020-01-17 2021-08-10 Cisco Technology, Inc. Method and system for integration and control of power for consumer power circuits
US11853138B2 (en) 2020-01-17 2023-12-26 Cisco Technology, Inc. Modular power controller
US11438183B2 (en) 2020-02-25 2022-09-06 Cisco Technology, Inc. Power adapter for power supply unit
US11637497B2 (en) 2020-02-28 2023-04-25 Cisco Technology, Inc. Multi-phase pulse power short reach distribution
US11307368B2 (en) 2020-04-07 2022-04-19 Cisco Technology, Inc. Integration of power and optics through cold plates for delivery to electronic and photonic integrated circuits
US11320610B2 (en) 2020-04-07 2022-05-03 Cisco Technology, Inc. Integration of power and optics through cold plate for delivery to electronic and photonic integrated circuits
RU2735419C1 (ru) * 2020-04-20 2020-11-02 Сергей Сергеевич Кукушкин Способ передачи информации с использованием замещающего логического троичного помехоустойчивого кода
US20220190919A1 (en) * 2020-11-02 2022-06-16 Cisco Technology, Inc. Dispersing data rate to mitigate electromagnetic interference

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1118960A (zh) * 1994-07-22 1996-03-20 阿尔卡塔尔有限公司 虚拟支路/支路单元的传送方法和设备
US5525983A (en) * 1994-05-25 1996-06-11 3Com Corporation Method and apparatus for implementing a type 8B6T encoder and decoder
US5856980A (en) * 1994-12-08 1999-01-05 Intel Corporation Baseband encoding method and apparatus for increasing the transmission rate over a communication medium
CN1516944A (zh) * 2001-05-31 2004-07-28 ���Ͽع����޹�˾ 编码方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544323A (en) * 1993-09-23 1996-08-06 Standard Microsystems Corp. High bit rate ethernet connection
US5633631A (en) * 1994-06-27 1997-05-27 Intel Corporation Binary-to-ternary encoder
US5673254A (en) 1995-06-07 1997-09-30 Advanced Micro Devices Inc. Enhancements to 802.3 media access control and associated signaling schemes for ethernet switching
KR100267219B1 (ko) * 1997-01-25 2000-10-16 김영환 팔비육티(8b6t)코딩회로
US6504849B1 (en) * 1997-05-15 2003-01-07 Cypress Semiconductor Corporation Fiber auto-negotiation
KR100454360B1 (ko) * 1997-12-29 2004-12-17 삼성탈레스 주식회사 패킷 교환기와 패킷 단말기의 접속 장치
US7068609B2 (en) 2000-08-09 2006-06-27 Broadcom Corporation Method and apparatus for performing wire speed auto-negotiation
JP2002076899A (ja) * 2000-08-29 2002-03-15 Nippon Precision Circuits Inc ゼロ値検出回路
US6522271B2 (en) * 2001-03-16 2003-02-18 International Business Machines Corporation Method and apparatus for transmission on a 2-bit channel using 3b/4b code
JP2003209493A (ja) * 2002-01-11 2003-07-25 Nec Corp 符号分割多元接続通信方式及び方法
US7065167B2 (en) * 2002-07-10 2006-06-20 Solarflare Communications, Inc. Method and apparatus for constellation shaping
US7289528B2 (en) * 2003-08-29 2007-10-30 Motorola, Inc. Component interconnect with self-clocking data
US7602806B2 (en) * 2003-12-08 2009-10-13 Analogix Semiconductor, Inc. Signaling and coding methods and apparatus for long-range 10 and 100 MBPS ethernet transmission
US7519101B1 (en) * 2003-12-18 2009-04-14 Cypress Semiconductor Corporation Method and apparatus for using empty time slots for spread spectrum encoding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525983A (en) * 1994-05-25 1996-06-11 3Com Corporation Method and apparatus for implementing a type 8B6T encoder and decoder
CN1118960A (zh) * 1994-07-22 1996-03-20 阿尔卡塔尔有限公司 虚拟支路/支路单元的传送方法和设备
US5856980A (en) * 1994-12-08 1999-01-05 Intel Corporation Baseband encoding method and apparatus for increasing the transmission rate over a communication medium
CN1516944A (zh) * 2001-05-31 2004-07-28 ���Ͽع����޹�˾ 编码方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680673B2 (en) 2015-03-11 2017-06-13 Realtek Semiconductor Corporation Communication system and method
TWI641238B (zh) * 2015-03-11 2018-11-11 瑞昱半導體股份有限公司 通訊系統與方法

Also Published As

Publication number Publication date
EP1903733A3 (en) 2014-05-14
TW200833033A (en) 2008-08-01
US20100260201A1 (en) 2010-10-14
US7835389B2 (en) 2010-11-16
US8422512B2 (en) 2013-04-16
KR100940927B1 (ko) 2010-02-08
TWI392301B (zh) 2013-04-01
EP1903733A2 (en) 2008-03-26
US20080069144A1 (en) 2008-03-20
HK1119504A1 (en) 2009-03-06
KR20080026495A (ko) 2008-03-25
CN101150508A (zh) 2008-03-26
EP1903733B1 (en) 2016-01-06

Similar Documents

Publication Publication Date Title
CN101150508B (zh) 一种有线通信的方法和系统
KR100920186B1 (ko) 확장된 범위 이더넷 링크 디스커버리 시그널링을 위한 방법및 시스템
CN101068117B (zh) 一种有线通信方法和系统
US8355404B2 (en) Method and system for an asymmetric PHY in extended range ethernet LANs
US9374614B2 (en) Method and system for enabling video communication via ethernet utilizing asymmetrical physical layer operations
US11581913B2 (en) Active 1:N breakout cable
US20130243011A1 (en) Method and system for 10gbase-t start-up

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1119504

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1119504

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180503

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Park Road, Irvine, California, USA, 16215, 92618-7013

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190828

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.