TWI392301B - 一種有線通信系統及方法 - Google Patents

一種有線通信系統及方法 Download PDF

Info

Publication number
TWI392301B
TWI392301B TW096134827A TW96134827A TWI392301B TW I392301 B TWI392301 B TW I392301B TW 096134827 A TW096134827 A TW 096134827A TW 96134827 A TW96134827 A TW 96134827A TW I392301 B TWI392301 B TW I392301B
Authority
TW
Taiwan
Prior art keywords
ternary
bit
idle
stream
data
Prior art date
Application number
TW096134827A
Other languages
English (en)
Other versions
TW200833033A (en
Inventor
Yu Xinhua
Chang Kuang-Chou
Chen Yencheng
Richard Powell Scott
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW200833033A publication Critical patent/TW200833033A/zh
Application granted granted Critical
Publication of TWI392301B publication Critical patent/TWI392301B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • H04L12/40136—Nodes adapting their rate to the physical link properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Description

一種有線通信系統及方法
本發明涉及高速有線通信，更具體地說，涉及一種乙太網線路碼(Ethernet line code)範圍擴展的方法和系統。
由於連接至資料網路的設備的數量的增加，需要更高的傳輸速率，在現有的銅導線架構上實現更高的傳輸速率的新技術逐漸成為新的需要。在這點上，人們作出了很多努力，包括使得傳輸速率在現有線纜上超過十億位元元/秒(Gbps)的技術。例如，IEEE 802.3標準定義了在100米長的雙絞銅線上以10Mbps、100Mbps、1Gbps和10Gbps的速率傳輸的乙太網連接的仲介訪問控制(MAC)介面和物理層(PHY)。每增加10x的速率，將需要更複雜的信號處理以維持100米標準線纜範圍。然而，長於100米的連接將需要使用光纖或在連接中間佈置乙太網交換機、集線器和/或轉發器，以維持所有線纜長度小於100米。
作出的其他努力還包括，發展雙絞線上的10Gbps乙太網傳輸標準(10GBASE-T)。新興的10GBASE-TPHY規範在最多182英尺的現有雙絞線上實現10Gbps的連接，並且，在新的線纜上可以最多延伸至330英尺。為了在4對雙絞銅線上實現10Gbps的全雙工傳輸，需要精細的數位信號處理技術來移除或降低四對雙絞銅線之間的嚴重的依賴於頻率的信號衰減、信號反射、近端和遠端串擾，以及來自臨近傳輸鏈路或其他外部噪音源的接入所述四對雙絞線的外部信號。此外，正在開發新的線纜規範，以減少外部電磁干擾的影響。
對支援1 Gbps或10Gbps傳輸率的PHY收發器結構做最小的改變來擴展標準乙太網PHY設備的範圍，可使得新的乙太網PHY設備可應用於寬帶接入市場，並很有可能應用於住宅和企業應用中。
比較本發明後續將要結合附圖介紹的系統，現有技術的其他局限性和弊端對於本領域的普通技術人員來說是顯而易見的。
本發明提供了一種乙太網線路碼範圍擴展的系統和/或方法，結合至少一幅附圖進行了充分的展現和描述，並在權利要求中得到了更完整的闡述。
根據本發明的一個方面，本發明提供了一種有線通信的方法，包括：將本地物理層內的乙太網媒體獨立介面(media independent interface，縮寫為MII)資料從4位元包流轉換到一個或多個三進制位元流的一個或多個包體；以及將所述MII資料的3位元二進位置閑(IDLE)排列映射到一個或多個三進制位元流，其中最低有效位是零的三位元二進位置閑(IDLE)排列被賦予非零三進制值，最低有效位是一的三位元二進位置閑(IDLE)排列被賦予的三進制值為零；以及通過一根或多根雙絞線傳送所述三進制位元流給遠端物理層。
優選地，所述一個或多個三進制位元流包括第一三進制位元流和第二三進制位元流。
優選地，所述方法進一步包括利用PAM-3傳送一個或多 個三進制位元流。
優選地，所述方法進一步包括在進行所述轉換的過程中，對所述乙太網媒體獨立介面資料進行加擾。
優選地，所述方法進一步包括在進行所述轉換的過程中，調整所述乙太網媒體獨立介面資料。
優選地，所述方法進一步包括當採用單根雙絞線時，將所述的一個或多個三進制位元流多工個單個流。
優選地，所述方法進一步包括在所述一個或多個三進制位元流之前插入位元流起始定界符(start-stream delimiters，縮寫為SSD)。
優選地，所述方法進一步包括在所述一個或多個三進制位元流之後插入位元流結束定界符(end-stream delimiters，縮寫為ESD)。
優選地，所述方法進一步包括在所述插入的資料流程結束定界符之後插入空閒信號(idle signals)。根據本發明的一個方面，本發明提供了一種機器可讀記憶體，其內存儲的電腦程式包括至少一個用於有線通信的代碼段，所述至少一個代碼段由機器執行而使得所述機器執行如下操作步驟：將本地物理層內的乙太網MII資料從4位元包流轉換到一個或多個三進制位元流的一個或多個包體；將所述MII資料的3位元二進位置閑(IDLE)排列映射到一個或多個三進制位元流，其中最低有效位是零的三位元二進位置閑(IDLE)排列被賦予非零三進制值，最低有效位是一的三位元二進位置閑(IDLE)排列被賦予的三進制值為零；以及通過一根或多根雙絞線傳送所述三進制位元流給遠端物理層。
優選地，所述一個或多個三進制位元流包括第一三進制位 元流和第二三進制位元流。
優選地，所述機器可讀記憶體進一步包括用於利用PAM-3與所述遠端物理層通信的代碼。
優選地，所述機器可讀記憶體進一步包括在進行所述映射之前對所述3位元包流加擾的代碼。
優選地，所述機器可讀記憶體進一步包括在進行所述映射過程中調整所述3位元包流的代碼。
優選地，所述機器可讀記憶體進一步包括當採用單根雙絞線時將所述一個或多個三進制位元流多工個流的代的代碼。
優選地，所述機器可讀記憶體進一步包括用於在所述一個或多個三進制位元流之前插入位元流起始定界符的代碼。
優選地，所述機器可讀記憶體進一步包括用於在所述一個或多個三進制位元流之後插入位元流結束定界符的代碼。
優選地，所述機器可讀記憶體進一步包括用於在所述插入的位元流結束定界符之後插入空閒信號的代碼。根據本發明的一個方面，本發明還提供了一種有線通信的系統，所述系統包括：用於本地物理層的一個或多個電路，所述一個或多個電路用以將乙太網MII資料從4位元包流轉換到一個或多個三進制位元流的一個或多個包體；以及將所述MII資料的3位元二進位置閑(IDLE)排列映射到一個或多個三進制位元流，其中最低有效位是零的三位元二進位置閑(IDLE)排列被賦予非零三進制值，最低有效位是一的三位元二進位置(IDLE)閑排列被賦予的三進制值為零，且通過一根或多根雙絞線傳送所述三進制位元流給遠端物理層。
優選地，所述一個或多個三進制位元流包括第一三進制位元流和第二三進制位元流。
優選地，所述一個或多個電路利用PAM-3傳送一個或多個三進制位元流。
優選地，所述本地物理層在進行所述映射之前對所述3位元包流加擾。優選地，所述本地物理層在進行所述映射過程中調整所述3位元包流。
優選地，當採用單根雙絞線時，所述本地物理層將所述的一個或多個三進制位元流多工個流。
優選地，所述系統進一步包括在所述一個或多個三進制位元流之前插入位元流起始定界符。優選地，所述系統進一步包括在所述一個或多個三進制位元流之後插入位元流結束定界符。
優選地，所述系統進一步包括在插入的所述位元流結束定界符之後插入空閒信號。本發明的各種優點、各個方面和創新特徵，以及其中所示例的實施例的細節，將在以下的說明書和附圖中進行詳細介紹。
本發明的實施例涉及乙太網線路碼範圍擴展的系統和方法。本發明的系統包括可用於將乙太網媒體獨立介面(MII)資料從4位元包流轉換到3位元包流的本地物理層。所述3位元包流被映射到第一和第二三進制位元流以通過一根或多根雙絞線利用PAM-3傳送給遠端物理層。例如，PAM-3可用於支援一根或兩根雙絞線的系統。進行映射之前，可對所述3位元包流進行加擾和/或調整。當採用單根雙絞線時，本地物理層可將該三進制位元流多工個流。在所述三進制位元流之前可 插入位元流起始定界符(SSD)，在所述三進制位元流之後可插入位元流結束定界符(ESD)。在插入的所述ESD之後、MMI資料的下一幀的起始端之前，可插入空閒信號。
對於擴展範圍的應用，乙太網線路碼可降低線路速率以支援更長的或擴展的電纜範圍。在這一點上，可最小化線路碼的冗餘以擴展運行的範圍。例如，對各個線對上的傳輸採用PAM-3配置可獲得合適的冗餘和信噪比(SNR)。用於擴展乙太網應用範圍的PAM-3符號可認為是三進制位元。乙太網線路碼傳送資料流程始於4位元的MII資料流程，所述4位元MII資料流程可重定格式化為3位元的二進位資料流(4b3b)，並進一步轉化為2個三進制位元流(3b2t)。所述2個三進制位元流可表示9個可能值，其中只要8個值就足以表示該3位元二進位資料。在這一點上，所述三進制位元元資料中出現的多餘的第九個值用於表示流控制碼的起始和/或結束，並還可用於指示傳輸錯誤。該三進制位元元資料中的第9個值還可用於解決通過單個雙絞線連接傳送的三進制符號流的排序。MII資料幀之間可插入特定的置閑碼(IDLE code)，該置閑碼可用於指示本地物理層到遠端鏈結方的連接可靠性。該置閑碼後跟有資料幀，該資料幀開始於SSD，結束於ESD。經過特定編碼的ESD可用於在資料流程的傳送過程中發送傳輸錯誤。
圖1是本發明本地連接方和遠端連接方之間的雙絞線乙太網連接的模組圖。參照圖1，展示了系統100，包括本地連接方102和遠端連接方104。本地連接方102和遠端連接方104通過線纜112通信。線纜112可包括多達4根無遮罩雙絞(UTP)銅纜或線纜。本地連接方102和遠端連接方104可通過線纜112內的一根或多根雙絞線進行通信。UTP銅線的特定的性能 和/或規範已被標準化。例如，第三類線纜可提供雙絞線上10Mbps乙太網傳輸(10BASE-T)的必要性能。在另一個例子中，第五類線纜可提供雙絞線上1000Mbps或1Gbps乙太網傳輸(1000BASE-T)的必要性能。在大多數例子中，較低類別的線纜可通常具有比較高類別的線纜更大的插入損失。
本地連接方102包括電腦系統106a、仲介訪問控制(MAC)控制器108a和收發器104a。遠端連接方104包括電腦系統106b、MAC控制器108b和收發器110b。然而本發明不限於此。
收發器110a包括恰當的邏輯、電路和/或編碼，可進行通信，例如，在本地連接方102和連接方例如遠端連接方104之間傳輸和接收資料。同樣，收發器110b包括恰當的邏輯、電路和/或編碼，可在遠端連接方104和連接方例如本地連接方102之間進行通信。收發器110a和110b可支援例如乙太網操作。收發器110a和110b可進行多速率通信，例如，10Mbps、100Mbps、1000Mbps(或1Gbps)和/或10Gbps。在這點上，收發器110a和110b可支援標準資料速率和/或非標準資料速率。此外，收發器110a和110b可支援標準乙太網鏈路長度或運行範圍和/或擴展的運行範圍。收發器110a和110b可利用鏈路發現信令(link discovery signaling，縮寫為LDS)來探測其他連接方內的活動狀態操作，從而實現本地連接方和遠端連接方之間的通信。在這一點上，LDS操作可適用於標準乙太網操作和/或擴展範圍的乙太網操作。此外，收發器110a和110b可實現乙太網線路碼操作，調試線路碼速率以支援擴展範圍的運行。收發器110a和110b可使用多級信令。故而收發器110a和110b可使用不同級別的脈衝幅度調製(PAM)，以表示將被傳輸的各種符號。例如，對於1000Mbps乙太網應用，PAM5傳輸方案 可用於每根雙絞線中，其中PAM5指的是具有5個級別{-2,-1,0,1,2}的PAM。對於支援PAM-3的乙太網線路碼操作，可在每根雙絞線上使用PAM-3傳輸方案，其中PAM-3是指具有三級{-1、0、1}的PAM。
收發器110a和110b發送和/或接收的資料可根據已知的OSI協定標準進行格式化。OSI模型將操作性和功能分割為7個不同且分等級的層。通常，OSI模型中每個層可向直接較高介面層提供服務。例如，第一層或物理(PHY)層，可向第二層提供服務，而第二層可向第三層提供服務。發送的資料可包括乙太網媒體獨立介面(MII)資料幀，所述資料幀可由資料流程起始定界符和結束定界符進行定界。發送的資料還可包括有置閑碼，在資料幀之間進行傳送。
圖1展示的本發明的一個實施例中，電腦系統106a和106b可代表第三層及其之上的層，MAC控制器108a和108b可代表第二層及其之上的層，收發器110a和110b可代表第一層或PHY層的操作性和/或功能。在這點上，收發器110a和110b可看作物理層設備或物理層收發器。電腦系統106a和106b包括恰當的邏輯、電路和/或編碼，可為將通過線纜112發送的資料包實現5個最高功能層的操作和/或功能。因為OSI模型中每個層向直接較高介面層提供服務，MAC控制器108a和108b可向電腦系統106a和106b提供必要的服務以確保資料包被恰當地格式化並傳輸至收發器110a和110b。在發送過程中，每層對從比其高的介面層傳來的資料加入其自有的報頭。然而，在接收過程中，具有類似OSI堆疊的相容設備在消息從較低層傳輸至較高層的過程中去除該報頭。
收發器110a和110b可設置為處理所有物理層要求，包括 但不限於，在需要的情況中，進行資料包化、資料傳輸和串連/解串連(SERDES)。收發器110a和110b分別從MAC控制器108a和108b接收的資料包可包括有資料和上述6個功能層中每一個的報頭資訊。收發器110a和110b可設置為對將通過線纜112傳送的資料包進行編碼和/或對通過線纜112接收的資料包進行解碼。
MAC控制器108a包括恰當的邏輯、電路和/或編碼，可處理本地連接方102內的資料連結層、第2層操作和/或功能。同樣，MAC控制器108b包括恰當的邏輯、電路和/或編碼，可處理遠端連接方104內的第2層操作和/或功能。MAC控制器108a和108b可設置為實現乙太網協定，例如，基於IEEE 802.3標準的協定。然而，本發明不限於此。MAC控制器108a還可生成調整信號，所述信號可用於調整支援擴展的電纜或鏈路範圍長度的乙太網線路碼操作內的資料。
MAC控制器108a可通過介面114a與收發器110a通信，並通過匯流排控制器介面116a與電腦系統106a通信。MAC控制器108b可通過介面114b與收發器110b通信，並可通過匯流排控制器介面116b與電腦系統106b通信。介面114a和114b對應乙太網介面，包括協定和/或鏈路管理控制信號。介面114a和114b可以是多速率介面。匯流排控制器介面116a和116b可對應PCI或PCI-X介面。然而本發明不限於此。
圖2是本發明乙太網收發器多速率PHY層架構的模組圖。參照圖2，展示了連接方200，包括收發器202或物理層設備202、MAC控制器204、電腦系統206、介面208和匯流排控制器介面210。收發器202可以是集成設備，包括多速率PHY模組212，多個發送器214a、214c、214e和214g，多個接收 器214b、214d、214f和214h，記憶體216和記憶體介面218。收發器202的操作與圖1中描述的收發器110a和110b相同或基本近似。在這點上，收發器202可提供第一層或PHY操作和/或功能，實現與遠端物理層設備的通信。同樣，MAC控制器204、電腦系統206、介面208和匯流排控制器210的操作可分別與MAC控制器108a和108b、電腦系統106a和106b、介面114a和114b和匯流排控制器介面116a和116b近似。MAC控制器204可包括有多速率介面204a，其包括恰當的邏輯、電路和/或編碼，通過介面208以多個資料傳輸速率與收發器202的通信。
收發器202中的多速率PHY模組212包括恰當的邏輯、電路和/或編碼，可實現PHY層要求的操作和/或功能。在這一點上，多速率PHY模組212可生成合適的鏈路發現信令，用於與遠端連接方的收發器或PHY設備建立通信。此外，多速率PHY模組212可生成合適的乙太網線路碼操作以支援擴展範圍的應用。多速率PHY模組212通過介面208與MAC控制器204通信。在本發明的一個方面，為了達到較高的操作速率，例如1Gbps或10Gbps，介面208可設置為使用多個串連資料線路，用於從多速率PHY模組212接收資料和/或傳輸資料至多速率PHY模組212。多速率PHY模組212可設置為運行於一個或多個通信模式，其中每個通信模式執行不同的通信協定。所述通信模式可包括但不限於IEEE 802.3、10GBASE-T和其他近似的協定。在初始化後或運行中，多速率PHY模組212可設置為運行在特定的操作模式。多速率PHY模組212也可設置為運行在擴展範圍模式。
在某些例子中，收發器202可使用自動協商方案指示或告 知遠端連接方，收發器202正運行在擴展範圍模式下。自動協商方案可在鏈路發現信令操作之後執行或因鏈路發現信令操作而執行。然後遠端連接方可將其自己設置為適當的擴展範圍模式。通過標準的自動協商，網路鏈路可配置為僅從一端擴展，以確保擴展範圍後的乙太網收發器和傳統設備之間的可操作性。在這一點上，可改變鏈路發現信號用於可擴展範圍的乙太網設備和傳統設備之間的通信。在這一點上，鏈路發現信令適用於實現可擴展範圍的乙太網設備和傳統設備之間通信的建立。在某些例子中，可對鏈路進行預設置，並且收發器固定在擴展範圍模式內。
多速率PHY模組212可通過記憶體介面218連接至記憶體216，記憶體介面218可以是串列介面或匯流排。記憶體216包括恰當的邏輯、電路和/或編碼，可對完成多速率PHY模組212的操作的參數和/或編碼等資訊進行存儲或編程。所述參數包括設置資料，所述編碼包括運行編碼，例如軟體和/或固件，但所述資訊不限於此。此外，所述參數可包括自適應性濾波器和/或模組係數，由多速率PHY模組212使用。
發送器214a、214c、214e和214g包括有恰當的邏輯、電路和/或編碼，用於實現通過圖1中的線纜212從連接方200至遠端連接方的資料傳輸。接收器214b、214d、214f和214h包括有恰當的邏輯、電路和/或編碼，可由連接方200從遠端連接方接收資料。收發器202中的4對發送器和接收器每對對應於線纜212中4根電線之一。例如，發送器214a和接收器214b用於通過線纜212中的第一電線對與遠端連接方通信。近似地，發送器214g和接收器214h用於通過線纜212中的第四根雙絞線與遠端連接方通信。在這點上，4對發送器/接收器 中的至少一對可提供合適的傳輸速率。當四根雙絞線線纜中至少一根處於活動狀態時，鏈路發現信令操作可實現擴展範圍模式內的通信。
圖3是本發明吉位元元乙太網系統中展示ECHO、NEXT和FEXT通道條件的模組圖。參照圖3，展示了吉位元元乙太網系統300，包括本地連接方301a和遠端連接方301b。本地連接方301a和遠端連接方301b可以全雙工模式通過四對雙絞線310通信。四對雙絞線310中的每對可支援250Mbps的資料傳輸率以提供1Gbps的整體資料傳輸率。本地連接方301a可包括4個混合電路(hybrid)306。本地連接方301a的每個混合電路306可連接至發送器302、接收器304，並連接至4對雙絞線310其中之一。同樣，本地連接方301b可包括4個混合電路(hybrid)306。本地連接方301b的每個混合電路306可連接至發送器302、接收器304，並連接至4對雙絞線310其中之一。圖3中展示的本地連接方301a和遠端連接方301b的一部分分別對應于本地連接方301a和遠端連接方301b所支援的PHY層操作的一部分。
本地連接方301a或遠端連接方301b的每個混合電路306可連接至轉換器308，或包括有轉換器308。混合電路306包括有恰當的邏輯、電路和/或編碼，可分離通過雙絞線310發送和接收的信號。發送器302包括有恰當的邏輯、電路和/或編碼，可通過混合電路306和雙絞線310將生成的信號發送至鏈路另一端的連接方。接收器304包括有恰當的邏輯、電路和/或編碼，可處理通過雙絞線310和混合電路306從鏈路另一端的連接方接收的信號。
在運行中，雙絞線310的每對中會發生各種情況。例如， 頻率相關電線衰減會導致符號間干擾(ISI)。如圖3所示，雙絞線310內接收到ECHO成分，該ECHO成分源自本地發送器302在同一雙絞線310上產生的回波(echo)。雙絞線310中還可接收到源自同一連接方中對應3個臨近的雙絞線310的本地發送器302的近端干擾(NEXT)成分。此外，雙絞線310內還可接收到源自鏈路另一端的連接方內的遠端發送器302的遠端干擾(FEXT)成分。儘管圖3中所公開的是吉位元元乙太網系統300，但本發明並不限於此。
圖4A是本發明吉對位元元乙太網對接收的信號的信號處理模組圖。參照圖4A，展示了信號處理系統400，提供乙太網收發器中的物理層(PHY)操作所執行的部分信號處理。例如，信號處理系統400可實現在多速率PHY模組212和/或圖2中展示的接收器214b、214d、214f和214h內。信號處理系統400可包括模數轉換器(A/D)402、自適應前饋等化器(FFE)404、3 NEXT消除器406、加法器408、ECHO消除器410和等化器/網格解碼器412。
A/D 402可包括恰當的邏輯、電路和/或編碼，將通過雙絞線接收的類比信號轉換為數位信號。A/D 402的輸出可傳輸至FFE 404。FFE 404可包括恰當的邏輯、電路和/或編碼，用於移除先兆(precursor)ISI，以得到通道最小相位並白化通道噪音。3 NEXT消除器406可包括恰當的邏輯、電路和/或編碼，用於消除雙絞線內接收的來自對應於3個臨近雙絞線的本地發送器的NEXT成分的至少一部分。ECHO消除器410可包括恰當的邏輯、電路和/或編碼，用於消除雙絞線內接收的來自同一雙絞線上本地發送器的ECHO成分的至少一部分。
加法器408可包括恰當的邏輯、電路和/或編碼，用於將 FFE 404、3 NEXT消除器406和/或ECHO消除器的輸出相加，以生成後兆(postcursor)通道脈衝回應Zn,1 。等化器/網格解碼器412可包括恰當的邏輯、電路和/或編碼，用於對因後兆脈衝回應產生的ISI進行均衡，並對網格編碼進行解碼。等化器/網格解碼器412可接收對應於其他雙絞線的後兆通道脈衝回應Zn,2 、Zn,3 和Zn,4 作為輸入。等化器/網格解碼器412可生成對應於接收的類比信號的檢測位元元。
圖4B是本發明圖4A中描述的吉位元元乙太網中均衡和解碼操作單獨進行的模組圖。參照圖4B，展示了等化器/網格解碼器412，實現為單獨的均衡和網格解碼操作。等化器/網格解碼器412包括4個決策-反饋等化器(DFE)420和一個網格編碼調製(TCM)解碼器422。DFE 420包括恰當的邏輯、電路和/或編碼，用於移除每個雙絞線的後兆ISI。TCM解碼器422包括恰當的邏輯、電路和/或編碼，用於可對編碼網格執行維特比(Viterbi)演算法以對網格編碼符號進行解碼。TCM解碼器422可使用並行決策-反饋解碼結構實現。獨立的均衡和網格解碼方法的實現複雜性較低，並且可輕易地達到1Gbps的資料傳輸率。
圖4C是本發明圖4A中描述的吉位元元乙太網中均衡和解碼操作聯合進行的模組圖。參照圖4C，展示了等化器/網格解碼器412，實現為均衡和網格解碼操作聯合執行。等化器/網格解碼器412包括決策-反饋預濾波器(DFP)模組450和預測並行決策-反饋解碼器(LA-PDFD)452。DFP模組450包括4個DFP 454，每個雙絞線一個。DFP 454包括恰當的邏輯、電路和/或編碼，用於縮減後兆通道記憶體。LA-PDFP 452包括恰當的邏輯、電路和/或編碼，用於以預測方式計算分支度 量(branch metrics)。通道係數的訓練和適應可用於改善圖4D中等化器/網格解碼器412的性能。
圖5A是本發明4對雙絞線上以1000Mbps運行的乙太網連接的模組圖。參照圖5A，展示了乙太網系統500，以1000Mbps或1Gbps的速率運行，包括有本地連接方501a和遠端連接方501b。本地連接方501a和遠端連接方501b可通過多達4根活動狀態的雙絞線線纜310以全雙工操作通信。當所有4根雙絞線線纜都處於活動狀態時，4根雙絞線線纜310中的每根可支援250Mbps的資料傳輸率，從而提供總共1Gbps的總體資料傳輸率。當四根雙絞線線纜310中的一根或兩根處於活動狀態時，乙太網系統500所支援的資料率分別為250Mbps和500Mbps。本地連接方501a包括4個混合電路502。混合電路502的操作與圖3中的混合電路302的操作近似或相同。然而，本發明不限於此，並可支援各種混合電路的實施。本地連接方501a的每個混合電路502可連接至發送器302、接收器304並連接至4個雙絞線310其中之一。與本地連接方501a中每個混合電路502相聯的還有回波消除器504a和減法器506a。本地連接方501a還包括有解多工器(demux)508a、校準器510a和多工器(mux)512a。
同樣地，遠端連接方501b包括4個混合電路502。遠端連接方501b的每個混合電路502連接至發送器302、接收器304並連接至4個雙絞線310其中之一。與遠端連接方501b的每個混合電路502相關聯的還有回波消除器504b和減法器506b。遠端連接方501b還包括有解多工器(demux)508b、校準器510b和多工器(mux)512b。圖5A中所示的本地連接方501a和遠端連接方501b的部分可分別對應于本地連接方501a和遠 端連接方501b所支援的物理層操作的一部分。
解多工器508a和508b包括恰當的邏輯、電路和/或編碼，用於分離1Gbps的信號為4個250Mbps的信號，以便在4個雙絞線上傳輸。校準器510a和510b包括恰當的邏輯、電路和/或編碼，用於對從4個雙絞線中每個接收的250Mbps的信號進行校準。多工器512a和512b包括恰當的邏輯、電路和/或編碼，用於將來自校準器510的經校準250Mbps信號合併，生成1Gbps的接收信號。
回波消除器504a和504b包括恰當的邏輯、電路和/或編碼，用於處理將通過發送器302傳輸的信號，以便至少部分地消除對應的通過與同一雙絞線相關的接收器304接收的信號內的回波成分。減法器506a和506b包括恰當的邏輯、電路和/或編碼，用於消除接收的信號中的回波成分。
操作中，本地連接方501b通過解多工器508a將將要傳送的1 Gbps信號分離為4個250Mbps的信號。在通過混合電路502傳輸至對應的雙絞線之前，每個將被傳送的信號可由發送器302先進行處理。4個發送的信號將到達本地連接方501a，然後在由對應的回波消除器504a和減法器506a進行回波消除之前，其中的每個信號均由接收器304進行處理。接著，在校準器510a中對四個接收的250Mbps信號進行校準，然後再在多工器512a中將其合併成1Gbps的接收信號。
圖5B是本發明多速率PHY中回波消除器的模組圖。參照圖5B，展示了1Gbps或10 Gbps模式下PHY層操作的回波消除部分，包括發送器520、接收器522、混合電路502和回波消除模組524。回波消除模組524包括由自適應數位濾波器526和減法器528。發送器520包括恰當的邏輯、電路和/或編 碼，用於生成信號，該信號將通過混合電路502和對應的雙絞線傳送給鏈路另一端的連接方。在這點上，發送器520可用於發送與鏈路發現信令操作相關的信號。接收器522包括恰當的邏輯、電路和/或編碼，用於處理通過對應雙絞線和混合電路502從鏈路另一端的連接方接收到的經過回波消除的信號。在這點上，接收器522可用於接收與鏈路發現信令操作相關的信號。自適應數位濾波器526包括恰當的邏輯、電路和/或編碼，用於至少部分地消除接收的信號中的回波成分。在這點上，自適應數位濾波器526可使用關於發送的和接收的信號的資訊。自適應數位濾波器526可以是自適應橫向數位濾波器，執行相關演算法、隨機叠代演算法和/或符號演算法。
操作中，信號通過混合電路502接收。自適應信號濾波器526可使用與通過發送器520發送的信號相關的資訊來確定與回波成分相關的噪音成分，以在減法器528中將其從接收的信號中去除。減法器528的輸出可傳送至接收器522和自適應數位濾波器526以執行反復的回波消除操作。
圖6是本發明在2對雙絞線上以100Mbps的速率運行的乙太網連接的模組圖。參照圖6，展示了乙太網系統600，以100Mbps全雙工模式運行，包括本地連接方601a和遠端連接方601b。本地連接方601a和遠端連接方601b通過2個雙絞線310通信，其中每個雙絞線是單向的。發送和接收操作在每根雙絞線線纜上執行。而2個額外的雙絞線尚未被使用。由於使用中的每根雙絞線310可支援全雙工50Mbps的資料率，總的通信速率為100Mbps。本地連接方601a包括PHY收發器602。遠端連接方601b包括PHY收發器604。
PHY收發器602和604可包括合適的邏輯、電路和/或代碼，用於在雙絞線線纜上傳輸。在某些實施例中，PHY收發器602和604可通過與發送器通信連接的變換器(transformer)308發送信號。PHY收發器602和604可從雙絞線線纜接收信號。在某些實施例中，PHY收發器602和604可通過與接收器器通信連接的變換器308接收信號
當至少一根雙絞線處於活動狀態時，可支援擴展範圍的應用。此外，在單個方向上的活動狀態雙絞線線纜連接操作內或圖6所示的全雙工連接內，可支援擴展範圍應用。為實現擴展範圍應用，PHY或本地收發器需要提供合適的乙太網線路碼操作。
圖7是根據本發明實施例生成範圍擴展的乙太網線路碼的示意框圖。參照圖7，顯示了乙太網線路碼系統700，包括校準器(aligner)702、映射到三進制模組704、SSD/ESD/IDLE插入模組706、多工器708、切換器710、第一發送器712a、第二發送器712b、資料加擾器714、位元格式重定器(bit re-formatter)716、位元加擾器718、資料及符號加擾器720和側流加擾器722。
側流加擾器722可包括合適的邏輯、電路和/或代碼，用於生成可傳送給資料和符號加擾器的側擾值流Scrn 。在這一點上，側流干擾器722可用于與第一吉位元元乙太網物理層內使用的側流加擾操作類似的擴展範圍應用。例如，當物理層作主設備運行時，側流加擾器722使用來生成側擾值Scrn 的主加擾器多項式可為gM (x)=1+x13 +x33 。當物理層作從屬設備運行時，側流加擾器722使用來生成側擾值Scrn 的從加擾器多項式為gs (x)=1+x20 +x33 。
資料及符號加擾器720可包括合適的邏輯、電路和/或代碼，用於接收來自側流加擾器722的側擾值Scrn ，並生成資料及符號加擾值流Syn 。在本發明的典型實施例中，資料及符號加擾值Syn 可為3位元的值。資料及符號加擾器720可採用以下運算式生成資料及符號加擾值流Syn ：g (x )=x 3 ^x 8 ,Sy n [0]=Scr n [0]
Sy n [1]=g (Scr n [0])=Scr n [3]Scr n [8]，并且Sy n [2]=g 2(Scr n [0])=Scr n [6]^Scr n [16]
位元加擾器718可包括合適的邏輯、電路和/或代碼，用於接收來自資料和符號加擾器720的資料及符號加擾值流並成生加擾位元值流Scn 。在本發明的典型實施例中，加擾位元值Scn 可為3位元的值。位元加擾器718可採用以下運算式生成加擾位元值流Scn ：
且
其中信號tx_mode可由位元元加擾器718從本地PHY的其他部分和/或從MAC層設備接收到。
位元格式重定器(bit re-formatter)716可包括合適的邏輯、電路和/或代碼，用於接收用於傳輸的MII資料即MII TXD，並將4位元的MII資料包流轉換成3位元MII資料包流txd3bn ，該3位元MII資料包流txd3bn 將傳輸到資料加擾器714。資料加擾器714可包括合適的邏輯、電路和/或代碼，用於接收來自位元加擾器718的加擾位元值流Scn 以及轉換後的3位元MII資料包流txd3bn ，生成資料加擾值流Sdn 。在本發明的典型實施例中，資料加擾值Sdn 可為3位元的值。資料加擾器714可採用以下運算式生成資料加擾值流Sdn
且
其中tx_enablen-3 可是表示發送可用狀態的信號，loc-rcvr-status可是表示本地接收器當前狀態的信號。
校準器702可包括合適的邏輯、電路和/或代碼，用於從發射可用(TX_EN)和/或發射錯誤(TX_ER)信號生成至少一個調整信號用於補償乙太網線路碼操作導致的失調(misalignment)。例如，經過4位元到3位元的轉換後，MII資料的位元元數不會總是3的倍數，所以發送器可通過在插入 ESD三進碼位元{0,0}、{0,0}和{1,1}前在資料流程的末端添加1或2個位元來調整MII TXD資料到3位元元的邊界。在接收器端，接收到的轉換三進制符號得到的二進位位元元可最終轉換回4位元MII接收器(RXD)資料。因解碼的資料流程與4位元的邊界對準，在三進制符號{0,0}之前，可能仍有1或2個多餘位元不能與4位元邊界對準，接收器將截掉這些位元。校準器702可傳輸至少一個調整信號到映射到三進制模組704和/或SSD/ESD/IDLE插入模組706。
映射到三進制模組704可包括合適的邏輯、電路和/或代碼，用於根據資料加擾器714生成的資料加擾值流Sdn 並根據校準器702生成的至少一個調整信號，生成第一三進制位元流A和第二三進制位元流B。如表格1所示，用於表示3位元加擾值得三進制位元流A和B可產生9個可能值，其中的8個可能值足夠用於完全表示該資料加擾值。在這一點上，三進制位元{0,0}提供的結果可用於控制碼以表示資料流程的起始或結束，和/或發射和錯誤。
對置閑(IDLE)碼或排列(pattern)，映射到三進制的執行有些不同。IDLE排列的序列必須進行標準化，並且IDLE的內容可用於同步遠端設備接收器內的解擾器和本地設備解擾器。在IDLE狀態，側流加擾器722可生成3位元元二進位IDLE排列。當IDLE排列的最低有效位是“0”時，一個三進制位元如三進制位元A，可賦予非零三進制值，如“-1”或“1”。否則，IDLE排列的最低有效位是“1”時，可為合適的三進制位元賦予三進制值“0”。這樣的規則或方法可通過轉換接收到的對應三進制位元元A的符號為二進位位元元並將轉換後的值饋送給解擾器移位寄存器來實現接收器側的解擾器與加擾流同步。
相同或類似的規則或方法可用於識別哪根雙絞線正在傳輸三進制位元A。在這一點上，可採用試錯機制(trial and error mechanism)。例如，當解擾器的位元“0”最終匹配輸入的符號時，三進制位元A便被識別出來。這樣的方法也可用於解決當通過單根雙紋線傳輸三進制位元A和三進制位元B時，可能在AB或BA排序時產生的任何三進制位元或三進制符號對準問題。
當發送IDLE碼或排列時，包含IDLE資訊的資料加擾值 Sd n的映射需要6個三進制位元或三進制符號，如表2中所示。在本發明一個實施例中，IDLE碼傳輸過程中不需要三進制符號{0,0}、{-1,-1}和{1，1}。
SSD/ESD/IDLE插入模組706可包括合適的邏輯、電路和/或代碼，用於對將從PHY設備發送的資訊流插入資料流程起始定界符(SSD)、資料流程結束定界符(ESD)、錯誤碼xmt_error和/或IDLE碼。在這一點上，SSD/ESD/IDLE插入模組706可接收映射到三進制模組704生成的三進制位元A和B並依據校準器702生成的至少一個調整信號插入合適的代碼。在這一點上，三個控制碼SSD、ESD和xmt_error在資料和IDLE流中是顯而易見的。例如，三進制位元元或符號{0，0){0，0){1，1)可用作ESD定界符，三進制位元元或符號{0，0){0，0){0，0)可用作SSD定界符，三進制位元元或符號{0，0){0，0){-1，-1)可用於指示傳輸錯誤或xmt_error。當同時斷言 (assert)TX-ER和TX-EN信號時，三進制位元元或符號{0，0){0，0){-1，-1)可替換ESD以指出前一資料包具有傳輸錯誤。例如，當接收器檢測這些符號時，接收器可在解除RX-DV信號的斷言之前斷言RX-ER信號。
發送器712a和712b可包括合適的邏輯、電路和/或代碼，用於通過雙絞線線纜向遠端連接方發送三進制位元。在某些實施例中，包含三進制位元A的資料流程和包含三進制位元B的資料流程可通過不同的發送器發送。在另一些實施例中，可將包含三進制位元A的資料流程和包含三進值位元B的資料流程合併後通過單個發送器發送。在這一點上，多工器708可包括合適的邏輯、電路和/或代碼，用於生成單個資料流程，該單個資料流程包含三進制位元元A資料流程的內容和三進制位元元B資料流程的內容。可調整多工器708的輸出，使三進制位元A在前，如ABABABA....，或三進制位元B在前，如BABABAB....。儘管如此，單個資料流程也可包括多於兩個合併的三進制位元元或符號流。切換器710可包括合適的邏輯、電路和/或代碼，用於多工器708生成的三進制位元A和B的合併資料流程的傳輸選擇或針對三進制位元A和B的單個資料流程的傳輸選擇。在這一點上，當將傳輸單個資料流程時，切換器710可選擇通過發送器712a或712b傳輸。如當傳輸合併而成的單個資料流程時，相應的發送器可以兩倍的數率運行。
圖8是根據本發明實施例的側流加擾器的示意框圖。參照圖8，顯示了與圖7所公開的側流加擾器722相對應的側流加擾器800。當物理層設備作為主機設備運行時，側流加擾器800可用于生成主加擾器多項式(master scrambler polynomial)；當 物理層設備作為從設備運行時，側流加擾器800可用于生成從加擾器多項式(slave scrambler polynomial)。在這一點上，側流加擾器800的上部可包括合適的邏輯、電路和/或代碼，用於實現如圖7所示的主加擾器多項式。側流加擾器800的上部可包括加法器804和多個延時器802，用於生成Scrn [0]，...，Scrn [12]，...和Scrn [32]，以用於主加擾器多項式。此外，側流加擾器800的下部可包括合適的邏輯、電路和/或代碼，用於實現如圖7所示的從加擾器多項式。側流加擾器800的下部可包括加法器808和多個延時器804，用於生成Scrn [0]，...，Scrn [19]，...和Scrn [32]，以用於從加擾器多項式。
圖9是根據本發明實施例的側流解擾器的示意框圖。參照圖9，顯示了側流解擾器900，由接收器解擾被圖7中公開的側流加擾器722生成的資料加擾的資料。當物理層設備作為主機設備運行時，側流解擾器900可用于生成主解擾器多項式(master descrambler polynomial)；當物理層設備作為從設備運行時，側流解擾器900可用于生成從解擾器多項式(slave descrambler polynomial)。在這一點上，側流解擾器900的上部可包括合適的邏輯、電路和/或代碼，用於實現對應於如圖7所示的主加擾器多項式的主解擾器多項式。例如，側流解擾器900的上部可包括選擇器903、加法器804和多個延時器802，用於生成Scrn [0]，...，Scrn [12]，...和Scrn [32]，以用於主解擾器多項式。當對應的三進制符號是“0”時，給選擇器903的輸入信號PCS_AP是“1”。
此外，側流解擾器900的下部可包括合適的邏輯、電路和/或代碼，用於實現對應於圖7所示的從加擾器多項式的從解擾器多項式。側流解擾器900的下部可包括選擇器907、加法 器808和多個延時器806，用於生成Scrn [0]，...，Scrn [19]，...和Scrn [32]，以用於從解擾器多項式。在這一點上，選擇器903和907的操作基本一致。
圖10是根據本發明實施例的傳輸流中SSD/ESD碼的示意框圖。參照圖10，顯示了在不同的雙絞線上傳輸的一對資料流程，對應於三進制位元A流和三進制位元B流。每個資料流程均包括包體1000、包尾1002、IDLE碼部分1004和包頭1006和下一包體1008。包體1000和下一包體1008對應於在兩根雙絞線線纜上發送的PAM3-MII資料的連續幀。包尾1002對應於資料流程結束定界符(ESD)，表示包體1000結束。ESD中的三進制符號序列{0、0、1}可顯示出之前傳輸無錯。IDLE碼部分1000對應於在連續資料幀之間傳輸的IDLE碼序列。包頭1006對應於資料流程起始定界符(SSD)，表示包體1008的開始。SSD中的三進制符號序列{0、0、0}可表示下一資料幀的開始。儘管圖10中公開了SSD和/或ESD碼的使用，本發明並不限於此。此外，當包含三進制位元A和三進制位元元B的合併資料流通過單根雙絞線傳輸時，也可採用類似的資料流程結構。
圖11是根據本發明實施例的發送錯誤的示意框圖。參照圖11，顯示了如圖10公開的在不同的雙絞線上傳輸的對應三進制位元A流和三進制位元B流的一對資料流程。在這個典型實施例中，包尾1002採用三進制符號序列{0,0,-1}，向接收器顯示前一傳輸發生錯誤。雖然圖11中公開了ESD中傳輸錯誤碼的使用，本發明並不限於此。此外，當包括三進制位元A和三進制位元元B的合併資料流通過單根雙絞線傳輸時，也可採用類似的資料流程結構。
圖12是根據本發明實施例的乙太網線路碼範圍擴展操作的流程圖。參照圖12，示出了描述如圖7-11中公開的針對擴展範圍運行的乙太網線路碼運作的流程圖1200。開始步驟1202之後，在步驟1204中，傳輸MII資料流程之前，SSD/ESD/IDLE插入模組706插入資料流程起始定界符(SSD)以表示將要傳輸一個新的資料幀。在步驟1206中，位元元格式重定器(bit re-formatter)716接收用於傳輸的MII TXD資料。在步驟1208中，位元元格式重定器716可轉換來自MII TXD資料流程的4位元MII資料包為傳送給資料加擾器714的3位元資料包。在步驟1210中，資料加擾器714根據位元元加擾器718、資料及符號加擾器720和/或側流加擾器722的運行結果對來自位元格式重定器716的3位元資料包加擾。在步驟1212中，映射到三進制模組704將資料加擾器714生成加擾資料值流映射到如表1中所示的兩個三進制位元A和B。在步驟1206中，由加擾資料值的映射生成的三進制位元A和B資料流程在插入SSD之後被傳送。
在步驟1214中，當接收到將在當前幀傳輸的MII TXD資料並對其進行傳輸處理後，進入步驟1216。在步驟1216中，SSD/ESD/IDLE插入模組706插入資料流程結束定界符(ESD)，以表示資料幀的尾端已經發送出去。ESD也可指示出是否發生了傳輸錯誤。在步驟1218中，插入ESD之後，可生成IDLE碼，映射到三進制位元並插入傳輸流內，如結合圖7-11所述。返回到步驟1214，沒有完整地接收到將在當前幀傳輸的MII TXD資料並對其進行處理時，處理流程返回到步驟1206。
在步驟1220中，當傳輸發生在單根雙絞線上時，處理流程可進入步驟1222。在步驟1222中，多工器708合併三進制 位元流，切換器710實現通過發送器712a和712b其中之一傳送三進制位元A和B的單個資料流程。返回步驟1220，當傳輸將發生在兩根雙絞線上時，處理流程進入步驟1224。在步驟1224中，切換器710和多工器708在各自正常操作模式下運行，並通過發送器712a和712b實現三進制位元A流和三進制位元B流的傳輸。
因此，本發明可以通過硬體、軟體，或者軟、硬體結合來實現。本發明可以在至少一個電腦系統中以集中方式實現，或者由分佈在幾個互連的電腦系統中的不同部分以分散方式實現。任何可以實現方法的電腦系統或其他設備都是可適用的。常用軟硬體的結合可以是安裝有電腦程式的通用電腦系統，通過安裝和執行程式控制電腦系統，使其按方法運行。
本發明還可以通過電腦程式產品進行實施，套裝程式含能夠實現本發明方法的全部特徵，當其安裝到電腦系統中時，可以實現本發明的方法。本文件中的電腦程式所指的是：可以採用任何程式語言、代碼或符號編寫的一組指令的任何運算式，該指令組使系統具有資訊處理能力，以直接實現特定功能，或在進行下述一個或兩個步驟之後實現特定功能：a)轉換成其他語言、編碼或符號；b)以不同的格式再現。
雖然本發明是通過具體實施例進行說明的，本領域技術人員應當明白，在不脫離本發明範圍的情況下，還可以對本發明進行各種變換及等同替代。另外，針對特定情形或材料，可以對本發明做各種修改，而不脫離本發明的範圍。因此，本發明不局限於所公開的具體實施例，而應當包括落入本發明權利要求範圍內的全部實施方式。
100‧‧‧系統
102‧‧‧本地連接方
104‧‧‧遠端連接方
106a、106b‧‧‧電腦系統
108a、108b‧‧‧仲介訪問控制(MAC)控制器
110a、110b‧‧‧收發器
112‧‧‧線纜
114a、114b‧‧‧介面
116a、116b‧‧‧匯流排控制器介面
200‧‧‧連接方
202‧‧‧收發器
204‧‧‧仲介訪問控制(MAC)控制器
206‧‧‧電腦系統
208‧‧‧介面
210‧‧‧匯流排控制器介面
212‧‧‧多速率PHY模組
214a、214c、214e、214g‧‧‧發送器
214b、214d、214f、214h‧‧‧接收器
216‧‧‧記憶體
218‧‧‧記憶體介面
300‧‧‧吉位元乙太網系統
301a‧‧‧本地連接方
301b‧‧‧遠端連接方
302‧‧‧發送器
304‧‧‧接收器
306‧‧‧混合電路(hybrid)
308‧‧‧轉換器
310‧‧‧四對雙絞線
400‧‧‧信號處理系統
402‧‧‧模數轉換器(A/D)
404‧‧‧自適應前饋等化器(FFE)
406‧‧‧3 NEXT消除器
408‧‧‧加法器
410‧‧‧ECHO消除器
412‧‧‧等化器/網格解碼器
412‧‧‧等化器/網格解碼器
420‧‧‧決策-回饋等化器(DFE)
422‧‧‧網格編碼調製(TCM)解碼器
450‧‧‧決策-回饋預濾波器(DFP)模組
452‧‧‧預測並行決策-回饋解碼器(LA-PDFD)
454‧‧‧決策-回饋預濾波器(DFP)
500‧‧‧太網系統
501a‧‧‧本地連接方
501b‧‧‧遠端連接方
502‧‧‧混合電路
504a、504b‧‧‧回波消除器
506a、506b‧‧‧減法器
508a、508b‧‧‧解多工器(demux)
510a、510b‧‧‧校準器
512a、512b‧‧‧多工器(mux)
520‧‧‧發送器
522‧‧‧接收器
524‧‧‧回波消除模組
526‧‧‧自適應數位濾波器
528‧‧‧減法器
600‧‧‧乙太網系統
601a‧‧‧本地連接方
601b‧‧‧遠端連接方
602‧‧‧物理層(PHY)收發器
604‧‧‧PHY收發器
700‧‧‧乙太網線路碼系統
702‧‧‧校準器(aligner)
704‧‧‧映射到三進制模組
706‧‧‧SSD/ESD/IDLE插入模組
708‧‧‧多工器
710‧‧‧切換器
712a‧‧‧第一發送器
712b‧‧‧第二發送器
714‧‧‧資料加擾器
716‧‧‧位元格式重定器(bit re-formatter)
718‧‧‧位元加擾器
720‧‧‧資料及符號加擾器
722‧‧‧側流加擾器
800‧‧‧側流加擾器
802‧‧‧延時器
804‧‧‧加法器
806‧‧‧延時器
808‧‧‧加法器
900‧‧‧側流解擾器
903‧‧‧選擇器
907‧‧‧選擇器
1000‧‧‧包體
1002‧‧‧包尾
1004‧‧‧對置閑(IDLE)碼部分
1006‧‧‧包頭
1008‧‧‧下一包體
圖1是根據本發明本地連接方和遠端連接方之間的雙絞線上乙太網連接的模組圖；圖2是本發明乙太網收發器多速率PHY層架構的一個示例的模組圖；圖3是本發明吉位元元乙太網系統中展示ECHO、NEXT和FEXT通道條件的模組圖；圖4A是本發明吉位元元乙太網中接收到的信號的信號處理模組圖；圖4B是本發明圖4A中描述的吉位元元乙太網中均衡和解碼操作獨立進行的模組圖；圖4C是本發明圖4A中描述的吉位元元乙太網中均衡和解碼操作聯合進行的模組圖；圖5A是本發明在4對雙絞線上以1000Mbps運行的乙太網連接的模組圖；圖5B是本發明多速率PHY中回波抵消器的模組圖；圖7是根據本發明實施例生成範圍擴展的乙太網線路碼的示意框圖；圖8是根據本發明實施例的側流(side stream)擾頻器的示意框圖；圖9是根據本發明實施例的側流解擾器的示意框圖；圖10是根據本發明實施例的傳輸流中SSD/ESD碼的示意框圖；圖11是根據本發明實施例的發送錯誤的示意框圖；圖12是根據本發明實施例的乙太網線路碼範圍擴展操作的流程圖。
700‧‧‧乙太網線路碼系統
702‧‧‧校準器(aligner)
704‧‧‧映射到三進制模組
706‧‧‧SSD/ESD/IDLE插入模組
708‧‧‧多工器
710‧‧‧切換器
712a‧‧‧第一發送器
712b‧‧‧第二發送器
714‧‧‧資料加擾器
716‧‧‧位元格式重定器bit re-formatter)
718‧‧‧位元加擾器
720‧‧‧資料及符號加擾器
722‧‧‧側流加擾器

Claims (10)

  1. 一種有線通信的方法，其特徵在於，所述方法包括：將本地物理層內的乙太網媒體獨立介面資料從四位元包流轉換到一個或多個三進制位元流的一個或多個包體；將所述媒體獨立介面資料的三位元二進位置閑(IDLE)排列映射到一個或多個三進制位元流，其中最低有效位是零的三位元二進位置閑(IDLE)排列被賦予非零三進制值，最低有效位是一的三位元二進位置閑(IDLE)排列被賦予的三進制值為零；以及通過一根或多根雙絞線傳送所述三進制位元流給遠端物理層。
  2. 如申請專利範圍第1項所述的方法，其中，所述一個或多個三進制位元流包括第一三進制位元流和第二三進制位元流。
  3. 如申請專利範圍第1項所述的方法，其中，所述方法進一步包括利用PAM-3傳送一個或多個三進制位元流。
  4. 如申請專利範圍第1項所述的方法，其中，所述方法進一步包括在進行所述轉換的過程中，對所述乙太網媒體獨立介面資料進行加擾。
  5. 如申請專利範圍第1項所述的方法，其中，所述方法進一步包括在進行所述轉換的過程中，調整所述乙太網媒體獨立介面資料。
  6. 一種機器可讀記憶體，其內存儲的電腦程式包括至少一個用於有線通信的代碼段，所述至少一個代碼段由機器執行而使得所述機器執行如下操作步驟：將本地物理層內的乙太網媒體獨立介面資料從四位元包流轉換到一個或多個三進制位元流的一個或多個包體； 將所述媒體獨立介面資料的三位元二進位置閑(IDLE)排列映射到一個或多個三進制位元流，其中最低有效位是零的三位元二進位置閑(IDLE)排列被賦予非零三進制值，最低有效位是一的三位元二進位置閑(IDLE)排列被賦予的三進制值為零；以及通過一根或多根雙絞線傳送所述三進制位元流給遠端物理層。
  7. 如申請專利範圍第6項所述的機器可讀記憶體，其中，所述一個或多個三進制位元流包括第一三進制位元流和第二三進制位元流。
  8. 一種有線通信的系統，其特徵在於，包括：用於本地物理層的一個或多個電路，所述一個或多個電路用以將乙太網媒體獨立介面資料從四位元包流轉換到一個或多個三進制位元流的一個或多個包體，並將所述媒體獨立介面資料的三位元二進位置閑(IDLE)排列映射到一個或多個三進制位元流，其中最低有效位是零的三位元二進位置閑(IDLE)排列被賦予非零三進制值，最低有效位是一的三位元二進位置閑(IDLE)排列被賦予的三進制值為零，且通過一根或多根雙絞線傳送所述三進制位元流給遠端物理層。
  9. 如申請專利範圍第8項所述的系統，其中，所述一個或多個三進制位元流包括第一三進制位元流和第二三進制位元流。
  10. 如申請專利範圍第8項所述的系統，其中，所述一個或多個電路利用PAM-3傳送一個或多個三進制位元流。
TW096134827A 2006-09-20 2007-09-19 一種有線通信系統及方法 TWI392301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82634806P 2006-09-20 2006-09-20
US11/686,852 US7835389B2 (en) 2006-09-20 2007-03-15 Method and system for an extended range Ethernet line code using 4B/3B mapping

Publications (2)

Publication Number Publication Date
TW200833033A TW200833033A (en) 2008-08-01
TWI392301B true TWI392301B (zh) 2013-04-01

Family

ID=38984267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096134827A TWI392301B (zh) 2006-09-20 2007-09-19 一種有線通信系統及方法

Country Status (6)

Country Link
US (2) US7835389B2 (zh)
EP (1) EP1903733B1 (zh)
KR (1) KR100940927B1 (zh)
CN (1) CN101150508B (zh)
HK (1) HK1119504A1 (zh)
TW (1) TWI392301B (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553720B2 (en) 2006-04-19 2013-10-08 Marvell World Trade Ltd. Adaptive speed control for MAC-PHY interfaces
US8089984B2 (en) 2009-06-23 2012-01-03 Broadcom Corporation Method and system for network communications via a configurable multi-use ethernet PHY
US8565105B2 (en) * 2008-09-29 2013-10-22 Broadcom Corporation Method and system for ethernet switching, conversion, and PHY optimization based on link length in audio/video systems
US8484059B2 (en) * 2006-10-17 2013-07-09 At&T Intellectual Property I, L.P. Methods, systems, and products for surveying facilities
US8069412B2 (en) * 2006-10-17 2011-11-29 At&T Intellectual Property I, L.P. Methods, systems, and products for mapping facilities data
US8699514B2 (en) * 2007-01-12 2014-04-15 Broadcom Corporation Multi-rate MAC to PHY interface
US8565337B2 (en) * 2007-02-07 2013-10-22 Valens Semiconductor Ltd. Devices for transmitting digital video and data over the same wires
US8243752B2 (en) * 2007-04-04 2012-08-14 Marvell World Trade Ltd. Long-reach ethernet for 1000BASE-T and 10GBASE-T
US20100189120A1 (en) * 2007-12-17 2010-07-29 Wael William Diab Method and system for a centralized vehicular electronics system utilizing ethernet in an aircraft
US20100187903A1 (en) * 2007-12-17 2010-07-29 Wael William Diab Method and system for vehicular power distribution utilizing power over ethernet in an aircraft
US10212003B2 (en) * 2008-06-20 2019-02-19 Lantiq Beteiligungs-GmbH & Co. KG Multi-mode ethernet transceiver
US8370704B2 (en) 2009-03-09 2013-02-05 Intel Corporation Cable interconnection techniques
US8307265B2 (en) 2009-03-09 2012-11-06 Intel Corporation Interconnection techniques
US8379710B2 (en) 2009-03-10 2013-02-19 Intel Corporation Transmitter control in communication systems
US9413551B2 (en) 2009-06-23 2016-08-09 Broadcom Corporation Method and system for network communications via a configurable multi-use Ethernet PHY
CN102035618B (zh) * 2009-09-29 2013-04-24 上海华为技术有限公司 一种数据传输的方法、装置及系统
US8750266B2 (en) * 2009-11-25 2014-06-10 Alcatel Lucent Dual transmission for communication networks
US8661309B2 (en) 2010-01-29 2014-02-25 Broadcom Corporation Systems for high-speed backplane applications using pre-coding
JP2013526174A (ja) 2010-05-07 2013-06-20 サムスン エレクトロニクス カンパニー リミテッド 開始フレームデリミタを用いるパケット情報送信装置及び方法
WO2011152818A1 (en) * 2010-06-01 2011-12-08 Hewlett-Packard Development Company, L.P. Multiplexed serial media independent interface
US8713237B2 (en) * 2011-03-29 2014-04-29 Cisco Technology, Inc. X2 10GBASE-T transceiver with 1 Gigabit side-band support
US8767883B2 (en) * 2011-07-26 2014-07-01 Himax Media Solutions, Inc. Recoverable Ethernet receiver
US9143306B2 (en) 2011-10-12 2015-09-22 Nxp B.V. Device and method for encoding bits to symbols for a communication system
US8938035B1 (en) * 2012-02-29 2015-01-20 Marvell International Ltd. System and method for transferring data over a two-pair communication system
WO2013139033A1 (en) 2012-03-23 2013-09-26 Qualcomm Incorporated Configurable multi-mode media independent interface
WO2013139031A1 (en) 2012-03-23 2013-09-26 Qualcomm Incorporated Multi-port serial media independent interface
TWI500292B (zh) 2012-11-08 2015-09-11 Realtek Semiconductor Corp 具有節能功能的網路通訊裝置及方法
US9519604B2 (en) 2014-04-11 2016-12-13 Qualcomm Incorporated Systems and methods for frequency control on a bus through superposition
TWI580292B (zh) * 2014-08-28 2017-04-21 瑞昱半導體股份有限公司 網路連線建立方法與電路
CN105978658B (zh) * 2015-03-11 2019-04-16 瑞昱半导体股份有限公司 通信系统与方法
TWI641238B (zh) * 2015-03-11 2018-11-11 瑞昱半導體股份有限公司 通訊系統與方法
EP3316528B1 (en) 2015-07-17 2021-06-30 Huawei Technologies Co., Ltd. Packet transmission method, apparatus and system
US10313091B2 (en) * 2015-11-06 2019-06-04 Avago Technologies International Sales Pte. Limited Robust electromagnetic compatibility performance for in-vehicle Ethernet PHYs utilizing time division duplexing
US10091053B2 (en) * 2015-11-06 2018-10-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Comprehensive high resolution cable diagnostics for in-vehicle Ethernet PHYs
CN107070592B (zh) * 2017-02-08 2020-05-08 扬智科技股份有限公司 混合译码方法及其高速以太网络接收器
US11054457B2 (en) 2017-05-24 2021-07-06 Cisco Technology, Inc. Safety monitoring for cables transmitting data and power
US10809134B2 (en) 2017-05-24 2020-10-20 Cisco Technology, Inc. Thermal modeling for cables transmitting data and power
GB201713789D0 (en) 2017-08-29 2017-10-11 Graber Steffen Extended range ethernet code
US11431420B2 (en) 2017-09-18 2022-08-30 Cisco Technology, Inc. Power delivery through an optical system
US10541758B2 (en) 2017-09-18 2020-01-21 Cisco Technology, Inc. Power delivery through an optical system
US11093012B2 (en) 2018-03-02 2021-08-17 Cisco Technology, Inc. Combined power, data, and cooling delivery in a communications network
US10281513B1 (en) 2018-03-09 2019-05-07 Cisco Technology, Inc. Verification of cable application and reduced load cable removal in power over communications systems
US10732688B2 (en) 2018-03-09 2020-08-04 Cisco Technology, Inc. Delivery of AC power with higher power PoE (power over ethernet) systems
US10631443B2 (en) 2018-03-12 2020-04-21 Cisco Technology, Inc. Splitting of combined delivery power, data, and cooling in a communications network
US10672537B2 (en) 2018-03-30 2020-06-02 Cisco Technology, Inc. Interface module for combined delivery power, data, and cooling at a network device
US10958471B2 (en) 2018-04-05 2021-03-23 Cisco Technology, Inc. Method and apparatus for detecting wire fault and electrical imbalance for power over communications cabling
US10735105B2 (en) 2018-05-04 2020-08-04 Cisco Technology, Inc. High power and data delivery in a communications network with safety and fault protection
US11038307B2 (en) 2018-05-25 2021-06-15 Cisco Technology, Inc. Cable power rating identification for power distribution over communications cabling
KR102464126B1 (ko) 2018-09-12 2022-11-07 삼성전자주식회사 인쇄회로기판 체결 장치
US10998685B2 (en) 2018-11-08 2021-05-04 Cisco Technology, Inc. Single pair ethernet connector system
US10763749B2 (en) 2018-11-14 2020-09-01 Cisco Technology, Inc Multi-resonant converter power supply
US10812137B2 (en) 2019-01-22 2020-10-20 Cisco Technology, Inc. Switch for use with single pair ethernet on four-pair cabling
US11061456B2 (en) 2019-01-23 2021-07-13 Cisco Technology, Inc. Transmission of pulse power and data over a wire pair
US10790997B2 (en) 2019-01-23 2020-09-29 Cisco Technology, Inc. Transmission of pulse power and data in a communications network
US10680836B1 (en) 2019-02-25 2020-06-09 Cisco Technology, Inc. Virtualized chassis with power-over-Ethernet for networking applications
US11456883B2 (en) 2019-03-13 2022-09-27 Cisco Technology, Inc. Multiple phase pulse power in a network communications system
US10849250B2 (en) 2019-03-14 2020-11-24 Cisco Technology, Inc. Integration of power, data, cooling, and management in a network communications system
CN114402576A (zh) * 2019-09-24 2022-04-26 开利公司 用于发送和接收以太网信号的系统和方法
US11063630B2 (en) 2019-11-01 2021-07-13 Cisco Technology, Inc. Initialization and synchronization for pulse power in a network system
US11252811B2 (en) 2020-01-15 2022-02-15 Cisco Technology, Inc. Power distribution from point-of-load with cooling
US11088547B1 (en) 2020-01-17 2021-08-10 Cisco Technology, Inc. Method and system for integration and control of power for consumer power circuits
US11853138B2 (en) 2020-01-17 2023-12-26 Cisco Technology, Inc. Modular power controller
US11438183B2 (en) 2020-02-25 2022-09-06 Cisco Technology, Inc. Power adapter for power supply unit
US11637497B2 (en) 2020-02-28 2023-04-25 Cisco Technology, Inc. Multi-phase pulse power short reach distribution
US11320610B2 (en) 2020-04-07 2022-05-03 Cisco Technology, Inc. Integration of power and optics through cold plate for delivery to electronic and photonic integrated circuits
US11307368B2 (en) 2020-04-07 2022-04-19 Cisco Technology, Inc. Integration of power and optics through cold plates for delivery to electronic and photonic integrated circuits
RU2735419C1 (ru) * 2020-04-20 2020-11-02 Сергей Сергеевич Кукушкин Способ передачи информации с использованием замещающего логического троичного помехоустойчивого кода
US12068783B2 (en) * 2020-11-02 2024-08-20 Cisco Technology, Inc. Dispersing data rate to mitigate electromagnetic interference

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856980A (en) * 1994-12-08 1999-01-05 Intel Corporation Baseband encoding method and apparatus for increasing the transmission rate over a communication medium
US6522271B2 (en) * 2001-03-16 2003-02-18 International Business Machines Corporation Method and apparatus for transmission on a 2-bit channel using 3b/4b code

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544323A (en) * 1993-09-23 1996-08-06 Standard Microsystems Corp. High bit rate ethernet connection
US5525983A (en) * 1994-05-25 1996-06-11 3Com Corporation Method and apparatus for implementing a type 8B6T encoder and decoder
US5633631A (en) * 1994-06-27 1997-05-27 Intel Corporation Binary-to-ternary encoder
US5579323A (en) * 1994-07-22 1996-11-26 Alcatel Network Systems, Inc. Virtual tributary/tributary unit transport method and apparatus
US5673254A (en) * 1995-06-07 1997-09-30 Advanced Micro Devices Inc. Enhancements to 802.3 media access control and associated signaling schemes for ethernet switching
KR100267219B1 (ko) * 1997-01-25 2000-10-16 김영환 팔비육티(8b6t)코딩회로
US6504849B1 (en) * 1997-05-15 2003-01-07 Cypress Semiconductor Corporation Fiber auto-negotiation
KR100454360B1 (ko) * 1997-12-29 2004-12-17 삼성탈레스 주식회사 패킷 교환기와 패킷 단말기의 접속 장치
US7068609B2 (en) 2000-08-09 2006-06-27 Broadcom Corporation Method and apparatus for performing wire speed auto-negotiation
JP2002076899A (ja) * 2000-08-29 2002-03-15 Nippon Precision Circuits Inc ゼロ値検出回路
FR2825538A1 (fr) * 2001-05-31 2002-12-06 Cit Alcatel Procede de codage consistant a coder un mot binaire selon une pluralite de tables de codage
JP2003209493A (ja) * 2002-01-11 2003-07-25 Nec Corp 符号分割多元接続通信方式及び方法
US7065167B2 (en) * 2002-07-10 2006-06-20 Solarflare Communications, Inc. Method and apparatus for constellation shaping
US7289528B2 (en) * 2003-08-29 2007-10-30 Motorola, Inc. Component interconnect with self-clocking data
US7602806B2 (en) * 2003-12-08 2009-10-13 Analogix Semiconductor, Inc. Signaling and coding methods and apparatus for long-range 10 and 100 MBPS ethernet transmission
US7519101B1 (en) * 2003-12-18 2009-04-14 Cypress Semiconductor Corporation Method and apparatus for using empty time slots for spread spectrum encoding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856980A (en) * 1994-12-08 1999-01-05 Intel Corporation Baseband encoding method and apparatus for increasing the transmission rate over a communication medium
US6522271B2 (en) * 2001-03-16 2003-02-18 International Business Machines Corporation Method and apparatus for transmission on a 2-bit channel using 3b/4b code

Also Published As

Publication number Publication date
US20100260201A1 (en) 2010-10-14
US8422512B2 (en) 2013-04-16
HK1119504A1 (en) 2009-03-06
EP1903733A3 (en) 2014-05-14
US20080069144A1 (en) 2008-03-20
KR100940927B1 (ko) 2010-02-08
EP1903733A2 (en) 2008-03-26
CN101150508B (zh) 2011-11-09
CN101150508A (zh) 2008-03-26
KR20080026495A (ko) 2008-03-25
TW200833033A (en) 2008-08-01
US7835389B2 (en) 2010-11-16
EP1903733B1 (en) 2016-01-06

Similar Documents

Publication Publication Date Title
TWI392301B (zh) 一種有線通信系統及方法
TWI392284B (zh) 有線通信方法及系統
US9374614B2 (en) Method and system for enabling video communication via ethernet utilizing asymmetrical physical layer operations
TWI445373B (zh) 用於有線通信的方法與系統
US9537781B2 (en) Method and system for extended reach copper transceiver
CN101610191B (zh) 多模式以太网收发信机