CN101150304A - 基于fpga设计的快速自适应消噪模块 - Google Patents
基于fpga设计的快速自适应消噪模块 Download PDFInfo
- Publication number
- CN101150304A CN101150304A CN 200610015693 CN200610015693A CN101150304A CN 101150304 A CN101150304 A CN 101150304A CN 200610015693 CN200610015693 CN 200610015693 CN 200610015693 A CN200610015693 A CN 200610015693A CN 101150304 A CN101150304 A CN 101150304A
- Authority
- CN
- China
- Prior art keywords
- output
- input
- signal
- register
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
本发明涉及数字滤波设备领域的基于FPGA设计的快速自适应消噪模块。该模块由信号转换电路、μ值计算电路、LMS滤波器电路及输出调整电路连接构成，原始信号s(n)及噪声输入r(n)分别连接到信号转换电路的两个输入端，信号转换电路输出的输入信号s1(n)和参考信号r1(n)分别连接到LMS滤波器两个输入端，参考信号r1(n)还与μ值计算电路的输入端相连接，μ值计算电路输出的μ值连接到LMS滤波器的第三个输入端，LMS滤波器的输出信号y(n)与调整信号m相连接到输出调整电路，其输出端输出去除噪声的信号Y(n)。本发明采用了定点最小均方算法(LMS)，可以根据输入信号的特点自动计算滤波器参数，快速自动调整参数来消除噪声，提高了常规LMS滤波器的性能，同时具备很强的通用性。
Description
技术领域
本发明涉及数字滤波设备领域，尤其是一种基于FPGA设计的快速自适应消噪模块。
背景技术
现场可编程门阵列(FPGA，英文为Field Programmable Gate Array)是作为专用集成电路(ASIC)的一种半定制电路而出现，它既解决了定制电路的不足，又克服了原有可编程器件门电路数目有限的缺点，因此，现场可编程门阵列(FPGA)芯片得到了广泛的应用。目前，一些研究人员开始使用FPGA芯片开发LMS数字滤波器产品，但是现有的技术主要集中于如何在一定的误差范围内减少对FPGA芯片资源的占用，而没有考虑LMS滤波器的通用性问题。这样使得对不同类型的信号处理都要由具有专业知识的人员操作并使用比较烦琐的算法来算出合适的滤波器参数，由于该信号易受噪声干扰，其预先设定的滤波器参数不一定都适合，即使对同一类信号的处理也是如此。这种采用预先设置参数的方法，不能对一些噪声及干扰信号进行实时调整，从而导致滤波器性能的下降。特别是，这种方法对于从很微弱的信号中检测出所需要的信号更是难以实现，而且，没有基于FPGA设计的自适应噪声消除器。
发明内容
本发明的在于克服现有技术的不足，提出一种可以实时自动调整滤波器参数、能够从很微弱的信号中提取有效信号的基于FPGA设计的快速自适应消噪模块。
本发明解决其技术问题是采取以下技术方案实现的：
该基于FPGA设计的快速自适应消噪模块，其特征在于：由信号转换电路、μ值计算电路、LMS滤波器电路及输出调整电路构成，原始信号s(n)及噪声输入r(n)分别连接到信号转换电路的两个输入端，信号转换电路输出的幅值调整后的输入信号s1(n)和参考信号r1(n)分别连接到LMS滤波器两个输入端，参考信号r1(n)还与μ值计算电路的输入端相连接，μ值计算电路输出的μ值连接到LMS滤波器的第三个输入端，LMS滤波器的输出信号y(n)连接到输出调整电路的一个输入端，该输出调整电路的另一个输入端与信号转换电路的调整信号m相连接，其输出端输出去除噪声的信号Y(n)。
而且，所述的信号转换电路包括原始信号转换电路及噪声信号转换电路，其中原始信号转换电路由比较器(1)、寄存器(1)、除法器(1)、移位寄存器(1)、寄存器(2)依次连接构成，原始信号s(n)分别连接到比较器(1)的一个输入端和除法器(1)的被除数端，寄存器(1)的输出端还与比较器(1)的另一个输入端相连接，寄存器(2)输出转换后的输入信号s1(n)；噪声信号转换电路由比较器(2)、寄存器(3)、除法器(2)、移位寄存器(2)，寄存器(4)依次连接构成，噪声输入r(n)分别连接到比较器(2)的一个输入端和除法器(2)的被除数端、寄存器(3)的输出端还分别与比较器(2)的另一个输入端及整数乘法器(1)的一个输入端相连接，移位寄存器(2)的另一个输出端与整数乘法器(1)的另一个输入端相连接，寄存器(4)输出转换后的参考信号r1(n)，整数乘法器(1)调整信号m。
而且，所述的μ值计算电路由寄存器(5-8)、小数乘法器(1-5)、小数加法器(1-4)、除法器(3)及整数乘法器(2)构成实现LMS滤波器参数μ值的计算，该μ值计算公式如下：
μ＝a/[r12(n)+r12(n-1)+r12(n-2)+r12(n-3)+r12(n-4)]
其中：a是一个常数，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分别代表n、n-1、n-2、n-3、n-4时刻输入到LMS滤波器的参考信号。
而且，所述的LMS滤波器电路由寄存器(9-18)、小数乘法器(6-15)、小数加法器(5-14)、反相器及整数乘法器(3)构成实现LMS滤波器y(n)信号的计算与输出，y(n)信号的计算公式如下：
y(n)＝s1(n)-[W0(n)r1(n)+W1(n)r1(n-1)+W2(n)r1(n-2)
+W3(n)r1(n-3)+W4(n)r1(n-4)]
其中：s1(n)为输入到LMS滤波器的输入信号，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分别代表n、n-1、n-2、n-3、n-4时刻输入到LMS滤波器的参考信号，W0(n)、W1(n)、W2(n)、W3(n)、W4(n)分别代表n时刻的滤波器加权系数，其计算公式如下：
WL(n)＝WL(n-1)+2μr1(n-L-1)y(n-1)
其中：WL(n)和WL(n-1)分别代表n和n-1时刻LMS滤波器的第L个滤波器加权系数，r1(n-L-1)代表n-L-1时刻LMS滤波器输入的参考信号，y(n-1)代表n-1时刻LMS滤波器的输出。
而且，所述的输出调整电路由整数乘法器(4)构成，其一个输入端为LMS滤波器的输出信号y(n)，另一个输入端为信号转换电路输出的调整信号m，其输出端为最终去除噪声的信号Y(n)。
而且，所述的常数a为0.2。
而且，所述的FPGA为xilinx公司Spartan XC3S400芯片。
所述的所有寄存器及反相器所存的数为定点数，所有小数乘法器、所有小数加法器、所有除法器及所有整数乘法器进行运算和输出的数为定点数。
而且，所述的所有寄存器、所有小数乘法器、所有小数加法器、所有除法器、反相器及所有整数乘法器为Xilinx公司为自己公司的FPGA设计的IP核。
本发明的优点效果在于：
1.本发明采用了定点最小均方算法(LMS)自适应滤波器，通过LMS自适应算法控制内部滤波器，具有自身调节参数的能力，因而设计者仅要求很少或根本不需要信号和噪户(干扰)的先验知识，就能将噪声、干扰信号抑制到用直接滤波难于或不能达到的程度，从而可以实时地从很微弱的信号或者信号用常规的方法无法检测的噪声(干扰)场中的多个传感器取得的输入中消除噪声(或干扰)并尽量地保留信号。
2.本发明可以根据外界信号特点自动计算滤波器参数，提高了常规LMS滤波器的性能，并具备了通用性，可以稍加改动便可应用于不同的信号去噪中。
附图说明
图1是本发明系统原理框图；
图2是信号转换电路的电路框图；
图3是μ值计算电路的电路框图；
图4是LMS滤波器电路的电路框图；
图5是输出调整电路的电路框图。
具体实施方式
以下结合附图对本发明实施例做进一步详述：
基于FPGA设计的快速自适应消噪模块，其使用的FPGA为xilinx公司Spartan XC3S400芯片，以下描述中所有的寄存器、所有的小数乘法器、所有的小数加法器、所有的除法器、反相器及所有的整数乘法器为Xilinx公司为自己公司的FPGA设计的IP核，其中小数乘法器和整数乘法器是在Xilinx公司的16位整数乘法器的IP核的基础上修改得来，小数乘法器是取Xilinx公司的16位整数乘法器的32位输出中的高十六位作为小数乘法器的输出，整数乘法器是取Xilinx公司的16位整数乘法器的32位输出中的低十六位作为小数乘法器的输出。上述所有寄存器及反相器所存的数为定点数，所有小数乘法器、所有小数加法器、所有除法器及所有整数乘法器进行运算和输出的数为定点数。
基于FPGA设计的快速自适应消噪模块有两个信号输入通道及一个输出通道：一个输入通道是原始信号输入通道，该通道除接收到信号源x(n)外，还收到一个与信号不相关的噪声v(n)，因此，该输入通道接收的原始信号为s(n)＝x(n)+v(n)；另一个输入通道是噪声输入通道，该通道接收与信号不相关的而以某种未知方式与原始信号通道噪声v(n)相关的噪声信号r(n)；输出通道是指经消噪处理后的输出端，其输出的信号为Y(n)。
如图1所示，基于FPGA设计的快速自适应消噪模块，由信号转换电路、μ值计算电路、LMS滤波器电路及输出调整电路连接构成，原始信号s(n)及噪声输入r(n)分别连接到信号转换电路的两个输入端，信号转换电路对s(n)信号及r(n)信号处理后，输出三个信号：输入信号s1(n)和参考信号r1(n)及调整信号m，输入信号s1(n)和参考信号r1(n)分别连接到LMS滤波器两个输入端，参考信号r1(n)与μ值计算电路的输入端相连接，μ值计算电路输出的μ值连接到LMS滤波器的第三个输入端，LMS滤波器的输出信号y(n)连接到输出调整电路的一个输入端，该输出调整电路的另一个输入端与信号转换电路的调整信号m相连接，其输出端输出去除噪声的信号Y(n)。
如图2所示，信号转换电路包括原始信号转换电路及噪声信号转换电路，图2中上半部分为原始信号转换电路，该电路由比较器1、寄存器1、除法器1、移位寄存器1及寄存器2依次连接构成，原始信号s(n)分别连接到比较器1的一个输入端和除法器1的被除数端，寄存器1的输出端还与比较器1的另一个输入端相连接，寄存器2输出转换后的输入信号s1(n)。其中，原始信号s(n)输入后分成二路，一路信号经过比较器1后，找到信号的最大值传送给移位寄存器1，同时将最大值输入到除法器1的除数端，另一路输入到除法器1的被除数端，除法器1的输出信号就是归一化后的原始信号s(n)，归一化后的原始信号s(n)输入移位寄存器1，经移位缩小后，从寄存器2输出处理后的输入信号s1(n)。
图2中的下半部分是噪声信号转换电路，该电路由比较器2、寄存器3、除法器2、移位寄存器2及寄存器4依次连接构成，噪声输入r(n)分别连接到比较器2的一个输入端和除法器2的被除数端，寄存器3的输出端还分别与比较器2的另一个输入端及整数乘法器1的一个输入端相连接，移位寄存器2的另一个输出端与整数乘法器1的另一个输入端相连接，寄存器4输出转换后的参考信号r1(n)，整数乘法器1调整信号m。其中，噪声输入r(n)输入后分成二路，一路信号经过比较器2后，找到信号的最大值传送给移位寄存器3，同时将最大值输入到除法器2的除数端，另一路输入到除法器2的被除数端，除法器2的输出信号就是归一化后的噪声输入r(n)，归一化后的噪声输入r(n)输入移位寄存器2，经移位缩小后，从寄存器4输出处理后的参考信号r1(n)，电路中整数乘法器1是相对独立的一块电路，被乘数是前端采集电路中采到的信号的最大值，乘数是缩小电路的缩小的倍数，输出为调整信号m。
本实施例中的移位寄存器1及移位寄存器2均采用右移两位的方法，即缩小4倍。
如图3所示，μ值计算电路由寄存器(5-8)、小数乘法器(1-5)、小数加法器(1-4)、除法器3及整数乘法器2构成实现LMS滤波器参数μ值的计算，该μ值的计算公式如下：
μ＝a/[r12(n)+r12(n-1)+r12(n-2)+r12(n-3)+r12(n-4)]
其中：a是一个常数，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分别代表n、n-1、n-2、n-3、n-4时刻输入到LMS滤波器的参考信号。
图3所示μ值计算电路框图即按照上述计算公式来实现的：参考信号r1(n)输入后分为二路，一路沿着寄存器5至寄存器8传输，每当时钟信号的上升沿到来时，数据传输给下一个相邻的寄存器，形成一个单位的延时，因此，寄存器5、寄存器6、寄存器7、寄存器8存储的数据便是n-1、n-2、n-3、n-4时刻输入到LMS滤波器的参考信号r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)；另外一路传输到小数乘法器1中实现r12(n)。寄存器5、寄存器6、寄存器7、寄存器8中的数据传输方式同上，一路传输给下一个相邻的寄存器，另一路分别传输到小数乘法器2、小数乘法器3、小数乘法器4、小数乘法器5分别实现r12(n-1)、r12(n-2)、r12(n-3)、r12(n-4)。小数乘法器1和小数乘法器2的输出端连接到小数加法器1后，由小数加法器1求出二者之和，小数加法器1和小数乘法器3的输出端连接到小数加法器2后，由小数加法器2求出二者之和，小数加法器2和小数乘法器4的输出端连接到小数加法器3后，由小数加法器3求出二者之和，小数加法器3和小数乘法器5的输出端连接到小数加法器4后，由小数加法器4求出二者之和，小数加法器4的输出即是r12(n)+r12(n-1)+r12(n-2)+r12(n-3)+r12(n-4)。将小数加法器4的输出输入到除法器3中求倒数，将除法器3的输出输入到整数乘法器2中实现a倍放大，整数乘法器2的输出即为最终的μ值。在本实施例中常数a取值为0.2。
如图4所示，所述的LMS滤波器电路由寄存器(9-18)、小数乘法器(6-15)、小数加法器(5-14)、反相器及整数乘法器3构成实现LMS滤波器y(n)信号的计算与输出，LMS滤波器输出的信号y(n)的计算公式如下：
y(n)＝s1(n)-[W0(n)r1(n)+W1(n)r1(n-1)+W2(n)r1(n-2)
+W3(n)r1(n-3)+W4(n)r1(n-4)]
其中：s1(n)为输入到LMS滤波器的输入信号，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分别代表n、n-1、n-2、n-3、n-4时刻输入到LMS滤波器的参考信号，W0(n)、W1(n)、W2(n)、W3(n)、W4(n)分别代表n时刻的滤波器加权系数，其计算公式如下：
WL(n)＝WL(n-1)+2μr1(n-L-1)y(n-1)
其中：WL(n)和WL(n-1)分别代表n和n-1时刻LMS滤波器的第L个滤波器加权系数，r1(n-L-1)代表n-L-1时刻LMS滤波器输入的参考信号，y(n-1)代表n-1时刻LMS滤波器的输出。
图4所示的LMS滤波器电路即是按上述计算方法来实现的：信号转换电路输出的参考信号r1(n)为二路，一路沿着寄存器9、寄存器10、寄存器11、寄存器12、寄存器13传输，每当时钟信号的上升沿到来时，参考信号r1(n)传输给下一个相邻的寄存器，形成一个单位的延时，因此，寄存器9、寄存器10、寄存器11、寄存器12、寄存器13存储的数据便是n-1、n-2、n-3、n-4、n-5时刻输入到LMS滤波器的参考信号r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)、r1(n-5)；另外一路传输到小数乘法器6实现W0(n)r1(n)。寄存器9、寄存器10、寄存器11、寄存器12、寄存器13的数据传输方式和r1(n)相似，一路传输给下一个相邻的寄存器，一路分别传输到小数乘法器7、小数乘法器8、小数乘法器9、小数乘法器10分别实现W1(n)r1(n-1)、W2(n)r1(n-2)、W3(n)r1(n-3)、W4(n)r1(n-4)。寄存器9、寄存器10、寄存器11、寄存器12、寄存器13的输出还有一路传给小数乘法器11、小数乘法器12、小数乘法器13、小数乘法器14、小数乘法器15，用来计算滤波器的滤波器加权系数WL(n)。小数乘法器6和小数乘法器7的输出端连接到小数加法器5，由小数加法器5求出二者之和，小数加法器5和小数乘法器8的输出端连接到小数加法器6，由小数加法器6求出二者之和，小数加法器6和小数乘法器9的输出端连接到小数加法器7，由小数加法器7求出二者之和，小数加法器7和小数乘法器10的输出端连接到小数加法器8，由小数加法器8求出二者之和，小数加法器8的输出即是v’(n)，接着对v’(n)取反，输入到小数加法器14的输入端，小数加法器14的另一个输入来自信号转换电路输出的输入信号s1(n)，小数加法器14的输出即为：y(n)＝s1(n)-v’(n)，其中v’(n)为：
W0(n)r1(n)+W1(n)r1(n-1)+W2(n)r1(n-2)+W3(n)r1(n-3)+W4(n)r1(n-4)。
图4中的虚线部分是实现滤波器加权系数WL(n)＝WL(n-1)+2μr1(n-L-1)y(n-1)的计算电路。每当在时钟信号的上升沿到来时，寄存器14、寄存器15、寄存器16、寄存器17和寄存器18分别输出n-1时刻的第0、1、2、3、4个的滤波器加权系数W0(n-1)、W1(n-1)、W2(n-1)、W3(n-1)、W4(n-1)。μ值和y(n-1)输入到整数乘法器3中实现μy(n-1)。整数乘法器3的输出端分别输入到小数乘法器11、小数乘法器12、小数乘法器13、小数乘法器14和小数乘法器15的输入端中，实现μr1(n-1)y(n-1)、μr1(n-2)y(n-1)、μr1(n-3)y(n-1)、μr1(n-4)y(n-1)、μr1(n-5)y(n-1)，接着小数乘法器11、小数乘法器12、小数乘法器13、小数乘法器14和小数乘法器15的输出端分别连接到小数加法器9、小数加法器10、小数加法器11、小数加法器12和小数加法器13中，分别计算出在n时刻的滤波器加权系数W0(n)、W1(n)、W2(n)、W3(n)、W4(n)。因此y(n)信号的计算为：
y(n)＝s1(n)-v’(n)
＝s1(n)-[W0(n)r1(n)+W1(n)r1(n-1)+W2(n)r1(n-2)
+W3(n)r1(n-3)+W4(n)r1(n-4)]
图4中所示的LMS滤波器也可以看作是由两部分组成的，一部分是由实现计算v’(n)电路的FIR滤波器(有限脉冲响应滤波器)，另一部分是将输入信号s1(n)与v’(n)信号相减的运算电路。在这里使用了定点最小均方算法(LMS)，使得均方误差输出在性能表面上下降。在滤波器收敛稳定后，其输出的v’(n)与噪声差别达到最小，通过最后的减法计算输出达到均方误差的最小值。
如图5所示，输出调整电路由整数乘法器4构成，其一个输入端为LMS滤波器的输出信号y(n)，另一个输入端为信号转换电路输出的调整信号m，其输出端为最终去除噪声的信号Y(n)。
Claims (9)
1.基于FPGA设计的快速自适应消噪模块，其特征在于：由信号转换电路、μ值计算电路、LMS滤波器电路及输出调整电路构成，原始信号s(n)及噪声输入r(n)分别连接到信号转换电路的两个输入端，信号转换电路输出的幅值调整后的输入信号s1(n)和参考信号r1(n)分别连接到LMS滤波器两个输入端，参考信号r1(n)还与μ值计算电路的输入端相连接，μ值计算电路输出的μ值连接到LMS滤波器的第三个输入端，LMS滤波器的输出信号y(n)连接到输出调整电路的一个输入端，该输出调整电路的另一个输入端与信号转换电路的调整信号m相连接，其输出端输出去除噪声的信号Y(n)。
2.根据权利要求1所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的信号转换电路包括原始信号转换电路及噪声信号转换电路，其中原始信号转换电路由比较器(1)、寄存器(1)、除法器(1)、移位寄存器(1)、寄存器(2)依次连接构成，原始信号s(n)分别连接到比较器(1)的一个输入端和除法器(1)的被除数端，寄存器(1)的输出端还与比较器(1)的另一个输入端相连接，寄存器(2)输出转换后的输入信号s1(n)；噪声信号转换电路由比较器(2)、寄存器(3)、除法器(2)、移位寄存器(2)，寄存器(4)依次连接构成，噪声输入r(n)分别连接到比较器(2)的一个输入端和除法器(2)的被除数端、寄存器(3)的输出端还分别与比较器(2)的另一个输入端及整数乘法器(1)的一个输入端相连接，移位寄存器(2)的另一个输出端与整数乘法器(1)的另一个输入端相连接，寄存器(4)输出转换后的参考信号r1(n)，整数乘法器(1)调整信号m。
3.根据权利要求1所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的μ值计算电路由寄存器(5-8)、小数乘法器(1-5)、小数加法器(1-4)、除法器(3)及整数乘法器(2)构成实现LMS滤波器参数μ值的计算，该μ值计算公式如下：
μ＝a/[r12(n)+r12(n-1)+r12(n-2)+r12(n-3)+r12(n-4)]
其中：a是一个常数，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分别代表n、n-1、n-2、n-3、n-4时刻输入到LMS滤波器的参考信号。
4.根据权利要求1所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的LMS滤波器电路由寄存器(9-18)、小数乘法器(6-15)、小数加法器(5-14)、反相器及整数乘法器(3)构成实现LMS滤波器y(n)信号的计算与输出，y(n)信号的计算公式如下：
y(n)＝s1(n)-[W0(n)r1(n)+W1(n)r1(n-1)+W2(n)r1(n-2)
+W3(n)r1(n-3)+W4(n)r1(n-4)]
其中：s1(n)为输入到LMS滤波器的输入信号，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分别代表n、n-1、n-2、n-3、n-4时刻输入到LMS滤波器的参考信号，W0(n)、W1(n)、W2(n)、W3(n)、W4(n)分别代表n时刻的滤波器加权系数，其计算公式如下：
WL(n)＝WL(n-1)+2μr1(n-L-1)y(n-1)
其中：WL(n)和WL(n-1)分别代表n和n-1时刻LMS滤波器的第L个滤波器加权系数，r1(n-L-1)代表n-L-1时刻LMS滤波器输入的参考信号，y(n-1)代表n-1时刻LMS滤波器的输出。
5.根据权利要求1所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的输出调整电路由整数乘法器(4)构成，其一个输入端为LMS滤波器的输出信号y(n)，另一个输入端为信号转换电路输出的调整信号m，其输出端为最终去除噪声的信号Y(n)。
6.根据权利要求3所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的常数a为0.2。
7.根据权利要求1所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的FPGA为xilinx公司Spartan XC3S400芯片。
8.根据权利要求2或3或4或5所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的所有寄存器及反相器所存的数为定点数，所有小数乘法器、所有小数加法器、所有除法器及所有整数乘法器进行运算和输出的数为定点数。
9.根据权利要求2或3或4或5所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的所有寄存器、所有小数乘法器、所有小数加法器、所有除法器、反相器及所有整数乘法器为Xilinx公司为自己公司的FPGA设计的IP核。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610015693 CN101150304B (zh) | 2006-09-18 | 2006-09-18 | 基于fpga设计的快速自适应消噪模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610015693 CN101150304B (zh) | 2006-09-18 | 2006-09-18 | 基于fpga设计的快速自适应消噪模块 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101150304A true CN101150304A (zh) | 2008-03-26 |
| CN101150304B CN101150304B (zh) | 2010-11-03 |
Family
ID=39250679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610015693 Expired - Fee Related CN101150304B (zh) | 2006-09-18 | 2006-09-18 | 基于fpga设计的快速自适应消噪模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101150304B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101977032A (zh) * | 2010-11-10 | 2011-02-16 | 中国医学科学院生物医学工程研究所 | 应用于全数字b型超声诊断仪中的动态滤波器 |
| CN102025336A (zh) * | 2009-09-14 | 2011-04-20 | 循环工程株式会社 | 随机噪声信号的检测和滤波方法 |
| CN102201797A (zh) * | 2010-03-23 | 2011-09-28 | 卓胜微电子（上海）有限公司 | 数字滤波器装置 |
| CN104501832A (zh) * | 2014-12-02 | 2015-04-08 | 中国航天科工集团第三研究院第八三五七研究所 | 一种改进型实用惯性传感器降噪装置 |
| CN107800405A (zh) * | 2017-12-05 | 2018-03-13 | 中国医学科学院生物医学工程研究所 | 基于fpga设计的径向基函数神经网络自适应增强器模块 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2566372Y (zh) * | 2002-12-12 | 2003-08-13 | 谌德荣 | 声学噪声信号处理芯片 |
| CN1232031C (zh) * | 2003-06-10 | 2005-12-14 | 湖南科技大学 | 基于fpga的高精度任意波形发生器 |
| US7570832B2 (en) * | 2004-06-14 | 2009-08-04 | Precoad Inc. | Image clean-up and pre-coding |
| CN1696886A (zh) * | 2005-06-24 | 2005-11-16 | 杭州忆恒科技有限公司 | 一种高精度数字/模拟转换电路 |
-
2006
- 2006-09-18 CN CN 200610015693 patent/CN101150304B/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025336A (zh) * | 2009-09-14 | 2011-04-20 | 循环工程株式会社 | 随机噪声信号的检测和滤波方法 |
| CN102025336B (zh) * | 2009-09-14 | 2016-01-20 | 循环工程株式会社 | 随机噪声信号的检测和滤波方法 |
| CN102201797A (zh) * | 2010-03-23 | 2011-09-28 | 卓胜微电子（上海）有限公司 | 数字滤波器装置 |
| CN102201797B (zh) * | 2010-03-23 | 2013-11-06 | 卓胜微电子（上海）有限公司 | 数字滤波器装置 |
| CN101977032A (zh) * | 2010-11-10 | 2011-02-16 | 中国医学科学院生物医学工程研究所 | 应用于全数字b型超声诊断仪中的动态滤波器 |
| CN104501832A (zh) * | 2014-12-02 | 2015-04-08 | 中国航天科工集团第三研究院第八三五七研究所 | 一种改进型实用惯性传感器降噪装置 |
| CN107800405A (zh) * | 2017-12-05 | 2018-03-13 | 中国医学科学院生物医学工程研究所 | 基于fpga设计的径向基函数神经网络自适应增强器模块 |
| CN107800405B (zh) * | 2017-12-05 | 2021-02-26 | 中国医学科学院生物医学工程研究所 | 基于fpga设计的径向基函数神经网络自适应增强器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101150304B (zh) | 2010-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101150304B (zh) | 基于fpga设计的快速自适应消噪模块 | |
| US8385859B2 (en) | Electronic apparatus, transmitter, amplifier, and amplifier control method | |
| CN107241107B (zh) | 一种数字信道化滤波器组实现方法 | |
| US7103108B1 (en) | Digital signal processor transceiver | |
| CN101268614A (zh) | 自适应数字滤波器、fm接收机、信号处理方法及程序 | |
| CN102035502A (zh) | 一种fir滤波器的实现结构 | |
| CN101494448B (zh) | 基于fpga设计的串行自适应消噪模块 | |
| US8543634B1 (en) | Specialized processing block for programmable integrated circuit device | |
| CN104467739A (zh) | 一种带宽、中心频点可调的数字滤波器及其实现方法 | |
| JP3066241B2 (ja) | ディジタルフィルタ及び同ディジタルフィルタを用いたオーバサンプリング型アナログ／ディジタル変換器 | |
| CN104579240A (zh) | 一种基于fpga的可配置系数的滤波器、电子设备及滤波方法 | |
| US8775492B2 (en) | Digital filter and method of determining its coefficients | |
| US20150236670A1 (en) | Output range for interpolation architectures employing a cascaded integrator-comb (cic) filter with a multiplier | |
| Babic et al. | Decimation by irrational factor using CIC filter and linear interpolation | |
| CN114142830A (zh) | 全精度低通iir滤波器的fpga实现方法 | |
| US10235000B2 (en) | Sensing system and semiconductor device | |
| US20060155793A1 (en) | Canonical signed digit (CSD) coefficient multiplier with optimization | |
| Datta et al. | FPGA Implementation of Symmetric Systolic FIR Filter using Multi-channel Technique | |
| Fiala et al. | High performance polyphase FIR filter structures in VHDL language for Software Defined Radio based on FPGA | |
| CN102684644B (zh) | 采样率转换滤波器及采样率转换实现方法 | |
| US6587504B1 (en) | Adaptive equalizer and designing method thereof | |
| JP2947990B2 (ja) | 利得制御装置及びその方法 | |
| US6871207B1 (en) | Techniques for spreading zeros in a digital filter with minimal use of registers | |
| Premkumar et al. | High-speed and low-cost reverse converters for the (2n-1, 2n, 2n+ 1) moduli set | |
| CN107800405B (zh) | 基于fpga设计的径向基函数神经网络自适应增强器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101103 Termination date: 20140918 |
|
| EXPY | Termination of patent right or utility model |