CN101977032A

CN101977032A - 应用于全数字b型超声诊断仪中的动态滤波器

Info

Publication number: CN101977032A
Application number: CN 201010538883
Authority: CN
Inventors: 王晓春; 周盛; 王延群; 段炳柱; 计建军; 宋学东; 王立伟
Original assignee: Institute of Biomedical Engineering of CAMS and PUMC
Current assignee: Institute of Biomedical Engineering of CAMS and PUMC
Priority date: 2010-11-10
Filing date: 2010-11-10
Publication date: 2011-02-16

Abstract

本发明属于超声波检测技术领域、超声检测仪器。为减少硬件资源的消耗，本发明采取的技术方案是，应用于全数字B型超声诊断仪中的动态滤波器，包括：FPGA芯片的RAM，用于：在Matlab中，通过给定的滤波器阶数和带宽，利用FDATool工具，选取Hamming窗函数来生成滤波器系数，在初始化阶段，将滤波器系数量化为8位补码数，存储到FPGA芯片的RAM中；FPGA芯片的FIR型动态滤波器的硬件实现部分，用于在系统运行阶段，通过精确的时序控制从RAM中得到滤波器的系数，并根据该系数形成动态滤波器。本发明主要应用于超声波检测场合。

Description

应用于全数字B型超声诊断仪中的动态滤波器

技术领域

本发明属于超声波检测技术领域、超声检测仪器，特别涉及一种应用于全数字B型超声诊断仪中的动态滤波器。

背景技术

超声图像质量对于疾病诊断有重要的意义。由于人体软组织对超声波的衰减与频率大致呈线性关系，因此在近场应主要获取回波信息中的高频成分以提高图像的分辨力和清晰度；而随着探测深度的增加，高频成分更快地衰减使得超声波逐渐向频带的低端偏移，这时需要提取回波信息中的低频成分以获取更丰富的远场图像信息，实现全探测深度内最佳的成像效果。全数字B超系统中动态滤波器用以自动选择以上具有诊断价值的频率信号，滤除体表部分以低频为主的强回声信号和深部以高频为主的干扰。动态滤波器设计的好坏直接关系到全数字B超系统远场和近场成像的分辨率，是整个系统的一个关键组成部分。

在模拟B超中，动态滤波电路的实现一股是利用变容二极管的结电容随其反偏电压的增大而减小，从而改变了选频网络的频率。这种方法虽然比较成熟简单，但选频网络的频谱特性不精确，而且改动麻烦，所以现已不被广泛采用。在全数字B超中，动态滤波器都是基于匹配滤波的概念来实现的。在信号处理进程中，匹配滤波器系数随接收深度的变化而动态改变。数字滤波器选用具有线性相位的有限冲激响应(finite impulse response，FIR)数字滤波器。而传统的FIR滤波器是采用乘累加的硬件结构来实现的，这种结构实现的滤波器需要大量的硬件资源。

发明内容

为克服现有技术的不足，减少硬件资源的消耗，提供一种应用于全数字B型超声诊断仪中的动态滤波器，本发明采取的技术方案是，应用于全数字B型超声诊断仪中的动态滤波器，包括：FPGA芯片的RAM，用于：在Matlab中，通过给定的滤波器阶数和带宽，利用FDATool工具，选取Hamming窗函数来生成滤波器系数，在初始化阶段，将滤波器系数量化为8位补码数，存储到FPGA芯片的RAM中；FPGA芯片的FIR型动态滤波器的硬件实现部分，用于在系统运行阶段，通过精确的时序控制从RAM中得到滤波器的系数，并根据该系数形成动态滤波器。

FPGA芯片采用全并行的分布式算法和多级流水线结构，采用分割表结构。

所述FPGA的RAM在系统加载完毕后就有了初始值，即为支持只读存储器ROM方式的RAM。

所说的Fir型动态滤波器结构为：32个8位延时寄存器依次连接，Fir滤波器数据输入端连接第一个8位延时寄存器，前16个8位延时寄存器中的每一个的输出对应连接一个加法器的一个输入端，共计16个加法器，第17个8位延时寄存器的输出连接到第16个8位延时寄存器连接的加法器的另一个输入端，以此类推，第32个8位延时寄存器的输出对应连接第1个8位延时寄存器连接的加法器的另一个输入端，每个加法器的输出对应连接一个9位数据寄存器，共计16个9位数据寄存器，依次每4个9位数据寄存器作为一个4阶FIR滤波器的输入寄存器。每个4阶全并行分布式FIR滤波器的结构为，4个9位数据寄存器中每个寄存器的第0位同时连接到第0个查找表单元，4个9位数据寄存器中每个寄存器的第1位同时连接到第1个查找表单元，依次类推，4个9位数据寄存器中每个寄存器的第8位同时连接到第8个查找表单元，该部分结构中9个查找表单元内容相同，第0个查找表单元的输出通过一个流水线寄存器连接到加法器的第1个输入端，第1个查找表单元输出通过一个流水线寄存器再通过一个2¹乘法器连接到加法器的第2个输入端，第2个查找表单元输出通过一个流水线寄存器再通过一个2²乘法器连接到加法器的第3个输入端，第3个查找表单元输出通过一个流水线寄存器再通过一个2³乘法器连接到加法器的第4个输入端，依次类推，第7个查找表单元输出通过一个流水线寄存器再通过一个2⁷乘法器连接到加法器的第8个输入端，加法器的输出通过一个流水线寄存器即为整个32阶FIR滤波器的输出。

本发明具备如下技术效果：

(1)动态滤波器的采用，使得本发明能够获得全探测深度内的最佳分辨力的回声图像。

(2)基于分布式算法在现场可编程门阵列(field programmable gate array，FPGA)上实现滤波器的硬件结构，因而本发明减少了硬件资源的消耗。

附图说明

图1FPGA中RAM读写时序

图2滤波器特性图。(a)第1个；(b)第32个。

图3动态分布式算法硬件框图。

图4动态滤波器的顶层模块图。

具体实施方式

本发明采用全并行的分布式算法并加入多级流水线，同时使用分割表技术来减少查找表的资源占用。由于动态滤波器中每个滤波器的系数都不同，采用动态查找表的方式，适时调整滤波器的输入系数。

为了获得全探测深度内的最佳分辨力的回声图像，需要设计的动态滤波器是一个随着时间(深度)的增加，通频带逐渐向下移动的带通滤波器组，该滤波器组由64个滤波器组成。在滤波器的选择上，采用具有线性相位的FIR型滤波器，摒弃了传统的使用乘法器实现乘累加的硬件描述方法，而是基于分布式算法在现场可编程门阵列(field programmable gatearray，FPGA)上实现滤波器的硬件结构。本设计利用全数字B超系统的平台实现，采用的超声探头型号为C3.5-128R50S，为128阵元的凸阵探头，中心频率为3.5MHz，-6dB带宽为71％。

下面结合附图和实例，进一步详细说明本发明。

1.滤波器系数的生成

为实现人体超声回波信号的动态滤波处理，将全数字B超的探测深度平均分为64段，采用64个带通滤波器与之对应。超声回波信号采样频率为40MHz，滤波器阶数为32，其他基本技术参数如下：

F_{c 1} = 2.2 - \frac{1.2 i}{64}

F_{c 2} = 5.2 - \frac{1.2 i}{64}

式中：F_c1为通带下截止频率，F_c2为通带上截止频率。i的取值范围为1～64，随着深度的增加i增加，即i＝1代表体表处，i＝64代表体内最深处。

首先，在Matlab中，通过给定的滤波器阶数和带宽，利用FDATool工具，选取Hamming窗函数来生成滤波器系数。然后利用FPGA芯片强大的RAM存储功能，在初始化阶段，将滤波器系数量化为8位补码数，存储到FPGA芯片的RAM中。FPGA的RAM在系统加载完毕后就有了初始值，即支持了只读存储器(ROM)方式。在系统运行阶段，通过精确的时序控制从ROM中得到滤波器的系数，并输入到FIR型动态滤波器的硬件实现部分。在FPGA中，ROM的读和写操作都是由时钟沿触发，其具体时序如图1所示。以第1个和第32个带通滤波器为例，图2中的(a)和(b)分别是在Matlab仿真下，获得的两个滤波器特性图。从图中可以看出，随着深度i的增加，滤波器的频谱逐渐向频带的低端移动，因此可以很好地匹配超声回波信号的频率成分，滤除体表部分以低频为主的强回声信号和深部以高频为主的干扰，从而获得全探测深度内最佳分辨力的回声图像。

2.动态滤波器的结构

为了实现高速信号处理，采用全并行的分布式算法并加入了多级流水线，同时使用分割表技术来减少查找表的资源占用。由于动态滤波器中每个滤波器的系数都不同，采用动态查找表的方式，来适时调整滤波器的输入系数。

分布式算法(distributed arithmetic，DA)是一种以实现乘加运算为目的的运算方法。它与传统算法实现乘加运算的不同在于执行部分积运算的先后顺序不同。传统算法是在完成乘加功能时，等到所有乘积产生之后，再进行相加来完成乘加运算。而分布式算法则是通过将各输入数据的每一对应位产生的部分积预先进行相加，形成相应部分积，然后再对各部分积进行累加，形成最终结果的。与传统算法相比，分布式算法可极大地减少硬件电路规模，很容易实现流水线处理，从而提高了电路的执行速度。分布式算法是一项重要的FPGA技术，主要有串行分布式和并行分布式两种结构。由分布式算法的原理可知，并行相较于串行算法，运算速度更快，所耗资源和面积也更多。本设计为了实现高速信号处理，采用了全并行的分布式算法并加入了多级流水线，同时使用分割表技术来减少查找表的资源占用。

下面进行进一步说明：

数据送入延时单元之后，先计算X(n)＝x(n)+x(31-n)(n＝0..15)。为了防止数据溢出，我们对其和寄存器进行了一位符号位扩展，这样就将32个8位输入数据要进行的查表运算转化为16个9位数据的查表运算。此时，该结构看作输入数据为9bit的16阶线性FIR滤波器。Fir滤波器(finite impulse response)意为有限冲击响应滤波器。

根据FIR滤波器的对称性，动态滤波器组的每个32阶滤波器均可以对折成16阶线性FIR滤波器。然后根据滤波器的线性特性和分割表原理，将用来实现分布式算法的查找表以每4个抽头一组，分割成4个2⁴×12bits的小型查找表，即4个4阶FIR滤波器级联成16阶。这种级联结构相对于全并行分布式算法不仅加快了查表速度，还成倍地节约了资源，很容易实现更高阶扩展。算法实现的硬件结构如图3所示。图中LUDT为动态查询表(look-up dynamictable)，根据系统的需要随时通过C0，C1，C2，C3对系数的取值进行调整，从而实现动态的自适应调整。

所说的Fir滤波器结构为：32个8位延时寄存器依次连接，Fir滤波器数据输入端连接第一个8位延时寄存器，前16个8位延时寄存器中的每一个的输出对应连接一个加法器的一个输入端，共计16个加法器，第17个8位延时寄存器的输出连接到第16个8位延时寄存器连接的加法器的另一个输入端，以此类推，第32个8位延时寄存器的输出对应连接第1个8位延时寄存器连接的加法器的另一个输入端，每个加法器的输出对应连接一个9位数据寄存器，共计16个9位数据寄存器，依次每4个9位数据寄存器作为一个4阶FIR滤波器的输入寄存器。每个4阶全并行分布式FIR滤波器的结构为，4个9位数据寄存器中每个寄存器的第0位同时连接到第0个查找表单元，4个9位数据寄存器中每个寄存器的第1位同时连接到第1个查找表单元，依次类推，4个9位数据寄存器中每个寄存器的第8位同时连接到第8个查找表单元，该部分结构中9个查找表单元内容相同，第0个查找表单元的输出通过一个流水线寄存器连接到加法器的第1个输入端，第1个查找表单元输出通过一个流水线寄存器再通过一个2¹乘法器连接到加法器的第2个输入端，第2个查找表单元输出通过一个流水线寄存器再通过一个2²乘法器连接到加法器的第3个输入端，第3个查找表单元输出通过一个流水线寄存器再通过一个2³乘法器连接到加法器的第4个输入端，依次类推，第7个查找表单元输出通过一个流水线寄存器再通过一个2⁷乘法器连接到加法器的第8个输入端，加法器的输出通过一个流水线寄存器即为整个32阶FIR滤波器的输出。由于查表和加法运算速度很快^[6，9]，因此整个滤波器的速度就可以很快，一个时钟周期即可完成一个数据的运算。

图4为在Altera公司的Quartus II开发环境下实现的动态滤波器的顶层模块图，主要由ROM模块、动态滤波器模块和输入输出端口组成。图中所示的ROM配置图中，address[5..0]是地址线，共存储64组系数；q[127..0]是对预先存入的滤波器系数的输出，每组共16个数据，每个数据代表8位有符号系数；clock是读数据同步时钟。工作时，系统利用clock作为时钟控制将64组滤波器系数通过q[127..0]输出给动态滤波器模块。在具体的实现中，滤波器系数的值可以通过ROM表预先定制，也可以通过人机交互的方式实时传输，还可以根据系统的输出端的反馈自动地进行相应地调整。当采用后一种方案实现系数调整时，就实现了自适应滤波功能。然而采用这种方法需要实现FFT(快速傅立叶变换)等运算，计算量较大，而且需要较高性能的FPGA，所以采用预先订制的ROM表来传送滤波器系数。动态滤波器模块中，clk_40M是数据输入同步时钟，reset是复位信号，x_in[12..0]和y_out[12..0]分别为输入输出数据，coeff[127..0]为动态滤波器的系数输入。在Quartus II开发环境下，采用VHDL语言对以动态分布式算法为核心所设计的系数可编程动态FIR滤波器进行描述、仿真和逻辑综合。

Claims

1.一种应用于全数字B型超声诊断仪中的动态滤波器，其特征是，包括：FPGA芯片的RAM，用于：在Matlab中，通过给定的滤波器阶数和带宽，利用FDATool工具，选取Hamming窗函数来生成滤波器系数，在初始化阶段，将滤波器系数量化为8位补码数，存储到FPGA芯片的RAM中；FPGA芯片的FIR型动态滤波器的硬件实现部分，用于在系统运行阶段，通过精确的时序控制从RAM中得到滤波器的系数，并根据该系数形成动态滤波器。

2.根据权利要求1所述的一种应用于全数字B型超声诊断仪中的动态滤波器，其特征是，FPGA芯片采用全并行的分布式算法和多级流水线结构，采用分割表结构。

3.根据权利要求1所述的一种应用于全数字B型超声诊断仪中的动态滤波器，其特征是，所述FPGA的RAM在系统加载完毕后就有了初始值，即为支持只读存储器ROM方式的RAM。

4.根据权利要求1所述的一种应用于全数字B型超声诊断仪中的动态滤波器，其特征是，所说的Fir型动态滤波器结构为：32个8位延时寄存器依次连接，Fir滤波器数据输入端连接第一个8位延时寄存器，前16个8位延时寄存器中的每一个的输出对应连接一个加法器的一个输入端，共计16个加法器，第17个8位延时寄存器的输出连接到第16个8位延时寄存器连接的加法器的另一个输入端，以此类推，第32个8位延时寄存器的输出对应连接第1个8位延时寄存器连接的加法器的另一个输入端，每个加法器的输出对应连接一个9位数据寄存器，共计16个9位数据寄存器，依次每4个9位数据寄存器作为一个4阶FIR滤波器的输入寄存器。每个4阶全并行分布式FIR滤波器的结构为，4个9位数据寄存器中每个寄存器的第0位同时连接到第0个查找表单元，4个9位数据寄存器中每个寄存器的第1位同时连接到第1个查找表单元，依次类推，4个9位数据寄存器中每个寄存器的第8位同时连接到第8个查找表单元，该部分结构中9个查找表单元内容相同，第0个查找表单元的输出通过一个流水线寄存器连接到加法器的第1个输入端，第1个查找表单元输出通过一个流水线寄存器再通过一个2¹乘法器连接到加法器的第2个输入端，第2个查找表单元输出通过一个流水线寄存器再通过一个2²乘法器连接到加法器的第3个输入端，第3个查找表单元输出通过一个流水线寄存器再通过一个2³乘法器连接到加法器的第4个输入端，依次类推，第7个查找表单元输出通过一个流水线寄存器再通过一个2⁷乘法器连接到加法器的第8个输入端，加法器的输出通过一个流水线寄存器即为整个32阶FIR滤波器的输出。