CN101145770B - 延迟电路、测试装置、半导体芯片、初始化电路及初始化方法 - Google Patents
延迟电路、测试装置、半导体芯片、初始化电路及初始化方法 Download PDFInfo
- Publication number
- CN101145770B CN101145770B CN200710143083XA CN200710143083A CN101145770B CN 101145770 B CN101145770 B CN 101145770B CN 200710143083X A CN200710143083X A CN 200710143083XA CN 200710143083 A CN200710143083 A CN 200710143083A CN 101145770 B CN101145770 B CN 101145770B
- Authority
- CN
- China
- Prior art keywords
- retardation
- delay
- delay element
- set point
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000005259 measurement Methods 0.000 claims description 219
- 230000005540 biological transmission Effects 0.000 claims description 73
- 230000008859 change Effects 0.000 claims description 27
- 238000007493 shaping process Methods 0.000 claims description 15
- 230000000737 periodic effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000003860 storage Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种延迟电路、测试装置、半导体芯片、初始化电路及初始化方法。延迟电路包括：第1延迟元件；第2延迟元件；及测量第1延迟元件对每个延迟设定值产生的延迟量且对第1延迟元件进行初始化的初始化部。初始化部包括：将第1延迟元件的输出信号输入到第1延迟元件的第1循环路径；将第2延迟元件的输出信号输入到第2延迟元件的第2循环路径；对第1延迟元件依次设定不同的延迟设定值，依次测量第1延迟元件中的延迟量的第1测量部；使第2延迟元件的延迟设定值不发生变化，和第1测量部同步测量第2延迟元件中的延迟量的第2测量部；用第2测量部与相应延迟量同步测量所得延迟量，来补正第1测量部测得的延迟量的延迟量计算部。
Description
本发明主张日本专利申请号JP 2006-226478(申请日2006/08/23)的优先权，对于认可编入文献参照的指定国家，借由参照而将上述专利申请案的内容编入至本申请案中，作为本申请案的一部分。
技术领域
本发明涉及一种延迟电路、测试装置、半导体芯片、初始化方法，以及初始化电路，特别是涉及一种能够高精度测量延迟元件中的延迟量的延迟电路。
背景技术
过去，对使信号延迟的延迟元件所设定的延迟设定值，进行测量延迟元件所生成的延迟量的初始化操作。现有技术的初始化处理是通过形成：将延迟元件输出的信号，再次输入到相应的延迟元件的循环路经，且借由测量经由循环路径而传输信号的周期，从而测量延迟元件的延迟量。
例如，根据将延迟元件的延迟量设定成接近于零时的第1循环周期、和对延迟元件设定给定的延迟设定值时的第2循环周期的差分，而测量相对于该延迟设定值的延迟量。(例如，参照专利文献1、2)
【专利文献1】特开2001-215261号公报
【专利文献2】特开2002-359289号公报
但是，由于不能同时测量第1循环周期及第2循环周期，所以，存在有：在测量第1循环周期时供给到延迟元件的电源电压、和在测量第2循环周期时供给到延迟元件的电源电压不一样的情况。例如，有时会因为电源噪声等原因，使电源电压产生变动。
电源电压产生变动时，循环路径及延迟元件中的延迟量发生变化，因此，所测量的延迟量发生误差。比如，当相对于电源电压变动，循环路径及延迟元件中的延迟量的变动系数为0.1％/mV时，如果产生1mV的电源电压变动，则在延迟测量结果中将产生0.1％的误差。
另外，循环路径中的延迟量，远比延迟元件中的延迟量大。现有的测量方法是，由于变更了延迟设定值，循环周期产生的差，根据该差分测量延迟元件的延迟量。因此，电源电压变动造成的循环路径中的延迟量的变 动，会使延迟元件的延迟量的测量结果产生很大的误差。
发明内容
为此，本发明的目的是提供一种可解决上述技术问题的延迟电路、测试装置、及半导体芯片、初始化方法，以及初始化电路。
为了解决上述技术问题，本发明的第1技术方案提供一种延迟电路，是使输入信号延迟输出的延迟电路，包括：第1延迟元件，以对应所设定的延迟设定值的延迟量、使所述输入信号延迟；第2延迟元件，以对应所设定的延迟设定值的延迟量、使所述输入信号延迟；初始化部，测量所述第1延迟元件，相对各个所述延迟设定值产生的延迟量，且进行所述第1延迟元件的初始化。初始化部包括：第1循环路径，将第1延迟元件的输出信号输入到所述第1延迟元件；第2循环路径，将第2延迟元件的输出信号输入到所述第2延迟元件；第1测量部，对第1延迟元件依次设定不同的延迟设定值，根据通过第1循环路径传输的信号，依次测量第1延迟元件中的各个延迟量；第2测量部，根据通过第2循环路径传输的信号，使第2延迟元件的延迟设定值不发生变化，且和第1测量部的测量同步、而测量第2延迟元件中的延迟量；及延迟量计算部，用与所述第1测量部的测量的相应延迟量为同步、且由所述第2测量部测量所得的延迟量来补正第1测量部测得的各个延迟量，且计算出相对于第1延迟元件的各个延迟设定值的延迟量，其中，所述延迟量计算部生成第1计算结果，所述第1计算结果是从相对第2所述延迟设定值且由所述第1测量部测量的第2延迟量，减去相对第1所述延迟设定值且由所述第1测量部测量的第1延迟量而得；所述延迟量计算部生成第2计算结果，所述第2计算结果是从与所述第2延迟量的测量同步且由所述第2测量部测量的延迟量，减去与所述第1延迟量的测量同步且由所述第2测量部测量的延迟量而得；通过从所述第1计算结果减去所述第2计算结果，求得将延迟设定值从所述第1延迟设定值变更成所述第2延迟设定值时的所述第1延迟元件中的延迟量的变动量。
第2延迟元件也可以从与第1延迟元件共同的电源接受电源电压。延迟量计算部使用第2测量部的测量结果，补正由于第1延迟元件的电源电压的变动产生的、第1测量部的测量结果中的测量误差。第1测量部可以对第1延迟元件设定使第1延迟元件产生最小延迟量的延迟设定值，以作为第1延迟设定值。第2测量部对第2延迟元件设定使第2延迟元件产生最小延迟量的延迟设定值。第2延迟元件的延迟量的变动量相对于电源电压的变动量之比，与第1延迟元件的延迟量的变动量相对于电源电压的变动量之比相同。
在第1循环路径设定的第1传输电路、以及在第2循环路径设定的第2传输电路，也可以从与第1延迟元件共同的电源接受电源电压。第2传输电路的延迟量的变动量相对于电源电压的变动量之比，与第1传输电路的延迟量的变动量相对于电源电压的变动量之比相同。
在使第1延迟元件产生最小延迟量的情况中，第1延迟元件及第1循环路径中的延迟量、和在第2延迟元件产生最小延迟量的情况中的第2延迟元件及第2循环路径中的延迟量之差，与第2延迟设定值对应的第1延迟元件中的延迟量可以相等。
第2测量部设定第2延迟元件的延迟量，以使相对于第1循环路径中的循环周期的第2循环路径中的循环周期，具有以传送第1循环路径的信号，和传送第2循环路径的信号相互无干涉为条件而确定的周期差。
第2测量部依次对第2延迟元件设定不同的延迟设定值，根据通过第2循环路径传输的信号，进一步测量第2延迟元件中的各个延迟量。第1测量部根据通过第1循环路径传输的信号，在使延迟设定值不发生变化的状态下，与第2延迟部的测量同步，进一步测量第1延迟元件中的延迟量。延迟量计算部用与所述第2测量部的测量的相应的延迟量为同步、且由所述第1测量部测量所得的延迟量，来补正第2测量部测得的各个延迟量，进一步计算出相对于第2延迟元件的各个延迟设定值的延迟量。
在本发明的第2实施方式中提供一种测试装置，是测试被测器件的测试装置，包括：图案生成部，生成测试被测试器件的测试图案；多个波形成形部，根据给与的时序信号生成表示试验图案所示的电平的测试信号，且对应被测试器件的各个被测管脚而设置；时序发生部，生成时序信号；延迟电路，分别将时序信号延迟、并提供给各个波形成形部；判断部，根据被测器件输出的输出信号，判断被测器件的良否。延迟电路包括：第1延迟元件，以相应于被设定的延迟设定量的延迟量而延迟时序信号、并提供给第1波形成形部；第2延迟元件，以相应于被设定的延迟设定量的延迟量而延迟时序信号、并提供给第2波形成形部；初始化部，测量第1延迟元件及第2延迟元件相对各自的延迟设定值生成的延迟量，且进行第1延迟元件及第2延迟元件的初始化。初始化部包括：第1循环路径，向第1延迟元件输入第1延迟元件的输出信号；第2循环路径，向第2延迟元件输入第2延迟元件的输出信号；第1测量部，对第1延迟元件依次设定不同的延迟设定值，根据通过第1循环路径而传输的信号依次测量第1延迟元件中的各个延迟量；第2测量部，根据通过所述第2循环路径传输的信号，使所述第2延迟元件的所述延迟设定值不发生变化地，，和第1测量部的测量同步、而测量第2延迟元件中的延迟量；延迟量计算部，用与所述 第1测量部的测量的相应延迟量为同步、且由所述第2测量部测量所得的延迟量，来补正第1测量部测得的各个延迟量，且计算出相对于第1延迟元件的各个延迟设定值的延迟量，其中，所述延迟量计算部生成第1计算结果，所述第1计算结果是从相对第2所述延迟设定值且由所述第1测量部测量的第2延迟量，减去相对第1所述延迟设定值且由所述第1测量部测量的第1延迟量而得；所述延迟量计算部生成第2计算结果，所述第2计算结果是从与所述第2延迟量的测量同步且由所述第2测量部测量的延迟量，减去与所述第1延迟量的测量同步且由所述第2测量部测量的延迟量而得；通过从所述第1计算结果减去所述第2计算结果，求得将延迟设定值从所述第1延迟设定值变更成所述第2延迟设定值时的所述第1延迟元件中的延迟量的变动量。
本发明的第3实施方式提供一种半导体芯片，包括：工作电路；及延迟电路，使输入到工作电路的信号，或工作电路输出的信号延迟。所述延迟电路包括：第1延迟元件，以所设定的延迟设定值对应的延迟量使输入信号延迟；第2延迟元件，以所设定的延迟设定值对应的延迟量使输入信号延迟；初始化部，测量第1延迟元件分别相对于延迟设定值产生的延迟量，进行第1延迟元件的初始化。初始化部包括：第1循环路径，向第1延迟元件输入第1延迟元件的输出信号；第2循环路径，向第2延迟元件输入所述第2延迟元件的输出信号；第1测量部，对第1延迟元件依次设定不同的所述延迟设定值，根据通过第1循环路径传输的信号，依次测量第1延迟元件中的各个延迟量；第2测量部，根据通过第2循环路径传输的信号，使第2延迟元件的延迟设定值不发生变化，和第1测量部的测量同步、而测量第2延迟元件中的延迟量；延迟量计算部，用与所述第1测量部的测量的相应延迟量为同步、且由所述第2测量部测量所得的延迟量，来补正第1测量部测得的各个延迟量，且计算出相对于第1延迟元件的各个延迟设定值的延迟量，其中，所述延迟量计算部生成第1计算结果，所述第1计算结果是从相对第2所述延迟设定值且由所述第1测量部测量的第2延迟量，减去相对第1所述延迟设定值且由所述第1测量部测量的第1延迟量而得；所述延迟量计算部生成第2计算结果，所述第2计算结果是从与所述第2延迟量的测量同步且由所述第2测量部测量的延迟量，减去与所述第1延迟量的测量同步且由所述第2测量部测量的延迟量而得；通过从所述第1计算结果减去所述第2计算结果，求得将延迟设定值从所述第1延迟设定值变更成所述第2延迟设定值时的所述第1延迟元件中的延迟量的变动量。
在本发明的第4技术方案中，提供一种初始化方法，是进行延迟电路初始化的初始化方法，所述延迟电路包括：第1延迟元件，以对应所设定的延迟设定值的延迟量使输入信号延迟；第2延迟元件，以对应所设定的延迟设定值的延迟量使输入信号延迟；第1循环路径，向第1延迟元件输入第1延迟元件的输出信号；及第2循环路径，将所述第2延迟元件的输出信号输入到所述第2延迟元件。该初始化方法包括：第1测量阶段，对第1延迟元件依次设定不同的延迟设定值，根据通过第1循环路径传输的信号，依次测量第1延迟元件中的各个延迟量；第2测量阶段，根据通过所述第2循环路径传输的信号，使所述第2延迟元件的所述延迟设定值不发生变化地，和第1测量阶段实施的测量同步、而测量第2延迟元件中的延迟量；延迟量计算阶段，用与所述第1测量阶段的测量的相应延迟量为同步、且由所述第2测量阶段测量所得延迟量，来补正所述第1测量阶段中测得的各个延迟量，且计算出相对于第1延迟元件的各个延迟设定值的延迟量，其中，所述延迟量计算阶段包括：第1生成步骤，生成第1计算结果，所述第1计算结果是从相对第2所述延迟设定值且由所述第1测量阶段测量的第2延迟量，减去相对第1所述延迟设定值且由所述第1测量阶段测量的第1延迟量而得；第2生成步骤，生成第2计算结果，所述第2计算结果是从与所述第2延迟量的测量同步且由所述第2测量阶段测量的延迟量，减去与所述第1延迟量的测量同步且由所述第2测量阶段测量的延迟量而得；以及计算步骤，通过从所述第1计算结果减去所述第2计算结果，求得将延迟设定值从所述第1延迟设定值变更成所述第2延迟设定值时的所述第1延迟元件中的延迟量的变动量。
本发明的第5技术方案提供一种初始化电路，是对应延迟设定值使输入信号延迟输出，对第1延迟元件中的延迟量初始化用的初始化电路，包括：第1循环路径，将所述第1延迟元件的输出信号输入到所述第1延迟元件；第1测量部，对所述第1延迟元件依次设定不同的所述延迟设定值，且根据通过所述第1循环路径而传输的信号，依次测量所述第1延迟元件中的各个延迟量；第2延迟元件，按照延迟设定值使输入信号延迟输出；循环路径，将第2延迟元件的输出信号输入到第2延迟元件；第2测量部，根据通过所述第2循环路径传输的信号，使所述第2延迟元件的所述延迟设定值不发生变化地，和所述第1测量部的测量同步、，而测量第2延迟元件中的延迟量；以及延迟量计算部，用与所述第1测量部的测量的相应延迟量为同步、且由所述第2测量部测量所得的延迟量来补正所述第1测量部测得的各个延迟量，且计算出相对于所述第1延迟元件的各个延迟设定值的延迟量，其中，所述延迟量计算部生成第1计算结果，所述第1计算结果是从相对第2所述延迟设定值且由所述第1测量部测量的第2延迟量，减去相对第1所述延迟设定值且由所述第1测量部测量的第1延迟量而得，所述延迟量计算部生成第2计算结果，所述第2计算结果是从与所述第2 延迟量的测量同步且由所述第2测量部测量的延迟量，减去与所述第1延迟量的测量同步且由所述第2测量部测量的延迟量而得；通过从所述第1计算结果减去所述第2计算结果，求得将延迟设定值从所述第1延迟设定值变更成所述第2延迟设定值时的所述第1延迟元件中的延迟量的变动量。
另外，上述发明的概要，并未列举出本发明所必需的全部特征，这些特征群的变形组合也在本发明的权利范围之内。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是本发明的实施例涉及的延迟电路100的构成一例示意图。
图2是电源电压变动产生时的延迟量变动的一例示意图
图3是本发明的实施例涉及的测试装置200的构成一例示意图
图4是本发明的实施例涉及的半导体芯片400的构成一例示意图
图5是本发明的实施例涉及的根据程序动作的计算机1900的构成一例示意图
10：延迟元件 420：工作电路
12：传输电路 1900：计算机
20：初始化部 2000：CPU
22：多路调制转换器 2020：RAM
24：多路调制转换器 2010：ROM
26-1、26-2：测量部 2095：CD-ROM
28：延迟量计算部 2030：通信接口
100：延迟电路 2040：硬盘驱动器
102：电源 2050：软盘驱动器
110：图案发生部 2060：CD-ROM驱动器
120：时序发生部 2070：输入输出芯片
130：波形成形部 2075：图形控制器
140：判断部 2080：显示装置
200：试验装置 2082：主控制器
300：被测器件 2084：输入输出控制器
400：半导体芯片 2090：软磁盘机
410：基板
具体实施方式
以下，通过实施例对本发明进行说明，但本发明的权利范围并不限定于以下实施例，而且实施例中说明的特征的组合的全部并不一定都是本发明的必要特征。
图1是本发明的实施例涉及的延迟电路100的构成一例示意图。延迟电路100是使输入信号延迟输出的电路，延迟电路100包括：第1延迟元件10-1、第2延迟元件10-2、第1传输电路12-1、第2传输电路12-2、以及初始化部20。另外，在延迟电路100中，从电源102供给电源电压。在本例中，对于延迟电路100的各构成要素，从公共电源102供给电源电压。
第1延迟元件10-1及第2延迟元件10-2、以根据各自设定的延迟设定值的延迟量，而对于输入信号进行延迟。第1传输电路12-1使从第1延迟元件10-1输出的信号通过。另外，第2传输电路12-2使从第2延迟元件10-2输出的信号通过。第1传输电路12-1和第2传输电路12-2可以是让通过的信号产生给定的延迟的逻辑电路。另外，第1传输电路12-1和第2传输电路12-2可以产生比第1延迟元件10-1和第2延迟元件10-2大的延迟量。并且，第1传输电路12-1的延迟量和第2传输电路12-2的延迟量大致相同。
初始化部20测量第1延迟元件10-1及第2延迟元件10-2相对于各自的设定值而产生的延迟量，且进行第1延迟元件10-1及第2延迟元件10-2的初始化处理。初始化部20包括：第1循环路径、第2循环路径、第1测量部26-1、第2测量部26-2以及延迟量计算部28。第1循环路径将第1传输电路12-1所输出的信号输入到第1延迟元件10-1的输入端。在本例中的第1循环路径包括：多路调制转换器22-1(multiplexer，MUX)及多路调制转换器24-1。多路调制转换器24-1将传输电路12-1所输出的信号进行分歧(diverge)且接受，并输入到多路调制转换器22-1中。多路调制转换器22-1选择输入信号和从多路调制转换器22-1接受的循环信号的任何一个，输入到第1延迟元件10-1。
第2循环路径是，将第2传输电路12-2所输出的信号输入到第2延迟元件10-2的输入端。第2循环路径包括：多路调制转换器22-2及多路调制转换器24-2。多路调制转换器24-2具有与多路调制转换器24-1同样的功能，且多路调制转换器22-2具有与多路调制转换器22-1同样的功能。
在进行延迟电路100的初始化处理时，多路调制转换器22-1及多路调制转换器22-2将循环信号输入到对应的延迟元件10，另外，当延迟元件100实际工作时，多路调制转换器22-1及多路调制转换器22-2将输入信号输入到对应的延迟元件10中。
以下，说明进行第1延迟元件的初始化处理的情况，第1测量部26-1对第1延迟元件10-1依次设定不同的延迟设定值。另外，第1测量部26-1对于各自的延迟设定值，而测量从第1循环路径传送的信号的周期。在本例中，采用设定第1延迟元件10-1的延迟量接近零的第1延迟设定值，和将第1延迟元件的延迟量设定成给定值的第2延迟设定值进行说明。另外，设对应于第1延迟设定值而测量的循环周期为M1，设对应于第2延迟设定值而测量的循环周期为M2。如果使设定了第2延迟设定值时的第1延迟元件10-1中产生的延迟量为Tdly、使第1传输电路12-1中的延迟量为Toff[1]，则电源电压无变化的循环周期M1和M2可用下式给出。
M1＝Toff[1]
M2＝Toff[1]+Tdly
另外，第2测量部26-2在第2延迟元件10-2设定给定的延迟设定值，而测量经第2循环路径传输的信号周期。并且，第2测量部26-2与第1测量部26-1同步，且在不使第2延迟元件中的延迟设定值变化的状态下，测量第2循环路径传输的信号周期。在本例中，第2测量部26-2将第2延迟元件10-2的延迟量设定成接近于零，而测量循环周期。另外，设定与循环周期M1同时、由第2测量部26-2测量的循环周期为M3；设定与循环周期M2同时、由第2测量部26-2测量的循环周期为M4。若第2传输电路12-2中的延迟量为Toff[2]，则电源电压无变动的循环周期M3和M4可用下式给出。
M3＝M4＝Toff[2]
延迟量计算部28用第2测量部26-2同步测量的循环周期补正第1测量部26-1测量的各个循环周期(即，循环路径的延迟量)，并计算出相对于第1延迟元件10-1的每个延迟设定值的延迟量。第2测量部26-2在第2延迟元件10-2的延迟设定值无变化的状态下，与第1测量部26-1同步测量循环周期，因此可根据第2测量部26-2的测量结果检测出在测量循环周期M1和M2中所产生的电源电压变动。延迟量计算部28用第2测量部26-2的测量结果，来补正由于第1延迟元件10-1的电源电压变动所产生的第1测量部26-1的测量结果中的测量误差。
例如，延迟量计算部28根据以下公式，可以计算出相对于第2延迟设定值、而由第1延迟元件10-1所生成的延迟量D。
D＝(M2-M1)-(M4-M3)
另外，在本实施例中，对应第1延迟元件10-1及第2延迟元件10-2，而具有第1测量部26-1和第2测量部26-2。但是，当具有3个或3个以上的延迟元件10的时候，多路调制转换器24为了从3个或3个以上的延迟元件10测量延迟量，选择延迟元件10的输出、及补正用的延迟元件10的输 出，且分别输入到第1测量部26-1和第2测量部26-2。这种情况下，多路调制转换器24可以针对多个延迟元件10共同设置。另外，在本例中，对于第1延迟元件10-1和第2延迟元阵10-2给与共同的输入信号，但是，在其他例中，也可以分别独立给与输入信号。
图2是电源电压变动产生时的延迟量变动的一例示意图。如图2所示，第1延迟元件10-1及第1传输电路121的延迟量、以及第2延迟元件10-2及第2传输电路12-2的延迟量有时因为电源电压变动，在每个测量时刻T产长生变化。
说明在测量了循环周期M1和M3的时刻T1，和测量了循环周期M2和M4的时刻T2之间，由于产生电源电压变动，各自的延迟量减少了0.1％的情况。在这种情况下，可用下式推导出延迟量D：
D＝(M2-M1)-(M4-M3)
＝(Toff[1]×99.9％+Tdly×99.9％-Toff[1])-(Toff[2]×99.9％-Toff[2])
＝(Toff[2]-Toff[1])×0.1％+Tdly×99.9％ ···式(1)
这里，第1传送电路12-1中的延迟量Toff[1]和第2传送电路12-2中的延迟量Toff[2]大致相等。因此，电源变动引起的传输电路12的延迟量的变动带给测量结果的影响几乎为零。例如，若设Toff[1]＝10ns、Toff[2]＝9.9ns、Tdly＝100ps，则传输电路12的延迟量的变动，带给测量结果的测量误差为：(9.9ns-10ns)×0.1％＝0.1ps。这样，对延迟量Tdly的测量结果几乎没有影响。
与此相比，在现有的测试方法中，当电源电压变动造成的传输电路的延迟量发生0.1％的变动时，带给测量结果的测量误差为：10ns×0.1％＝10ps，在这种情况下，对延迟量Tdly的测量结果产生10％左右的影响。
这样，本例中的初始化部20可降低延迟量的测量误差。另外，本例中延迟量的测量虽然在传输电路12的延迟量比延迟元件10的延迟量大时特别有效，但是，在传输电路12的延迟量小时，也可以比现有的延迟量测量减小误差。例如，在不设定传输电路12时，或者传输电路12中的延迟量接近零时，也可以根据第2延迟元件10-2的延迟量的变动量检测出电源电压变动的变动量，且根据该检测结果补正第1延迟元件10-1的延迟量的测量结果，进而高精度测量第1延迟元件10-1的延迟量。
另外，延迟量计算部28如公式(1)所示，生成第1计算结果(M2-M1)，此第1计算结果(M2-M1)是从相对第1延迟设定值且由第1测量部26-1测 量的第1延迟量M2，减去相对第1延迟设定值且由第1测量部26-1测量的第2延迟量M1而得；延迟量计算部28生成第2计算结果(M4-M3)，此第2计算结果(M4-M3)是从与第1延迟量M2的测量同步且由第2测量部26-2测量的延迟量M4，减去与第2延迟量M1的测量同步且由第2测量部26-2测量的延迟量M3而得。通过从第1计算结果减去第2计算结果，求得将延迟设定值从所述第2延迟设定值变更成第1延迟设定值时的第1延迟元件10-1中的延迟量的变动量Tdly，但延迟计算部28运算各延迟量的顺序，不限定于上述的顺序。延迟量计算部28可按照与式(1)等价的公式所显示的顺序计算各个延迟量。
另外，第1延迟元件10-1及第2延迟元件10-2中，相对于电源电压的变动量的延迟量的变动量之比，优选大致相等。例如，第1延迟元件10-1和第2延迟元件10-2也可以具有同一电路构成。并且，也可以是由同一材料而形成。另外，在第1传输电路12-1及第2传输电路12-2中，延迟量的变动量相对于所述电源电压的变动量之比可以大致相同。例如，第1传输电路12-1和第2传输电路12-2也可以具有同一电路构成。并且，也可以是由相同材料而形成。
在使第1延迟元件10-1产生最小延迟量的情况中，第1延迟元件10-1及第1传输电路12-1中的延迟量Toff[1]、和在第2延迟元件10-2产生最小延迟量的情况中，第2延迟元件10-2及所述第2传输电路12-2中的延迟量Toff[2]之差，可以与对应于第2延迟设定值的延迟量Tdly相等。也就是，可将第1传输电路12-1及第2传输电路12-2的延迟量设定成：Toff[2]-Toff[1]等于Tdly。此时，优选的是，第1传输电路12-1及第2传输电路12-2的延迟量是可变的。这样，如公式(1)所示，在传输电路12中产生的测量误差，可以和在第1延迟元件10-1中产生的测量误差相抵消，从而，可进一步高精度测量延迟量。
另外，在第1循环路径中的循环周期、和在第2循环路径中的循环周期的周期差小于给定值时，经这些循环路径传输的信号相互干涉，且有时循环周期发生变化。例如，有时这些循环周期变成大致一样。这样，第2测量部26-2可以在设定第2延迟元件10-2的延迟量时，以这些循环路径传输的信号不产生相互干涉为条件，而设定规定的周期差。另外，第2测量部26-2也可以设定第2传输电路12-2的延迟量。延迟电路100使第2延迟元件10-2的延迟量顺次变化，可以通过使第1测量部26-1和第2测量部26-2同时测量循环周期，预先测量相互干涉产生的周期差。
另外，以上的例子中，说明了与第1延迟设定值对应的延迟量约为零时的情况。在其他例子中，与第1延迟设定值对应的延迟量可以不是约为零。这种情况下，与第2延迟设定值对应的延迟量可以作为来自于第1延 迟设定值对应的延迟量的变动量而进行测量。还有，第2测量部26-2也可以在第2延迟元件10-2设定和第1延迟设定值大致一致的延迟设定值。
另外，在上述例子中，关于第1延迟元件10-1而测量了相对于延迟设定值的延迟量，但延迟量计算部28也可以关于第2延迟元件10-2，而测量相对于延迟设定值的延迟量。在这种情况下，第2测量部26-2对第2延迟元件10-2依次设定不同的延迟设定值，且根据第2循环路径传输的信号，进一步测量第2延迟元件10-2中的每个延迟量。还有，第1测量部26-1在不改变延迟设定值的状态下，与第2测量部26-2同步地进而测量第1延迟元件10-1中的延迟量。还有，延迟量计算部28，以与式(1)相关而说明的方法，计算出第2延迟元件10-2的延迟量。另外，当不测量第2延迟元件10-2的延迟量时，第2延迟元件10-2可以是生成固定延迟量的延迟元件。
另外，以上的例子中，降低由于第1延迟元件10-1的电源电压的变动造成的测量误差。但在其他例子中，延迟量计算部28也可以降低由于第1延迟元件10-1的温度变动造成的测量误差。在这种场合，降低测量误差的测量方法、和上述降低电源电压的变动的测量误差的测量方法相同。这里，所谓第1延迟元件10-1的温度也可以是第1延迟元件10-1周围的温度、基板温度、或第1延迟元件10-1的元件温度。
并且，降低第1延迟元件10-1的温度变动造成的测量误差时，第2延迟元件10-2优选为设置在第1延迟元件10-1的近旁。另外，在降低电源电压的变动的测量误差的情况下，第2延迟元件10-2和第1延迟元件10-1也可以从不同的电源接受电源电压。这里，所说的第1延迟元件10-1的近旁也可以是与第1延迟元件10-1和第2延迟元件10-2的温差小于规定值的位置。并且，存在3个或3个以上的延迟元件10时，可以将位于最接近第1延迟元件10-1位置上的延迟元件10作为第2延迟元件10-2。另外，还可以在距发热源的距离和第1延迟元件10-1大致相等的位置上设置第2延迟元件10-2。
图3是本发明的实施例涉及的测试装置200的构成一例示意图。测试装置200是测试半导体电路等被测器件300(DUT)的装置，包括：图案发生部110、时序发生部120、延迟电路100、多个波形成形部130、及判断部140。
图案发生部110生成用于测试被测器件300的测试图案。例如，图案发生部110也可以生成以下的测试图案，此测试图案表示输入到被测器件300中的测试信号的逻辑图案。
多个波形成形部130与被测试器件300的多个被测管脚一对一地对应设置。每个波形成形部130对应给予的时序信号，生成表示测试图案的电平的测试信号，且输入到对应的被测管脚。
时序发生部120生成给定的周期时序信号。时序发生部120例如也可以是PLL电路。另外，延迟电路100对每个波形成形部130分别延迟提供时间信号。延迟电路100可以具有与图1所示的延迟电路100相同的构成。
例如，延迟电路100也可以在多个波形成形部130中，一对一地对应具有如图1所示的多个延迟元件10。各个延迟元件10使时序信号在规定的相位独立延迟，且提供给对应的波形成形部130。
判断部140根据被测器件300输出的输出信号，判断被测器件300的好坏。例如，判断部140通过将该输出信号和给予的期待值信号进行比较，判断被测器件300的好坏。
根据本例中的测试装置200，由于能够精确地初始化延迟电路100中的延迟量，所以能够高精度测试被测器件300。另外，延迟电路100具有3个或3个以上的延迟元件10，且分别将每个延迟元件10作为图1中说明过的第1延迟元件10-1进行初始化时，延迟元件100也可以将最接近该延迟元件10的延迟元件10作为图1中说明过的第2延迟元件10-2。另外，延迟电路100由多个芯片形成时，延迟电路100将在同一芯片上形成的延迟元件10作为图1中说明过的第1延迟元件10-1及第2延迟元件10-2。
另外，判断部140根据所给与的选通信号，进行被测器件300的输出信号的取样时，时序发生部120也可以生成该选通信号。这种情况下，延迟电路100也可以延迟该选通信号且提供给判断部140。判断部140对应被测器件300的多个输出管脚，并且，在判断部140具有多个时序比较器时，延迟电路100也可以将选通信号分别独立地进行延迟、且提供给各个时序比较器。
图4是本发明的实施例涉及的半导体芯片400的构成一例示意图。半导体芯片400包括：基板410、工作电路420、及延迟电路100。工作电路420、及延迟电路100形成在基板上，基板410例如是半导体基板。
工作电路420例如是对应输入信号而输出输出信号的电路。延迟电路100至少设置在工作电路420的输入侧或输出侧中的一侧。延迟电路100使输入到工作电路420的信号延迟，或使工作电路420的输出信号延迟。延迟电路100是和图1相关说明的延迟电路100为同一电路。
多个延迟元件10可以对应工作电路420的多个输入输出管脚设置，另外与多个工作电路420对应设置也可以。根据本例中的半导体芯片400，可以使工作电路420的输入输出信号高精度延迟。而且，延迟电路100还可以使工作电路420内部传输的信号延迟。
图5是本发明的实施例涉及的根据程序而动作的计算机1900的构成一例示意图。计算机1900基于安装的程序，具有图1中说明过的初始化部20的功能。例如，该程序使计算机1900具有图1相关说明过的第1测量部 26-1、第2测量部26-2及延迟量计算部28的功能。包括
本实施例涉及的计算机1900包括：CPU外围部、输入输出部以及令牌(legacy)输入输出部。CPU外围部包括：通过主控制器2082相互连接的CPU 2000、RAM 2020、图形控制器2075，以及显示装置2080。输入输出部包括：通过输入输出控制器2084与主控制器2082连接的通信接口2030、硬盘驱动器2040、以及CD-ROM驱动器2060。令牌输入输出部包括：与输入输出控制器2084连接的ROM 2010、软盘驱动器205以及输入输出芯片2070。
主控制器2082与RAM 2020、和以高速传输速率存取RAM 2020的CPU
2000及图形控制器2075连接。CPU 2000根据ROM 2010、RAM 2020中所存储的程序而工作、且进行各部控制。图形控制器2075获取在CPU 2000等设置在RAM 2020内部的图框缓冲器(frame buffer)上生成的图像数据，且使图像数据在显示装置上显示。也可用以下方式取代，以图形控制器2075在内部包含用于存储CPU 2000等生成的图像数据的图框缓冲器来代替。
输入输出控制器2084连接主控制器2082和作为比较高速的输入输出装置的通信接口2030、硬盘驱动器2040、及CD-ROM驱动器2060。通信接口2030借助网络与其他装置通信。硬盘驱动器2040存储计算机1900内的CPU 2000使用的程序及数据。CD-ROM驱动器2060从CD-ROM 2095读取程序或数据，通过RAM 2020提供给硬盘驱动器2040。
在输入输出控制器2084上连接ROM 2010、和软盘驱动器2050、及输入输出芯片2070的比较低速的输入输出装置。ROM 2010存储计算机1900起动执行时的引导程序(boot program)和依存于计算机1900的硬件的程序等。软盘驱动器2050读取来自软盘2090的程序或数据，通过RAM 2020提供给硬盘驱动2040。输入输出芯片2070通过软盘驱动器2050，以及，例如通过串行端口(parallel port)、并行端口(serial port)、键盘端口、鼠标端口等连接各输入输出装置。
借由RAM 2020提供给硬盘驱动器2040的程序，可以存储到软盘2090、CD-ROM 2095以及IC卡等纪录媒体中，且根据用户而提供。程序从存储介质读出，经过RAM 2020安装到计算机1900内的硬磁盘驱动器2040中，以在CPU 2000中执行。
该程序安装到计算机1900。在CPU 2000等运行该程序，使计算机1900具有以上所述的初始化部20的功能。
以上所示程序也可以保存在外部存储介质中。作为存储介质，除软盘2090、CD-ROM 2095以外，还可以使用DVD、CD等光学存储介质、MO等光磁存储介质、磁带媒体、IC卡等半导体存储器等。另外还可以使用专用通信网络或因特网所连接的服务器系统中设置的硬盘或RAM等记忆装 置作为存储介质，借助网络将程序提供给计算机1900。
以上，采用实施方式说明了本发明，但是本发明的技术范围不局限于上述实施方式所记述的范围，本领域的技术人员可以对上述实施方式加以各种各样的变形和改良，此类施加变形或改良后的实施方式，由权利要求所记载的内容涵盖，也包含在本发明的技术范围之内。
从以上说明可以明确，根据本发明能够精确地测量延迟元件的延迟量。
Claims (14)
1.一种延迟电路，是使输入信号延迟输出的延迟电路，其特征在于所述延迟电路包括：
第1延迟元件，以对应所设定的延迟设定值的延迟量、使所述输入信号延迟；
第2延迟元件，以对应所设定的延迟设定值的延迟量、使所述输入信号延迟；
初始化部，测量所述第1延迟元件，相对各个所述延迟设定值产生的延迟量，且进行所述第1延迟元件的初始化；
其中，所述初始化部包括：
第1循环路径，将所述第1延迟元件的输出信号输入到所述第1延迟元件；
第1测量部，对所述第1延迟元件依次设定不同的所述延迟设定值，且根据通过所述第1循环路径而传输的信号，依次测量所述第1延迟元件中的各个延迟量；
第2循环路径，将所述第2延迟元件的输出信号输入到所述第2延迟元件；
第2测量部，根据通过所述第2循环路径传输的信号，使所述第2延迟元件的所述延迟设定值不发生变化地，和所述第1测量部的测量同步、而测量所述第2延迟元件中的延迟量；以及
延迟量计算部，用与所述第1测量部的测量的相应延迟量为同步、且由所述第2测量部测量所得的延迟量来补正所述第1测量部测得的各个延迟量，且计算出相对于所述第1延迟元件的各个延迟设定值的延迟量，
其中，所述延迟量计算部生成第1计算结果，所述第1计算结果是从相对第2所述延迟设定值且由所述第1测量部测量的第2延迟量，减去相对第1所述延迟设定值且由所述第1测量部测量的第1延迟量而得；
所述延迟量计算部生成第2计算结果，所述第2计算结果是从与所述第2延迟量的测量同步且由所述第2测量部测量的延迟量，减去与所述第1延迟量的测量同步且由所述第2测量部测量的延迟量而得；
通过从所述第1计算结果减去所述第2计算结果，求得将延迟设定值从所述第1延迟设定值变更成所述第2延迟设定值时的所述第1延迟元件中的延迟量的变动量。
2.根据权利要求1所述的延迟电路，其特征在于：
所述第2延迟元件从与所述第1延迟元件共同的电源接受电源电压，
所述延迟量计算部使用所述第2测量部的测量结果，补正由于所述第1 延迟元件的电源电压的变动产生的、所述第1测量部的测量结果中的测量误差。
3.根据权利要求1所述的延迟电路，其特征在于：
所述第2延迟元件的延迟量的变动量相对于所述电源电压的变动量之比，与所述第1延迟元件的延迟量的变动量相对于所述电源电压的变动量之比相同。
4.根据权利要求2所述的延迟电路，其特征在于：
在所述第1循环路径设定的第1传输电路、以及在所述第2循环路径设定的第2传输电路，从与所述第1延迟元件共同的电源接受电源电压。
5.根据权利要求4所述的延迟电路，其特征在于：
所述第2传输电路的延迟量的变动量相对于所述电源电压的变动量之比，与所述第1传输电路的延迟量的变动量相对于所述电源电压的变动量之比相同。
6.根据权利要求5所述的延迟电路，其特征在于：
在所述第1延迟元件产生最小延迟量的情况中，所述第1延迟元件及所述第1循环路径中的延迟量、和在所述第2延迟元件产生最小延迟量的情况中的所述第2延迟元件及所述第2循环路径中的延迟量之差，与所述第2延迟设定值对应的所述第1延迟元件中的延迟量相等。
7.根据权利要求6所述的延迟电路，其特征在于：
在所述第2测量部，将所述第2延迟元件的延迟量设定成：相对于所述第1循环路径中的循环周期的所述第2循环路径中的循环周期，具有以所述第1循环路径传输的信号，和所述第2循环路径传输的信号相互无干涉为条件而确定的周期差。
8.根据权利要求1所述的延迟电路，其特征在于：
所述第2测量部，对所述第2延迟元件依次设定不同的所述延迟设定值，根据通过所述第2循环路径传输的信号，进一步测量所述第2延迟元件中的各个延迟量，
所述第1测量部，根据通过所述第1循环路径传输的信号，在使所述延迟设定值不发生变化的状态下，与所述第2测量部的测量同步，进一步测量所述第1延迟元件中的延迟量，
所述延迟量计算部，用与所述第2测量部的测量的相应的延迟量为同步、且由所述第1测量部测量所得的延迟量，来补正所述第2测量部测得的各个延迟量，进一步计算出相对于所述第2延迟元件的各个延迟设定值的延迟量。
9.根据权利要求1所述的延迟电路，其特征在于：
所述第2延迟元件设置在所述第1延迟元件的近旁，
所述延迟量计算部使用所述第2测量部的测量结果，补正因所述第1延迟元件的温度变动产生的所述第1测量部的测量结果中的测量误差。
10.一种测试装置，是测试被测器件的测试装置，其特征在于所述测试装置包括：
图案发生部，生成测试所述被测试器件的测试图案；
多个波形成形部，根据给与的时序信号生成表示所述试验图案所示的电平的测试信号，且对应所述被测试器件的各个被测管脚而设置；
时序发生部，生成所述时序信号；
延迟电路，分别将所述时序信号延迟、并提供给各个所述波形成形部；
判断部，根据所述被测器件输出的输出信号，判断所述被测器件的良否；
其中，所述延迟电路包括：
第1延迟元件，以相应于被设定的延迟设定量而建迟所述时序信号，且提供给第1所述波形成形部；
第2延迟元件，以相应于被设定的延迟设定量而延迟所述时序信号，且提供给第2所述波形成形部；
初始化部，测量所述第1延迟元件及所述第2延迟元件相对各自的所述延迟设定值生成的延迟量，且进行所述第1延迟元件及所述第2延迟元件的初始化；
其中，所述初始化部包括：
第1循环路径，向所述第1延迟元件输入所述第1延迟元件的输出信号；
第1测量部，对所述第1延迟元件依次设定不同的所述延迟设定值，根据通过所述第1循环路径而传输的信号依次测量所述第1延迟元件中的各个延迟量；
第2循环路径，将所述第2延迟元件的输出信号输入到所述第2延迟元件；
第2测量部，根据通过所述第2循环路径传输的信号，使所述第2延迟元件的所述延迟设定值不发生变化地，和所述第1测量部的测量同步、而测量所述第2延迟元件中的延迟量；以及
延迟量计算部，用与所述第1测量部的测量的相应延迟量为同步、且由所述第2测量部测量所得的延迟量来补正所述第1测量部测得的各个延迟量，且计算出相对于所述第1延迟元件的各个延迟设定值的延迟量，
其中，所述延迟量计算部生成第1计算结果，所述第1计算结果是从相对第2所述延迟设定值且由所述第1测量部测量的第2延迟量，减去相对第1所述延迟设定值且由所述第1测量部测量的第1延迟量而得；
所述延迟量计算部生成第2计算结果，所述第2计算结果是从与所述
第2延迟量的测量同步且由所述第2测量部测量的延迟量，减去与所述第1
延迟量的测量同步且由所述第2测量部测量的延迟量而得；
通过从所述第1计算结果减去所述第2计算结果，求得将延迟设定值从所述第1延迟设定值变更成所述第2延迟设定值时的所述第1延迟元件中的延迟量的变动量。
11.一种半导体芯片，其特征在于包括：
工作电路；以及
延迟电路，使输入到所述工作电路的信号，或所述工作电路输出的信号延迟；
其中，所述延迟电路包括：
第1延迟元件，按照设定的延迟设定值的延迟量使输入信号延迟；
第2延迟元件，按照设定的延迟设定值的延迟量使所述输入信号延迟；
初始化部，测量所述第1延迟元件分别相对于所述延迟设定值而产生的延迟量，进行所述第1延迟元件的初始化；
其中，所述初始化部包括：
第1循环路径，向所述第1延迟元件输入所述第1延迟元件的输出信号；
第1测量部，对所述第1延迟元件依次设定不同的所述延迟设定值，且根据通过所述第1循环路径传输的信号，依次测量所述第1延迟元件中的各个延迟量；
第2循环路径，将所述第2延迟元件的输出信号输入到所述第2延迟元件；
第2测量部，根据通过所述第2循环路径传输的信号，使所述第2延迟元件的所述延迟设定值不发生变化地，和所述第1测量部的测量同步、而测量所述第2延迟元件中的延迟量；
延迟量计算部，用与所述第1测量部的测量的相应延迟量为同步、且由所述第2测量部测量所得的延迟量，来补正所述第1测量部测得的各个延迟量，且计算出相对于所述第1延迟元件的各个延迟设定值的延迟量，
其中，所述延迟量计算部生成第1计算结果，所述第1计算结果是从相对第2所述延迟设定值且由所述第1测量部测量的第2延迟量，减去相对第1所述延迟设定值且由所述第1测量部测量的第1延迟量而得；
所述延迟量计算部生成第2计算结果，所述第2计算结果是从与所述第2延迟量的测量同步且由所述第2测量部测量的延迟量，减去与所述第1延迟量的测量同步且由所述第2测量部测量的延迟量而得；
通过从所述第1计算结果减去所述第2计算结果，求得将延迟设定值 从所述第1延迟设定值变更成所述第2延迟设定值时的所述第1延迟元件中的延迟量的变动量。
12.根据权利要求11所述的半导体芯片，其特征在于：
所述第2延迟元件从与所述第1延迟元件共同的电源接受电源电压，
所述延迟量计算部使用所述第2测量部的测量结果，补正由于所述第1延迟元件的电源电压的变动产生的、所述第1测量部的测量结果中的测量误差。
13.一种初始化方法，是对延迟电路进行初始化的初始化方法，所述延迟电路包括：第1延迟元件，以对应所设定的延迟设定值的延迟量使输入信号延迟；第2延迟元件，以对应所设定的延迟设定值的延迟量使所述输入信号延迟；第1循环路径，对所述第1延迟元件输入所述第1延迟元件的输出信号；及第2循环路径，将所述第2延迟元件的输出信号输入到所述第2延迟元件；
所述初始化方法的特征在于包括：
第1测量阶段，对所述第1延迟元件依次设定不同的所述延迟设定值，且根据通过所述第1循环路径传输的信号，依次测量所述第1延迟元件中的各个延迟量；
第2测量阶段，根据通过所述第2循环路径传输的信号，使所述第2延迟元件的所述延迟设定值不发生变化地，和所述第1测量阶段实施的测量同步、而测量所述第2延迟元件中的延迟量；
延迟量计算阶段，用与所述第1测量阶段的测量的相应延迟量为同步、且由所述第2测量阶段测量所得的延迟量，来补正所述第1测量阶段测得的各个延迟量，且计算出相对于所述第1延迟元件的各个延迟设定值的延迟量，
其中，所述延迟量计算阶段包括：
第1生成步骤，生成第1计算结果，所述第1计算结果是从相对第2所述延迟设定值且由所述第1测量阶段测量的第2延迟量，减去相对第1所述延迟设定值且由所述第1测量阶段测量的第1延迟量而得；
第2生成步骤，生成第2计算结果，所述第2计算结果是从与所述第2延迟量的测量同步且由所述第2测量阶段测量的延迟量，减去与所述第1延迟量的测量同步且由所述第2测量阶段测量的延迟量而得；以及
计算步骤，通过从所述第1计算结果减去所述第2计算结果，求得将延迟设定值从所述第1延迟设定值变更成所述第2延迟设定值时的所述第1延迟元件中的延迟量的变动量。
14.一种初始化电路，是对应延迟设定值使输入信号延迟输出，对第1延迟元件中的延迟量初始化用的初始化电路，其特征在于所述初始化电路 包括：
第1循环路径，将所述第1延迟元件的输出信号输入到所述第1延迟元件；
第1测量部，对所述第1延迟元件依次设定不同的所述延迟设定值，且根据通过所述第1循环路径而传输的信号，依次测量所述第1延迟元件中的各个延迟量；
第2延迟元件，按照延迟设定值使所述输入信号延迟输出；
第2循环路径，将所述第2延迟元件的输出信号输入给所述第2延迟元件；
第2测量部，根据通过所述第2循环路径传输的信号，使所述第2延迟元件的所述延迟设定值不发生变化地，和所述第1测量部的测量同步、而测量所述第2延迟元件中的延迟量；以及
延迟量计算部，用与所述第1测量部的测量的相应延迟量为同步、且由所述第2测量部测量所得的延迟量来补正所述第1测量部测得的各个延迟量，且计算出相对于所述第1延迟元件的各个延迟设定值的延迟量，
其中，所述延迟量计算部生成第1计算结果，所述第1计算结果是从相对第2所述延迟设定值且由所述第1测量部测量的第2延迟量，减去相对第1所述延迟设定值且由所述第1测量部测量的第1延迟量而得；
所述延迟量计算部生成第2计算结果，所述第2计算结果是从与所述第2延迟量的测量同步且由所述第2测量部测量的延迟量，减去与所述第1延迟量的测量同步且由所述第2测量部测量的延迟量而得；
通过从所述第1计算结果减去所述第2计算结果，求得将延迟设定值从所述第1延迟设定值变更成所述第2延迟设定值时的所述第1延迟元件中的延迟量的变动量。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006-226478 | 2006-08-23 | ||
| JP2006226478A JP4849996B2 (ja) | 2006-08-23 | 2006-08-23 | 遅延回路、試験装置、プログラム、半導体チップ、イニシャライズ方法、および、イニシャライズ回路 |
| JP2006226478 | 2006-08-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101145770A CN101145770A (zh) | 2008-03-19 |
| CN101145770B true CN101145770B (zh) | 2012-07-18 |
Family
ID=38973472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710143083XA Expired - Fee Related CN101145770B (zh) | 2006-08-23 | 2007-08-22 | 延迟电路、测试装置、半导体芯片、初始化电路及初始化方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7987062B2 (zh) |
| JP (1) | JP4849996B2 (zh) |
| KR (1) | KR20080019180A (zh) |
| CN (1) | CN101145770B (zh) |
| DE (1) | DE102007040168A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9872376B2 (en) * | 2011-09-30 | 2018-01-16 | Varian Medical Systems, Inc. | Medical linear accelerator signal analyzer and display device |
| US8786474B1 (en) * | 2013-03-15 | 2014-07-22 | Kabushiki Kaisha Toshiba | Apparatus for programmable metastable ring oscillator period for multiple-hit delay-chain based time-to-digital circuits |
| US11131706B2 (en) * | 2015-12-08 | 2021-09-28 | International Business Machines Corporation | Degradation monitoring of semiconductor chips |
| CN110716120B (zh) * | 2018-07-12 | 2021-07-23 | 澜起科技股份有限公司 | 芯片自动测试设备的通道延时偏差的校准方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1159586A (zh) * | 1995-12-21 | 1997-09-17 | 株式会社艾德温特斯特 | 测量延迟时间的方法和用于这种方法的随机脉冲链发生电路 |
| JP2002071759A (ja) * | 2000-08-31 | 2002-03-12 | Advantest Corp | 半導体試験装置及び遅延時間測定方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323707Y2 (zh) * | 1986-05-22 | 1991-05-23 | ||
| JPH021620A (ja) * | 1987-11-30 | 1990-01-05 | Toshiba Corp | 電圧制御発振回路 |
| JP2813188B2 (ja) * | 1989-01-27 | 1998-10-22 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| US5491673A (en) * | 1994-06-02 | 1996-02-13 | Advantest Corporation | Timing signal generation circuit |
| JPH08226957A (ja) * | 1995-02-21 | 1996-09-03 | Advantest Corp | 半導体試験装置のタイミング補正装置 |
| JPH0961503A (ja) * | 1995-08-21 | 1997-03-07 | Advantest Corp | 半導体試験装置における試験信号のタイミング校正装置 |
| JP2001215261A (ja) * | 2000-02-03 | 2001-08-10 | Advantest Corp | 半導体デバイス試験装置のタイミング校正装置 |
| JP4651804B2 (ja) * | 2000-11-02 | 2011-03-16 | 株式会社アドバンテスト | 半導体試験装置 |
| JP2002359289A (ja) * | 2001-03-29 | 2002-12-13 | Mitsubishi Electric Corp | プロセスモニタ回路を備えた半導体装置、その試験方法、並びにその製造方法 |
| JP4133814B2 (ja) * | 2001-07-27 | 2008-08-13 | 株式会社アドバンテスト | タイミング発生器及び半導体試験装置 |
| DE10231419B4 (de) * | 2002-07-11 | 2015-01-29 | Qimonda Ag | Vorrichtung und Verfahren zur Kalibrierung von Signalen |
| US6727740B2 (en) * | 2002-08-29 | 2004-04-27 | Micron Technology, Inc. | Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals |
| JP4125138B2 (ja) * | 2003-01-09 | 2008-07-30 | 株式会社日立製作所 | 半導体試験装置 |
-
2006
- 2006-08-23 JP JP2006226478A patent/JP4849996B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-15 US US11/763,448 patent/US7987062B2/en not_active Expired - Fee Related
- 2007-08-21 DE DE102007040168A patent/DE102007040168A1/de not_active Withdrawn
- 2007-08-22 CN CN200710143083XA patent/CN101145770B/zh not_active Expired - Fee Related
- 2007-08-22 KR KR1020070084553A patent/KR20080019180A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1159586A (zh) * | 1995-12-21 | 1997-09-17 | 株式会社艾德温特斯特 | 测量延迟时间的方法和用于这种方法的随机脉冲链发生电路 |
| JP2002071759A (ja) * | 2000-08-31 | 2002-03-12 | Advantest Corp | 半導体試験装置及び遅延時間測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102007040168A1 (de) | 2008-02-28 |
| CN101145770A (zh) | 2008-03-19 |
| KR20080019180A (ko) | 2008-03-03 |
| JP4849996B2 (ja) | 2012-01-11 |
| US20080048750A1 (en) | 2008-02-28 |
| JP2008053914A (ja) | 2008-03-06 |
| US7987062B2 (en) | 2011-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363509B1 (en) | Method and apparatus for transforming system simulation tests to test patterns for IC testers | |
| CN101145770B (zh) | 延迟电路、测试装置、半导体芯片、初始化电路及初始化方法 | |
| US6480799B2 (en) | Method and system for testing RAMBUS memory modules | |
| US7036055B2 (en) | Arrangements for self-measurement of I/O specifications | |
| US7619404B2 (en) | System and method for testing integrated circuit timing margins | |
| US7644324B2 (en) | Semiconductor memory tester | |
| WO2003098240A1 (en) | Event based ic test system | |
| JP4072322B2 (ja) | イベント型半導体テストシステム | |
| CN1938788A (zh) | 测试装置、相位调整方法及存储器控制器 | |
| US6907585B2 (en) | Semiconductor integrated circuit and its design methodology | |
| US7535242B2 (en) | Interface test circuit | |
| JP5143836B2 (ja) | 検出装置及び試験装置 | |
| US7184936B1 (en) | Timing variation measurement system and method | |
| JP2006526146A (ja) | 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法 | |
| US7933728B2 (en) | Skew measurement apparatus, skew measurement method, recording media and test apparatus | |
| US20090281747A1 (en) | Signal measurement apparatus, signal measurement method, recording media and test apparatus | |
| JP5695985B2 (ja) | 複合的に時間測定を行う方法および装置 | |
| JP2007024524A (ja) | 試験装置、制御方法、および制御プログラム | |
| WO2000013186A1 (en) | Method and system for timing control in the testing of rambus memory modules | |
| US7062733B1 (en) | Method and apparatus for delay line calibration | |
| US8560994B1 (en) | Enabling statistical testing using deterministic multi-corner timing analysis | |
| Sauer et al. | Estimation of component criticality in early design steps | |
| CN104866638A (zh) | 用于dram 系统的验证方法 | |
| JP2003279629A (ja) | パルス発生回路およびパルス発生回路を用いた半導体試験装置、および半導体試験方法および半導体装置の製造方法 | |
| JP2001143496A (ja) | 半導体テスト装置、半導体メモリテスト装置および半導体メモリテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 Termination date: 20130822 |