CN101145547A - 一种降低微波单片集成电路驻波比的地线布图图形 - Google Patents
一种降低微波单片集成电路驻波比的地线布图图形 Download PDFInfo
- Publication number
- CN101145547A CN101145547A CN 200610112932 CN200610112932A CN101145547A CN 101145547 A CN101145547 A CN 101145547A CN 200610112932 CN200610112932 CN 200610112932 CN 200610112932 A CN200610112932 A CN 200610112932A CN 101145547 A CN101145547 A CN 101145547A
- Authority
- CN
- China
- Prior art keywords
- ground wire
- standing
- wave ratio
- microstrip line
- mmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009467 reduction Effects 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 241001657258 Pachycare flavogriseum Species 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 230000000630 rising effect Effects 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 abstract 1
- 230000035945 sensitivity Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种降低微波单片集成电路(MMIC)驻波比的地线布图图形，其特征在于，该地线布图图形至少包括一个图形单元，所述图形单元由印制在印刷电路板和版图平面上投影图形为z形的信号微带线，以及沿所述信号微带线分布的地线接地通孔构成。利用本发明，降低了因金属跳线的电感以及片内隔直电容的工艺误差带来的驻波比的升高，并且比较方便安装调整驻波比所需的元件，不会带来太大的寄生电感，进而降低了输入输出端对于阻抗虚部变化引起不匹配的敏感度，改善了驻波比，提高了MMIC单片测试的成功率。
Description
技术领域
本发明涉及印刷电路板(PCB)或版图(layout)布线技术领域，尤其涉及一种降低微波单片集成电路(MMIC)驻波比的地线布图图形。
背景技术
随着大规模集成电路的特征尺寸越来越小，印刷电路板(PCB)或版图(layout)中寄生电容、寄生电感、电阻都对集成电路的性能产生着越来越大的影响。
虽然在理想的情况下，接地平面所处电势应该是一个等电位的电势为0的接地平面，但是由于在印刷电路板(PCB)或版图(layout)地线布局中，由于寄生电容、寄生电感、电阻的影响，当地线布局不周，或者地线远离被测元件(DUT)时会产生很大的电磁场干扰，导致被测元件性能的变坏甚至是完全失效。
因此，地线布局在大规模集成电路测试时，特别是输入输出端除了需要计算接地通孔与信号微带之间的距离以外，对于信号微带的宽度、信号微带与接地平面之间的距离都有严格的要求。
在地线布局方面，首先考虑的是采用何种接地方式。一般来说接地结构分为系统地，模拟地，数字地，屏蔽地。按接地方式来说分为单点接地，多点接地，复合接地，悬浮接地。对于MMIC而言，一般所使用的印刷电路板均为双面板，并且地平面所占面积较大，因此并未采用复合接地和悬浮接地方式。
单点接地方式分为串联单点接地和并联单点接地。串联单点接地方式指的是每一个需要接地的单元点均被串接至同一点。如图1所示，图1为串连单点接地方式示意图。并联单点接地方式是指每一个需要接地的单元点分别并联接至同一点。如图2所示，图2为并联单点接地方式示意图。
不论是串连单点接地还是并联单点接地，对于高频电路来说，由于所有接地单元均连通，因此极易发生高频串扰，特别是大电流和小电流回路之间会产生反馈，造成整个系统的性能下降。因此一般采用多点接地方式。
如图3所示，图3为多点接地方式示意图。由于多点接地方式可以获得较低的接地阻抗，所以对于高频接地方式较为常用。但是对于输入输出端而言，还需要考虑到地平面对信号传输微带造成的影响。由于50Ω微带线的设计分为共面波导和普通微带两种，其区别是地线与信号微带之间的距离。电路仿真发现由于共面波导会对输入输出驻波比影响较大，但是由于输入输出端加入的SMA测试头即为共面波导形式，必须考量二者对于驻波比的影响，进行综合比较。
发明内容
(一)要解决的技术问题
有鉴于此，本发明综合考虑了单点接地和多点接地两种方式的优缺点，并将其综合利用，提供一种降低MMIC驻波比的地线布图图形，以降低输入输出端对于阻抗虚部变化引起不匹配的敏感度，改善驻波比，提高MMIC单片测试的成功率。
(二)技术方案
为达到上述目的，本发明的技术方案是这样实现的：
一种降低微波单片集成电路MMIC驻波比的地线布图图形，该地线布图图形至少包括一个图形单元，所述图形单元由印制在印刷电路板和版图平面上投影图形为z形的信号微带线，以及沿所述信号微带线分布的地线接地通孔构成。
所述信号微带线的宽度由中心频点决定。
所述信号微带线的宽度根据所需频带的中心频点计算为50Ω宽度微带线。
所述图形单元位于印制在印刷电路板和版图平面上的同一层平面上，所述图形单元与其他层平面上图形单元的连接通过所述地线接地通孔中的导电介质进行。
当所述图形单元为两个时，所述两个图形单元位于印制在印刷电路板和版图平面上的同一层平面上，并分别位于印制在印刷电路板和版图平面上被测元件DUT的输入端和输出端。
所述图形单元中心的信号微带线与两侧地平面的间距根据所需频带的中心频点计算而得。
所述信号微带线远离被测元件DUT一端的间距根据共面波导公式计算。
所述信号微带线靠近被测元件DUT间距以微带线计算，按微带线宽度2至3倍取值。
所述信号微带线长度值由印刷电路板的具体尺寸决定，输入输出微带和地平面在同一水平面上。
所述印刷电路板上不使用阻焊层，保持金面。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、利用本发明，降低了因金属跳线(bondwire)的电感以及片内隔直电容的工艺误差带来的驻波比的升高，并且比较方便安装调整驻波比所需的元件，不会带来太大的寄生电感。
2、本发明的地线布图方案与已有的接地方式相比，具有简单易行和电磁干扰小的特点，通过多点接地有效地阻隔了各个接地单元之间可能存在的直接连通传导耦合和串扰；通过有效的综合使用共面波导和普通微带的形式可以降低输入输出端对于阻抗虚部变化引起不匹配的敏感度，改善了驻波比，提高了MMIC单片测试的成功率。
附图说明
图1为串连单点接地方式示意图；
图2为并联单点接地方式示意图；
图3为多点接地方式示意图；
图4为本发明提供的印制在印刷电路板和版图平面上投影图形为z形微带线以及沿线均有接地通孔组成的地线分布图；
图5为依照本发明一个较佳实施例的降低MMIC驻波比的地线布图图形。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图4所示，图4为本发明提供的印制在印刷电路板和版图平面上投影图形为z形微带线以及沿线均有接地通孔组成的地线分布图。该地线布图图形至少包括一个图形单元，所述图形单元由印制在印刷电路板和版图平面上投影图形为z形的信号微带线，以及沿所述信号微带线分布的地线接地通孔构成。
在图4中，信号微带线的宽度由中心频点决定，根据所需频带的中心频点计算为50Ω宽度微带线。
所述图形单元位于印制在印刷电路板和版图平面上的同一层平面上，所述图形单元与其他层平面上图形单元的连接通过所述地线接地通孔中的导电介质进行。
当所述图形单元为两个时，所述两个图形单元位于印制在印刷电路板和版图平面上的同一层平面上，并分别位于印制在印刷电路板和版图平面上被测元件DUT的输入端和输出端。
所述图形单元中心的信号微带线与两侧地平面的间距根据所需频带的中心频点计算而得。所述信号微带线远离被测元件DUT一端的间距根据共面波导公式计算。所述信号微带线靠近被测元件DUT间距以微带线计算，按微带线宽度2至3倍取值。
所述信号微带线长度值由印刷电路板的具体尺寸决定，输入输出微带和地平面在同一水平面上。
基于图4所述的印制在印刷电路板和版图平面上投影图形为z形微带线以及沿线均有接地通孔组成的地线分布图，以下结合具体的实施例对本发明提供的降低MMIC驻波比的地线布图图形进一步详细说明。
实施例
如图5所示，图5为依照本发明一个较佳实施例的降低MMIC驻波比的地线布图图形。图5示出了输入部分和输出部分的地线布局。
该图形单元位于印刷电路板或版图的同一层，印刷电路板上不使用阻焊层，保持金面。这是由于高频电路中电流的趋肤效应需要光滑的金表面，如果加入阻焊层，则金面不会有抛光工序，因此不使用阻焊层。信号微带的宽度由中心频点决定。信号微带与地平面之间的距离其远离被测元件(DUT)一端的间距根据共面波导公式计算。其靠近被测元件(DUT)间距以微带线计算，按微带线宽度2～3倍取值。其长度值有印刷电路板的具体尺寸决定，输入输出微带和地平面应在同一水平面上。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种降低微波单片集成电路MMIC驻波比的地线布图图形，其特征在于，该地线布图图形至少包括一个图形单元，所述图形单元由印制在印刷电路板和版图平面上投影图形为z形的信号微带线，以及沿所述信号微带线分布的地线接地通孔构成。
2.根据权利要求1所述的降低MMIC驻波比的地线布图图形，其特征在于，所述信号微带线的宽度由中心频点决定。
3.根据权利要求2所述的降低MMIC驻波比的地线布图图形，其特征在于，所述信号微带线的宽度根据所需频带的中心频点计算为50Ω宽度微带线。
4.根据权利要求1所述的降低MMIC驻波比的地线布图图形，其特征在于，所述图形单元位于印制在印刷电路板和版图平面上的同一层平面上，所述图形单元与其他层平面上图形单元的连接通过所述地线接地通孔中的导电介质进行。
5.根据权利要求1所述的降低MMIC驻波比的地线布图图形，其特征在于，当所述图形单元为两个时，所述两个图形单元位于印制在印刷电路板和版图平面上的同一层平面上，并分别位于印制在印刷电路板和版图平面上被测元件DUT的输入端和输出端。
6.根据权利要求1所述的降低MMIC驻波比的地线布图图形，其特征在于，所述图形单元中心的信号微带线与两侧地平面的间距根据所需频带的中心频点计算而得。
7.根据权利要求1所述的降低MMIC驻波比的地线布图图形，其特征在于，所述信号微带线远离被测元件DUT一端的间距根据共面波导公式计算。
8.根据权利要求1所述的降低MMIC驻波比的地线布图图形，其特征在于，所述信号微带线靠近被测元件DUT间距以微带线计算，按微带线宽度2至3倍取值。
9.根据权利要求1所述的降低MMIC驻波比的地线布图图形，其特征在于，所述信号微带线长度值由印刷电路板的具体尺寸决定，输入输出微带和地平面在同一水平面上。
10.根据权利要求1所述的降低MMIC驻波比的地线布图图形，其特征在于，所述印刷电路板上不使用阻焊层，保持金面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610112932 CN101145547A (zh) | 2006-09-13 | 2006-09-13 | 一种降低微波单片集成电路驻波比的地线布图图形 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610112932 CN101145547A (zh) | 2006-09-13 | 2006-09-13 | 一种降低微波单片集成电路驻波比的地线布图图形 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101145547A true CN101145547A (zh) | 2008-03-19 |
Family
ID=39207948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610112932 Pending CN101145547A (zh) | 2006-09-13 | 2006-09-13 | 一种降低微波单片集成电路驻波比的地线布图图形 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101145547A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102595775A (zh) * | 2012-03-05 | 2012-07-18 | 海能达通信股份有限公司 | 一种印刷电路板上电源的布线方法和印刷电路板 |
| CN103474732A (zh) * | 2013-09-26 | 2013-12-25 | 安徽蓝麦通信科技有限公司 | 一种双接地导体的信号传输板 |
| CN108370078A (zh) * | 2015-11-20 | 2018-08-03 | 古野电气株式会社 | 多层基板及雷达装置 |
| CN109390649A (zh) * | 2018-10-25 | 2019-02-26 | 深圳市信维通信股份有限公司 | 一种微波传输线 |
| CN110060641A (zh) * | 2019-04-23 | 2019-07-26 | 深圳市华星光电技术有限公司 | 显示装置系统电路及显示装置 |
-
2006
- 2006-09-13 CN CN 200610112932 patent/CN101145547A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102595775A (zh) * | 2012-03-05 | 2012-07-18 | 海能达通信股份有限公司 | 一种印刷电路板上电源的布线方法和印刷电路板 |
| CN102595775B (zh) * | 2012-03-05 | 2015-05-06 | 海能达通信股份有限公司 | 一种印刷电路板上电源的布线方法和印刷电路板 |
| CN103474732A (zh) * | 2013-09-26 | 2013-12-25 | 安徽蓝麦通信科技有限公司 | 一种双接地导体的信号传输板 |
| CN108370078A (zh) * | 2015-11-20 | 2018-08-03 | 古野电气株式会社 | 多层基板及雷达装置 |
| CN108370078B (zh) * | 2015-11-20 | 2020-10-27 | 古野电气株式会社 | 多层基板及雷达装置 |
| CN109390649A (zh) * | 2018-10-25 | 2019-02-26 | 深圳市信维通信股份有限公司 | 一种微波传输线 |
| CN109390649B (zh) * | 2018-10-25 | 2023-10-17 | 深圳市信维通信股份有限公司 | 一种微波传输线 |
| CN110060641A (zh) * | 2019-04-23 | 2019-07-26 | 深圳市华星光电技术有限公司 | 显示装置系统电路及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253788B2 (en) | Mixed-signal systems with alternating impedance electromagnetic bandgap (AI-EBG) structures for noise suppression/isolation | |
| US8049118B2 (en) | Printed circuit board | |
| US8907748B2 (en) | Common-mode suppression filter for microstrip 10-Gb/s differential lines | |
| CA2600894A1 (en) | A radio frequency circuit board topology | |
| CN102142420B (zh) | 互连结构 | |
| US10524351B2 (en) | Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material | |
| CN101145547A (zh) | 一种降低微波单片集成电路驻波比的地线布图图形 | |
| US6337798B1 (en) | Digital circuit decoupling for EMI reduction | |
| CN211297148U (zh) | 一种pcb板结构及信号测试设备 | |
| JPH06132668A (ja) | 電源配線の共振抑制機能を有する電子回路装置 | |
| JP2000077802A (ja) | 伝送時間とインピ―ダンス制御のための各種開口パタ―ンのあるシ―ルド平面を具えた基板 | |
| CN101374382B (zh) | 具空间转换的多层电路板以及探针卡 | |
| CN103327726A (zh) | 电子装置及其印刷电路板的布局结构 | |
| CN203340416U (zh) | 一种印制电路板以及终端 | |
| CN113221497A (zh) | 一种pcb板的晶振电路 | |
| CN106973489A (zh) | 一种射频微波电路板中的匹配连接部件及其连接方法 | |
| Wentworth et al. | The high-frequency characteristics of tape automated bonding (TAB) interconnects | |
| CN101877936A (zh) | 挠性布线电路基板 | |
| CN111181517A (zh) | 一种厘米波微带去耦电路 | |
| CN208507909U (zh) | 一种pcb制微带耦合器 | |
| JP2002261410A (ja) | プリント配線基板及び電子機器 | |
| CN112770482A (zh) | 一种印制板组件及屏蔽结构 | |
| CN201063532Y (zh) | 电源模块的噪声抑制电路 | |
| CN109669059B (zh) | 调整电源信号阻抗之电路结构及其半导体测试接口系统 | |
| TWI756136B (zh) | 電源雜訊抑制電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |