CN207586257U - 调整电源信号阻抗之电路结构及其半导体测试接口系统 - Google Patents
调整电源信号阻抗之电路结构及其半导体测试接口系统 Download PDFInfo
- Publication number
- CN207586257U CN207586257U CN201721336889.6U CN201721336889U CN207586257U CN 207586257 U CN207586257 U CN 207586257U CN 201721336889 U CN201721336889 U CN 201721336889U CN 207586257 U CN207586257 U CN 207586257U
- Authority
- CN
- China
- Prior art keywords
- several
- contacts
- capacitance
- impedance
- capacitance component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型提供一种调整电源信号阻抗之电路结构及其半导体测试接口系统，包括电路板；间距转换板设有一阻抗调整层，所述阻抗调整层设有至少一第一电容组件以及至少一第二电容组件中至少一者；若干第一接点设置于所述间距转换板上；以及若干第二接点，相对应于所述若干第一接点，其中所述阻抗调整层电性连接于所述若干第一接点与所述若干第二接点之间，用以调整所述间距转换板上所述若干第一接点与所述若干第二接点的阻抗值。
Description
【技术领域】
本实用新型涉及一种电路结构，特别是涉及一种调整电源信号阻抗之电路结构及其半导体测试接口系统。
【背景技术】
随着行动通讯技术的快速发展，具有高速传输功能的集成电路(IC)的测试电源需求已不再是较低频的数十个百万赫兹(MHz)，而是朝着较高频的数百个MHz发展，IC晶圆测试中的半导体测试接口若是无法有效提供良好的电源控制(例如较低的电源阻抗)，则在IC测试而作动时，多组信号开启或切换撷取电流不足，将影响半导体测试机台对集成电路测试的良率。
如图1所示之半导体测试接口系统，包括电路板10、转换板12、探针座 14以及测试机台连接接口16，用以对晶圆18进行测试，惟，受限于所述半导体测试接口系统的架构，为了降低电源阻抗以及测试机台连接接口16透过连接脚位17可实时提供电流，在电路板10的导通孔20的底端以及上表面设置电容22，然而此种设置方式造成晶圆18与测试机台连接接口16之间的传输路径PA1较长，即，电容22距离晶圆18较远，产生较大的电感，特别是在高频率区段时所述较大电感抑制小电容值对于电源阻抗的效果，而只能在电路板10的底端以及上表面采用较大电容22来满足电源之供应，但是此方式不适于高频率区段。故，如何有效降低电源阻抗，是业界对于半导体测试发展的一个重点，因此需要提出一种新式的电路结构，以解决上述之问题。
【实用新型内容】
本实用新型之一目的在于提供一种调整电源信号阻抗之电路结构以及具有所述电路结构之半导体测试接口系统，藉由在间距转换板中设置一阻抗调整层，以缩短电源信号在间距转换板的传输路径，以降低传输线路的电感值，防止所述电感值对于电容组件的影响，增加集成电路测试的良率。
本实用新型之另一目的在于提供一种调整电源信号阻抗之电路结构以及具有所述电路结构之半导体测试接口系统，藉由在阻抗调整层中设置多个不同的电容组件(例如是小电容值)，以调整所述晶圆至测试机台之间的电源信号阻抗值，以扩展所述电路结构可检测的频率范围。
为达成上述目的，本实用新型之一实施例中调整电源信号阻抗之电路结构，包括一电路板；一间距转换板，电性连接于所述电路板上，所述间距转换板设有一第一电路层、一第二电路层、以及位于所述第一电路层与所述第二电路层之间的至少一阻抗调整层，所述阻抗调整层设有至少一孔洞，所述至少一孔洞用以设置一至少一第一电容组件以及至少一第二电容组件中至少一者；若干第一接点，设置于所述间距转换板的第一电路层与所述电路板之间；以及若干第二接点，设置于所述间距转换板的第二电路层上，所述若干第二接点相对应于所述若干第一接点，其中所述至少一阻抗调整层电性连接于所述若干第一接点与所述若干第二接点之间，并且所述至少一第一电容组件以及至少一第二电容组件电性连接于所述若干第一接点与所述若干第二接点之间，用以调整所述间距转换板的所述若干第一接点与所述若干第二接点之间的电源信号阻抗值。
在一实施例中，在调整电源信号阻抗之电路结构中，所述至少一阻抗调整层为一层阻抗调整层。
在一实施例中，在调整电源信号阻抗之电路结构中，所述至少一阻抗调整层为若干阻抗调整层。
在一实施例中，在调整电源信号阻抗之电路结构中，所述阻抗调整层的所述至少一第一电容组件以及至少一第二电容组件为实体电容或是薄膜电容。
在一实施例中，在调整电源信号阻抗之电路结构中，所述至少一第一电容组件包括若干第一电容组件。
在一实施例中，在调整电源信号阻抗之电路结构中，所述若干第一电容组件的电容值为相同或是不相同。
在一实施例中，在调整电源信号阻抗之电路结构中，所述至少一第一电容组件系设置于所述若干第一接点的下方，所述至少一第一电容组件的两个电极系与所述间距转换板的板面呈垂直设置。
在一实施例中，在调整电源信号阻抗之电路结构中，所述至少一第一电容组件邻近于所述若干第一接点。
在一实施例中，在调整电源信号阻抗之电路结构中，所述至少一第一电容组件与所述若干第一接点的距离小于所述至少一第一电容组件与所述若干第二接点的距离。
在一实施例中，在调整电源信号阻抗之电路结构中，还包括至少一第三电容组件，设置于所述间距转换板的所述第二电路层上，并且电性连接所述至少一阻抗调整层。
在一实施例中，在调整电源信号阻抗之电路结构中，所述至少一第三电容组件与所述至少一第一电容组件以及至少一第二电容组件为并联状态。
在一实施例中，在调整电源信号阻抗之电路结构中，所述至少一第三电容组件为实体电容。
本实用新型之一实施例中提供一种半导体测试接口系统，包括：一调整电源信号阻抗之电路结构，包括：一电路板；一间距转换板，电性连接于所述电路板上，所述间距转换板设有一第一电路层、一第二电路层、以及位于所述第一电路层与所述第二电路层之间的至少一阻抗调整层，所述阻抗调整层设有至少一孔洞，所述至少一孔洞用以设置一至少一第一电容组件以及至少一第二电容组件中至少一者；若干第一接点，设置于所述间距转换板的第一电路层与所述电路板之间；及若干第二接点，设置于所述间距转换板的第二电路层上，所述若干第二接点相对应于所述若干第一接点，其中所述至少一阻抗调整层电性连接于所述若干第一接点与所述若干第二接点之间，并且所述至少一第一电容组件以及至少一第二电容组件电性连接于所述若干第一接点与所述若干第二接点之间，使所述至少一阻抗调整层用以调整所述间距转换板的所述若干第一接点与所述若干第二接点之间的电源信号阻抗值；以及一探针座，电性连接于所述调整电源信号阻抗之电路结构并且固定于所述电路板上，所述探针座中设有若干探针，所述若干探针电性连接于一晶圆与所述间距转换板之间，其中所述至少一阻抗调整层用以改变所述晶圆与一测试机台之间的所述电源信号阻抗值。
在一实施例中，在半导体测试接口系统，所述至少一阻抗调整层为一层阻抗调整层。
在一实施例中，在半导体测试接口系统，所述至少一阻抗调整层为若干层阻抗调整层。
在一实施例中，在半导体测试接口系统，所述阻抗调整层的所述至少一第一电容组件以及至少一第二电容组件为实体电容或是薄膜电容。
在一实施例中，在半导体测试接口系统，所述至少一第一电容组件包括若干第一电容组件。
在一实施例中，在半导体测试接口系统，所述若干第一电容组件的电容值为相同或是不相同。
在一实施例中，在半导体测试接口系统，所述至少一第一电容组件系设置于所述若干第一接点的下方，所述至少一第一电容组件的两个电极系与所述间距转换板的板面呈垂直设置。
在一实施例中，在半导体测试接口系统，所述至少一第一电容组件邻近于所述若干第一接点。
在一实施例中，在半导体测试接口系统，所述至少一第一电容组件与所述若干第一接点的距离小于所述至少一第一电容组件与所述若干第二接点的距离。
在一实施例中，在半导体测试接口系统，还包括至少一第三电容组件，设置于所述间距转换板的所述第二电路层上，并且电性连接所述至少一阻抗调整层。
在一实施例中，在半导体测试接口系统，所述至少一第三电容组件与所述至少一第一电容组件以及至少一第二电容组件为并联状态。
在一实施例中，在半导体测试接口系统，所述至少一第三电容组件为实体电容。
具调整电源信号阻抗之电路结构包括一电路板；一间距转换板，电性连接于所述电路板上，所述间距转换板设有一第一电路层、一第二电路层、以及位于所述第一电路层与所述第二电路层之间的阻抗调整层，所述阻抗调整层设有至少一第一电容组件；若干第一接点，设置于所述间距转换板的第一电路层与所述电路板之间；以及若干第二接点，设置于所述间距转换板的第二电路层上，所述若干第二接点相对应于所述若干第一接点，其中所述阻抗调整层电性连接于所述若干第一接点与所述若干第二接点之间，用以调整所述间距转换板上所述若干第一接点与所述若干第二接点的阻抗值。
在一实施例中，所述阻抗调整层还包括至少一第二电容组件，设置于所述第二电路层上，所述至少一第一电容组件与所述至少一第二电容组件为并联状态。
在一实施例中，所述若干第一电容组件以及所述至少一第二电容组件为实体电容或是薄膜电容。
在一实施例中，所述至少一第一电容组件系设置于所述若干第一接点的下方。
在一实施例中，所述至少一第一电容组件邻近于所述若干第一接点。
在一实施例中，所述至少一第一电容组件与所述若干第一接点的距离小于所述至少一第一电容组件与所述若干第二接点的距离。
在一实施例中，所述至少一第一电容组件包括若干第一电容组件。
在一实施例中，所述若干第一电容组件的电容值为相同或是不相同。
【附图说明】
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例的详细说明中所需要使用的附图作介绍。
图1绘示现有技术中半导体测试接口系统之示意图。
图2绘示本实用新型实施例中具调整电源信号阻抗之电路结构的示意图。
图3绘示本实用新型图2之间距转换板的结构示意图。
图4绘示本实用新型实施例中间距转换板的电源信号阻抗与频率之关系图。
图5绘示本实用新型另一实施例中间距转换板的结构示意图。
【具体实施方式】
请参照图式，其中相同的组件符号代表相同的组件或是相似的组件。以下的说明是基于所例示的本实用新型具体实施例，其不应被视为限制本实用新型未在此详述的其它具体实施例。
图2绘示本实用新型实施例中具调整电源信号阻抗之电路结构的示意图。所述电路结构包括电路板100、间距转换板102、若干第一接点104a以及若干第二接点104b。所述电路结构电性连接一探针座106，藉由所述电路结构与所述探针座106的组合测试待测集成电路(IC)101，以检测所述待测集成电路(IC)101的电路功能是否正常，提高检测的良率。在一实施例中，探针座106 固定于所述电路板100上，所述探针座106包括若干探针107。电路结构的电路板100透过连接脚位103连接测试机台连接接口117。
如图2所示之实施例中，电路板100包括若干导通孔结构108，例如导通孔结构108贯通所述电路板100的两侧表面109，并且在所述导通孔结构108 的两端形成第一接触垫110a以及第二接触垫110b，所述第一接触垫110a以及第二接触垫110b设置于所述电路板100的两侧表面109，在一实施例中，导通孔结构108例如是用以传输测试信号经过信号端S以及接地端G，或是传输电源信号经过电源端P以及接地端G。
如图2所示，间距转换板102电性连接于所述电路板100上，所述间距转换板102设有一第一电路层112a、一第二电路层112b、以及位于所述第一电路层112a与所述第二电路层112b之间的阻抗调整层114，所述阻抗调整层 114设有至少一孔洞111，所述至少一孔洞111用以设置一至少一第一电容组件116a及至少一第二电容组件116b中至少一者。
如图2所示，若干第一接点104a设置于所述间距转换板102的第一电路层112a与所述电路板100之间。若干第二接点104b设置于所述间距转换板 102的第二电路层112b上，所述若干第二接点104b相对应于所述若干第一接点104a，其中所述至少一阻抗调整层114电性连接于所述若干第一接点 104a与所述若干第二接点104b之间，并且所述至少一第一电容组件116a以及至少一第二电容组件116b电性连接于所述若干第一接点104a与所述若干第二接点104b之间，用以调整所述间距转换板102的所述若干第一接点104a 与所述若干第二接点104b之间的电源信号阻抗值。本实用新型之调整电源信号阻抗之电路结构藉由在间距转换板102中设置一阻抗调整层114，以缩短电源信号在间距转换板102的传输路径，防止所述电感值对于至少一第一电容组件116a以及至少一第二电容组件116b的影响，并且藉由在阻抗调整层 114中设置多个不同的电容组件(例如第一电容组件116a以及第二电容组件116b)，以扩展所述电路结构可检测的频率范围。
参考图2至图4，图3绘示本实用新型图2之间距转换板102的结构示意图，图4绘示本实用新型实施例中间距转换板102的电源信号阻抗与频率之关系图。如图3所示之实施例中，第一电路层112a是由若干第一层板112a1 组成，每个第一层板112a1之间互相贴合并且以若干连接垫113以及盲孔结构115组成。第二电路层112b是由若干第二层板112b1组成，每个第二层板 112b1之间互相贴合并且以若干连接垫113以及盲孔结构115连结组成。
依据愣次定律(Lenz＇s Law)所述，当一交流信号(例如是电源信号经过电源端P以及接地端G)流经导线产生一时间变化的磁场，将在导线上感应出电压来抵抗电流的改变，使得导线如同电感器，而所述导线的电感值与导线的线径及长度有关，故缩短交流信号的传输路径将有助于降低电感值。如图3 所示之实施例中，所述阻抗调整层114设置于间距转换板102中，并且邻近所述若干第一接点104a的下方以及待测集成电路(IC)101，以缩短电源信号的传输路径PA2，如图3左侧所示之第一电容组件116a、第二电容组件116b以及第三电容组件116c的传输路径，减小经过所述阻抗调整层114的导体线路之电感值。在一实施例中，所述至少一阻抗调整层114例如是一阻抗调整层或是若干阻抗调整层。
在一实施例中，所述阻抗调整层114的所述至少一第一电容组件116a以及至少一第二电容组件116b为实体电容或是薄膜电容，即，所述至少一第一电容组件116a以及至少一第二电容组件116b系内建于阻抗调整层114。在一实施例中，所述至少一第一电容组件116a包括若干第一电容组件。在一实施例中，所述若干第一电容组件116a的电容值为相同或是不相同。在一实施例中，所述至少一第一电容组件116a系设置于所述若干第一接点104a的下方，所述至少一第一电容组件116a的两个电极系与所述间距转换板102的板面呈垂直设置，例如较小的电容以垂直板面方式配置(如第一电容组件116a)，较大的电容以平行于板面方式配置(如第二电容组件116b)。在一实施例中，所述至少一第一电容组件116a邻近于所述若干第一接点104a。在一实施例中，所述至少一第一电容组件116a与所述若干第一接点的距离小于所述至少一第一电容组件116a与所述若干第二接点104b的距离。本实用新型之具调整电源信号阻抗之电路结构利用垂直距离Y小于一预定值，使第一接点104a与第二接点104b之间的传输路径PA缩短，减小电感值，降低电源信号阻抗值。因此，本实用新型之实施例中，有效使用较小电容降低电源信号阻抗值，而不会受到电感的影响。
如图3以及图4所示，横轴为频率(GHz)，纵轴为阻抗振幅值(奥姆,Ohm)，第一曲线300为仅在所述第二电路层112b上设置一第三电容组件116c时，第一接点104a与第二接点104b沿着传输路径PA3的电源信号阻抗与频率的关系，如图3右侧所示之第三电容组件116c的传输路径。第二曲线302为除了在所述第二电路层112b上设置一第三电容组件116c之外，还在所述阻抗调整层114中设有若干个不同的第一电容组件116a及第二电容组件116b时，第一接点104a与第二接点104b的电源信号阻抗与频率的关系。第三曲线304 为除了在所述第二电路层112b上设置一第三电容组件116c之外，还在所述阻抗调整层114中设有若干个不同的第一电容组件116a时，第一接点104a 与第二接点104b的电源信号阻抗与频率的关系。应注意的是，本实用新型之所述阻抗调整层114可搭配使用第一电容组件116a以及第二电容组件116b，例如第一电容组件116a与第二电容组件116b并联。如图4所示，在小于一预定阻抗值PD(例如0.02Ohm)的情况下，第二曲线302以及第三曲线304的频率FD(例如0.02GHz)提升至较大频率区间(即较宽的频带)，并且在所述较大频率区间中，其阻抗值大致等于或是小于第一曲线300的阻抗值，同时也适用于较低的频率范围，故有效地扩展所述电路结构可检测的频率范围。
图5绘示本实用新型另一实施例中间距转换板102的结构示意图。在图4 中，间距转换板102包括一层以上的阻抗调整层114，例如两层阻抗调整层 114，以缩短测试信号在间距转换板中的传输路径，并且扩展所述电路结构可检测的频率范围。
根据上述，本实用新型之具调整电源信号阻抗之电路结构，藉由间距转换板中的阻抗调整层之位置，以缩短测试信号在间距转换板中的传输路径，以降低传输线路的电感值，防止所述电感值对于测试信号的影响，增加集成电路测试的良率。并且藉由间距转换板中的阻抗调整层调整在所述间距转换板两侧的第一接点以及第二接点间的电源信号阻抗，以扩展所述电路结构可检测的频率范围。
虽然本实用新型已用较佳实施例揭露如上，然其并非用以限定本实用新型，本实用新型所属技术领域中具有通常知识者，在不脱离本实用新型之精神和范围内，当可作各种之更动与润饰，因此本实用新型之保护范围当视后附之申请专利范围所界定者为准。
Claims (24)
1.一种调整电源信号阻抗之电路结构，其特征在于，包括：
一电路板；
一间距转换板，电性连接于所述电路板上，所述间距转换板设有一第一电路层、一第二电路层、以及位于所述第一电路层与所述第二电路层之间的至少一阻抗调整层，所述阻抗调整层设有至少一孔洞，所述至少一孔洞用以设置一至少一第一电容组件以及至少一第二电容组件中至少一者；
若干第一接点，设置于所述间距转换板的第一电路层与所述电路板之间；以及
若干第二接点，设置于所述间距转换板的第二电路层上，所述若干第二接点相对应于所述若干第一接点，其中所述至少一阻抗调整层电性连接于所述若干第一接点与所述若干第二接点之间，并且所述至少一第一电容组件以及至少一第二电容组件电性连接于所述若干第一接点与所述若干第二接点之间，用以调整所述间距转换板的所述若干第一接点与所述若干第二接点之间的电源信号阻抗值。
2.根据权利要求1所述之调整电源信号阻抗之电路结构，其特征在于，所述至少一阻抗调整层为一层阻抗调整层。
3.根据权利要求1所述之调整电源信号阻抗之电路结构，其特征在于，所述至少一阻抗调整层为若干阻抗调整层。
4.根据权利要求1所述之调整电源信号阻抗之电路结构，其特征在于，所述阻抗调整层的所述至少一第一电容组件以及至少一第二电容组件为实体电容或是薄膜电容。
5.根据权利要求1所述之调整电源信号阻抗之电路结构，其特征在于，所述至少一第一电容组件包括若干第一电容组件。
6.根据权利要求5所述之调整电源信号阻抗之电路结构，其特征在于，所述若干第一电容组件的电容值为相同或是不相同。
7.根据权利要求1所述之调整电源信号阻抗之电路结构，其特征在于，所述至少一第一电容组件系设置于所述若干第一接点的下方，所述至少一第一电容组件的两个电极系与所述间距转换板的板面呈垂直设置。
8.根据权利要求1所述之调整电源信号阻抗之电路结构，其特征在于，所述至少一第一电容组件邻近于所述若干第一接点。
9.根据权利要求1所述之调整电源信号阻抗之电路结构，其特征在于，所述至少一第一电容组件与所述若干第一接点的距离小于所述至少一第一电容组件与所述若干第二接点的距离。
10.根据权利要求1所述之调整电源信号阻抗之电路结构，其特征在于，还包括至少一第三电容组件，设置于所述间距转换板的所述第二电路层上，并且电性连接所述至少一阻抗调整层。
11.根据权利要求10所述之调整电源信号阻抗之电路结构，其特征在于，所述至少一第三电容组件与所述至少一第一电容组件以及至少一第二电容组件为并联状态。
12.根据权利要求10所述之调整电源信号阻抗之电路结构，其特征在于，所述至少一第三电容组件为实体电容。
13.一种半导体测试接口系统，其特征在于，包括：
一调整电源信号阻抗之电路结构，包括：
一电路板；
一间距转换板，电性连接于所述电路板上，所述间距转换板设有一第一电路层、一第二电路层、以及位于所述第一电路层与所述第二电路层之间的至少一阻抗调整层，所述阻抗调整层设有至少一孔洞，所述至少一孔洞用以设置一至少一第一电容组件以及至少一第二电容组件中至少一者；
若干第一接点，设置于所述间距转换板的第一电路层与所述电路板之间；及
若干第二接点，设置于所述间距转换板的第二电路层上，所述若干第二接点相对应于所述若干第一接点，其中所述至少一阻抗调整层电性连接于所述若干第一接点与所述若干第二接点之间，并且所述至少一第一电容组件以及至少一第二电容组件电性连接于所述若干第一接点与所述若干第二接点之间，使所述至少一阻抗调整层用以调整所述间距转换板的所述若干第一接点与所述若干第二接点之间的电源信号阻抗值；以及
一探针座，电性连接于所述调整电源信号阻抗之电路结构并且固定于所述电路板上，所述探针座中设有若干探针，所述若干探针电性连接于一晶圆与所述间距转换板之间，其中所述至少一阻抗调整层用以改变所述晶圆与一测试机台之间的所述电源信号阻抗值。
14.根据权利要求13所述之半导体测试接口系统，其特征在于，所述至少一阻抗调整层为一层阻抗调整层。
15.根据权利要求13所述之半导体测试接口系统，其特征在于，所述至少一阻抗调整层为若干层阻抗调整层。
16.根据权利要求13所述之半导体测试接口系统，其特征在于，所述阻抗调整层的所述至少一第一电容组件以及至少一第二电容组件为实体电容或是薄膜电容。
17.根据权利要求13所述之半导体测试接口系统，其特征在于，所述至少一第一电容组件包括若干第一电容组件。
18.根据权利要求17所述之半导体测试接口系统，其特征在于，所述若干第一电容组件的电容值为相同或是不相同。
19.根据权利要求13所述之半导体测试接口系统，其特征在于，所述至少一第一电容组件系设置于所述若干第一接点的下方，所述至少一第一电容组件的两个电极系与所述间距转换板的板面呈垂直设置。
20.根据权利要求13所述之半导体测试接口系统，其特征在于，所述至少一第一电容组件邻近于所述若干第一接点。
21.根据权利要求13所述之半导体测试接口系统，其特征在于，所述至少一第一电容组件与所述若干第一接点的距离小于所述至少一第一电容组件与所述若干第二接点的距离。
22.根据权利要求13所述之半导体测试接口系统，其特征在于，还包括至少一第三电容组件，设置于所述间距转换板的所述第二电路层上，并且电性连接所述至少一阻抗调整层。
23.根据权利要求22所述之半导体测试接口系统，其特征在于，所述至少一第三电容组件与所述至少一第一电容组件以及至少一第二电容组件为并联状态。
24.根据权利要求22所述之半导体测试接口系统，其特征在于，所述至少一第三电容组件为实体电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721336889.6U CN207586257U (zh) | 2017-10-17 | 2017-10-17 | 调整电源信号阻抗之电路结构及其半导体测试接口系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721336889.6U CN207586257U (zh) | 2017-10-17 | 2017-10-17 | 调整电源信号阻抗之电路结构及其半导体测试接口系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207586257U true CN207586257U (zh) | 2018-07-06 |
Family
ID=62727941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721336889.6U Withdrawn - After Issue CN207586257U (zh) | 2017-10-17 | 2017-10-17 | 调整电源信号阻抗之电路结构及其半导体测试接口系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207586257U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109587933A (zh) * | 2018-12-10 | 2019-04-05 | 深圳市江波龙电子股份有限公司 | 一种电路转接板以及测试装置 |
| CN109669059A (zh) * | 2017-10-17 | 2019-04-23 | 中华精测科技股份有限公司 | 调整电源信号阻抗之电路结构及其半导体测试接口系统 |
-
2017
- 2017-10-17 CN CN201721336889.6U patent/CN207586257U/zh not_active Withdrawn - After Issue
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109669059A (zh) * | 2017-10-17 | 2019-04-23 | 中华精测科技股份有限公司 | 调整电源信号阻抗之电路结构及其半导体测试接口系统 |
| CN109669059B (zh) * | 2017-10-17 | 2021-03-16 | 中华精测科技股份有限公司 | 调整电源信号阻抗之电路结构及其半导体测试接口系统 |
| CN109587933A (zh) * | 2018-12-10 | 2019-04-05 | 深圳市江波龙电子股份有限公司 | 一种电路转接板以及测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501343B2 (en) | Integrated circuit tester with high bandwidth probe assembly | |
| US7345366B2 (en) | Apparatus and method for testing component built in circuit board | |
| US10295567B2 (en) | Probe module supporting loopback test | |
| CN207586257U (zh) | 调整电源信号阻抗之电路结构及其半导体测试接口系统 | |
| TW201131180A (en) | Test method for passive device embedded printed circuit board | |
| US20120025861A1 (en) | Test socket and test device having the same | |
| TWI386650B (zh) | 射頻晶片測試方法 | |
| KR20090082783A (ko) | Ｅｄｓ 공정용 프로브 카드 어셈블리 | |
| CN109669059A (zh) | 调整电源信号阻抗之电路结构及其半导体测试接口系统 | |
| CN205041397U (zh) | 一种pcb层间电容模块及抗电击心电检测电路 | |
| CN105203852B (zh) | 用于集成无源器件的测试板以及测试方案 | |
| CN203164353U (zh) | 一种不拆头式变压器介质谱测试结构 | |
| CN216560878U (zh) | 数字集成电路通用测试装置 | |
| TWI650559B (zh) | 調整電源訊號阻抗之電路結構以及具有該電路結構之半導體測試介面系統 | |
| CN209327519U (zh) | 一种测试芯片及系统 | |
| CN207766654U (zh) | 电路板和无线设备 | |
| CN104952850A (zh) | 一种射频测试结构及射频测试方法 | |
| TWM558463U (zh) | 調整電源訊號阻抗之電路結構以及具有該電路結構之半導體測試介面系統 | |
| TWI529395B (zh) | Probe module with feedback test function | |
| Powers et al. | Comprehensive PDN/PSIJ analysis of silicon capacitor use for 8.533 GT/s LPDDR5X application | |
| KR101445544B1 (ko) | 프로브카드용 니들 및 니들설치판 | |
| CN110752838B (zh) | 串联二极管电路 | |
| CN209089280U (zh) | 一种基于芯片测试的印制电路板 | |
| Wan et al. | Design, simulation and measurement techniques for embedded decoupling capacitors in multi-GHz packages/PCBs | |
| Aoyama et al. | Vertical RF Transition Using Spring Contact Probes with Passively Switched DGS Compensating for Impedance Matching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20180706 Effective date of abandoning: 20210316 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20180706 Effective date of abandoning: 20210316 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |