TWI650559B

TWI650559B - 調整電源訊號阻抗之電路結構以及具有該電路結構之半導體測試介面系統

Info

Publication number: TWI650559B
Application number: TW106135545A
Authority: TW
Inventors: 李文聰; 謝開傑; 翁亦興; 陳建淳
Original assignee: 中華精測科技股份有限公司
Priority date: 2017-10-17
Filing date: 2017-10-17
Publication date: 2019-02-11
Also published as: TW201917387A

Abstract

本發明提供一種調整電源訊號阻抗之電路結構以及具有該電路結構之半導體測試介面系統，包括電路板；間距轉換板設有一阻抗調整層，該阻抗調整層設有至少一第一電容元件以及至少一第二電容元件中至少一者；複數第一接點設置於該間距轉換板上；以及複數第二接點，相對應於該些第一接點，其中該阻抗調整層電性連接於該些第一接點與該些第二接點之間，用以調整該間距轉換板上該些第一接點與該些第二接點的阻抗值。

Description

調整電源訊號阻抗之電路結構以及具有該電路結構之半導體測試介面系統

本發明係關於一種電路結構，特別是關於一種調整電源訊號阻抗之電路結構以及具有該電路結構之半導體測試介面系統。

隨著行動通訊技術的快速發展，具有高速傳輸功能的積體電路(IC)的測試電源需求已不再是較低頻的數十個百萬赫茲(MHz)，而是朝著較高頻的數百個MHz發展，IC晶圓測試中的半導體測試介面若是無法有效提供良好的電源控制(例如較低的電源阻抗)，則在IC測試而作動時，多組信號開啟或切換擷取電流不足，將影響半導體測試機台對積體電路測試的良率。

如圖1所示之半導體測試介面系統，包括電路板10、轉換板12、探針座14以及測試機台連接介面16，用以對晶圓18進行測試，惟，受限於該半導體測試介面系統的架構，為了降低電源阻抗以及測試機台連接介面16透過連接腳位17可即時提供電流，在電路板10的導通孔20的底端以及上表面設置電容22，然而此種設置方式造成晶圓18與測試機台連接介面16之間的傳輸路徑PA1較長，即，電容22距離晶圓18較遠，產生較大的電感，特別是在高頻率區段時該較大電感抑制小電容值對於電源阻抗的效果，而只能在電路板10的底端以及上表面採用較大電容22來滿足電源之供應，但是此方式不適於高頻率區段。故，如何有效降低電源阻抗，是業界對於半導體測試發展的一個重點，因此需要提出一種新式的電路結構，以解決上述之問題。

本發明之一目的在於提供一種調整電源訊號阻抗之電路結構以及具有該電路結構之半導體測試介面系統，藉由在間距轉換板中設置一阻抗調整層，以縮短電源訊號在間距轉換板的傳輸路徑，以降低傳輸線路的電感值，防止該電感值對於電容元件的影響，增加積體電路測試的良率。

本發明之另一目的在於提供一種調整電源訊號阻抗之電路結構以及具有該電路結構之半導體測試介面系統，藉由在阻抗調整層中設置多個不同的電容元件(例如是小電容值)，以調整該晶圓至測試機台之間的電源訊號阻抗值，以擴展該電路結構可檢測的頻率範圍。

為達成上述目的，本發明之一實施例中調整電源訊號阻抗之電路結構，包括一電路板；一間距轉換板，電性連接於該電路板上，該間距轉換板設有一第一電路層、一第二電路層、以及位於該第一電路層與該第二電路層之間的至少一阻抗調整層，該阻抗調整層設有至少一孔洞，該至少一孔洞用以設置一至少一第一電容元件以及至少一第二電容元件中至少一者；複數第一接點，設置於該間距轉換板的第一電路層與該電路板之間；以及複數第二接點，設置於該間距轉換板的第二電路層上，該些第二接點相對應於該些第一接點，其中該至少一阻抗調整層電性連接於該些第一接點與該些第二接點之間，並且該至少一第一電容元件以及至少一第二電容元件電性連接於該些第一接點與該些第二接點之間，用以調整該間距轉換板的該些第一接點與該些第二接點之間的電源訊號阻抗值。

在一實施例中，在調整電源訊號阻抗之電路結構中，該至少一阻抗調整層係為一層阻抗調整層。

在一實施例中，在調整電源訊號阻抗之電路結構中，該至少一阻抗調整層係為複數阻抗調整層。

在一實施例中，在調整電源訊號阻抗之電路結構中，該阻抗調整層的該至少一第一電容元件以及至少一第二電容元件係為實體電容或是薄膜電容。

在一實施例中，在調整電源訊號阻抗之電路結構中，該至少一第一電容元件包括複數第一電容元件。

在一實施例中，在調整電源訊號阻抗之電路結構中，該些第一電容元件的電容值係為相同或是不相同。

在一實施例中，在調整電源訊號阻抗之電路結構中，該至少一第一電容元件係設置於該些第一接點的下方，該至少一第一電容元件的兩個電極係與該間距轉換板的板面呈垂直設置。

在一實施例中，在調整電源訊號阻抗之電路結構中，該至少一第一電容元件鄰近於該些第一接點。

在一實施例中，在調整電源訊號阻抗之電路結構中，該至少一第一電容元件與該些第一接點的距離小於該至少一第一電容元件與該些第二接點的距離。

在一實施例中，在調整電源訊號阻抗之電路結構中，還包括至少一第三電容元件，設置於該間距轉換板的該第二電路層上，並且電性連接該至少一阻抗調整層。

在一實施例中，在調整電源訊號阻抗之電路結構中，該至少一第三電容元件與該至少一第一電容元件以及至少一第二電容元件係為並聯狀態。

在一實施例中，在調整電源訊號阻抗之電路結構中，該至少一第三電容元件係為實體電容。

本發明之一實施例中提供一種半導體測試介面系統，包括：一調整電源訊號阻抗之電路結構，包括：一電路板；一間距轉換板，電性連接於該電路板上，該間距轉換板設有一第一電路層、一第二電路層、以及位於該第一電路層與該第二電路層之間的至少一阻抗調整層，該阻抗調整層設有至少一孔洞，該至少一孔洞用以設置一至少一第一電容元件以及至少一第二電容元件中至少一者；複數第一接點，設置於該間距轉換板的第一電路層與該電路板之間；及複數第二接點，設置於該間距轉換板的第二電路層上，該些第二接點相對應於該些第一接點，其中該至少一阻抗調整層電性連接於該些第一接點與該些第二接點之間，並且該至少一第一電容元件以及至少一第二電容元件電性連接於該些第一接點與該些第二接點之間，使該至少一阻抗調整層用以調整該間距轉換板的該些第一接點與該些第二接點之間的電源訊號阻抗值；以及一探針座，電性連接於該調整電源訊號阻抗之電路結構並且固定於該電路板上，該探針座中設有複數探針，該些探針電性連接於一晶圓與該間距轉換板之間，其中該至少一阻抗調整層用以改變該晶圓與一測試機台之間的該電源訊號阻抗值。

在一實施例中，在半導體測試介面系統，該至少一阻抗調整層係為一層阻抗調整層。

在一實施例中，在半導體測試介面系統，該至少一阻抗調整層係為複數層阻抗調整層。

在一實施例中，在半導體測試介面系統，該阻抗調整層的該至少一第一電容元件以及至少一第二電容元件係為實體電容或是薄膜電容。

在一實施例中，在半導體測試介面系統，該至少一第一電容元件包括複數第一電容元件。

在一實施例中，在半導體測試介面系統，該些第一電容元件的電容值係為相同或是不相同。

在一實施例中，在半導體測試介面系統，該至少一第一電容元件係設置於該些第一接點的下方，該至少一第一電容元件的兩個電極係與該間距轉換板的板面呈垂直設置。

在一實施例中，在半導體測試介面系統，該至少一第一電容元件鄰近於該些第一接點。

在一實施例中，在半導體測試介面系統，該至少一第一電容元件與該些第一接點的距離小於該至少一第一電容元件與該些第二接點的距離。

在一實施例中，在半導體測試介面系統，還包括至少一第三電容元件，設置於該間距轉換板的該第二電路層上，並且電性連接該至少一阻抗調整層。

在一實施例中，在半導體測試介面系統，該至少一第三電容元件與該至少一第一電容元件以及至少一第二電容元件係為並聯狀態。

在一實施例中，在半導體測試介面系統，該至少一第三電容元件係為實體電容。

具調整電源訊號阻抗之電路結構包括一電路板；一間距轉換板，電性連接於該電路板上，該間距轉換板設有一第一電路層、一第二電路層、以及位於該第一電路層與該第二電路層之間的阻抗調整層，該阻抗調整層設有至少一第一電容元件；複數第一接點，設置於該間距轉換板的第一電路層與該電路板之間；以及複數第二接點，設置於該間距轉換板的第二電路層上，該些第二接點相對應於該些第一接點，其中該阻抗調整層電性連接於該些第一接點與該些第二接點之間，用以調整該間距轉換板上該些第一接點與該些第二接點的阻抗值。

在一實施例中，該阻抗調整層還包括至少一第二電容元件，設置於該第二電路層上，該至少一第一電容元件與該至少一第二電容元件係為並聯狀態。

在一實施例中，該些第一電容元件以及該至少一第二電容元件係為實體電容或是薄膜電容。

在一實施例中，該至少一第一電容元件係設置於該些第一接點的下方。

在一實施例中，該至少一第一電容元件鄰近於該些第一接點。

在一實施例中，該至少一第一電容元件與該些第一接點的距離小於該至少一第一電容元件與該些第二接點的距離。

在一實施例中，該至少一第一電容元件包括複數第一電容元件。

在一實施例中，該些第一電容元件的電容值係為相同或是不相同。

10‧‧‧電路板

12‧‧‧轉換板

14‧‧‧探針座

16‧‧‧測試機台連接介面

17‧‧‧連接腳位

18‧‧‧晶圓

20‧‧‧導通孔

22‧‧‧電容

100‧‧‧電路板

101‧‧‧待測積體電路

102‧‧‧間距轉換板

103‧‧‧連接腳位

104a‧‧‧第一接點

104b‧‧‧第二接點

106‧‧‧探針座

107‧‧‧探針

108‧‧‧導通孔結構

109‧‧‧表面

110a‧‧‧第一接觸墊

110b‧‧‧第二接觸墊

111‧‧‧孔洞

112a‧‧‧第一電路層

112a1‧‧‧第一層板

112b‧‧‧第二電路層

112b1‧‧‧第二層板

113‧‧‧連接墊

114‧‧‧阻抗調整層

115‧‧‧盲孔結構

116a‧‧‧第一電容元件

116b‧‧‧第二電容元件

116c‧‧‧第三電容元件

117‧‧‧測試機台連接介面

300‧‧‧第一曲線

302‧‧‧第二曲線

304‧‧‧第三曲線

G‧‧‧接地端

FD‧‧‧頻率

P‧‧‧電源端

PA1、PA2、PA3‧‧‧傳輸路徑

PD‧‧‧預定阻抗值

S‧‧‧訊號端

Y‧‧‧垂直距離

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹：圖1繪示習知技術中半導體測試介面系統之示意圖。

圖2繪示本發明實施例中具調整電源訊號阻抗之電路結構的示意圖。

圖3繪示本發明圖2之間距轉換板的結構示意圖。

圖4繪示本發明實施例中間距轉換板的電源訊號阻抗與頻率之關係圖。

圖5繪示本發明另一實施例中間距轉換板的結構示意圖。

請參照圖式，其中相同的元件符號代表相同的元件或是相似的元件。以下的說明是基於所例示的本發明具體實施例，其不應被視為限制本發明未在此詳述的其它具體實施例。

圖2繪示本發明實施例中具調整電源訊號阻抗之電路結構的示意圖。該電路結構包括電路板100、間距轉換板102、複數第一接點104a 以及複數第二接點104b。該電路結構電性連接一探針座106，藉由該電路結構與該探針座106的組合測試待測積體電路(IC)101，以檢測該待測積體電路(IC)101的電路功能是否正常，提高檢測的良率。在一實施例中，探針座106固定於該電路板100上，該探針座106包括複數探針107。電路結構的電路板100透過連接腳位103連接測試機台連接介面117。

如圖2所示之實施例中，電路板100包括複數導通孔結構108，例如導通孔結構108貫通該電路板100的兩側表面109，並且在該導通孔結構108的兩端形成第一接觸墊110a以及第二接觸墊110b，該第一接觸墊110a以及第二接觸墊110b設置於該電路板100的兩側表面109，在一實施例中，導通孔結構108例如是用以傳輸測試訊號經過訊號端S以及接地端G，或是傳輸電源訊號經過電源端P以及接地端G。

如圖2所示，間距轉換板102電性連接於該電路板100上，該間距轉換板102設有一第一電路層112a、一第二電路層112b、以及位於該第一電路層112a與該第二電路層112b之間的阻抗調整層114，該阻抗調整層114設有至少一孔洞111，該至少一孔洞111用以設置一至少一第一電容元件116a及至少一第二電容元件116b中至少一者。

如圖2所示，複數第一接點104a設置於該間距轉換板102的第一電路層112a與該電路板100之間。複數第二接點104b設置於該間距轉換板102的第二電路層112b上，該些第二接點104b相對應於該些第一接點104a，其中該至少一阻抗調整層114電性連接於該些第一接點104a與該些第二接點104b之間，並且該至少一第一電容元件116a以及至少一第二電容元件116b電性連接於該些第一接點104a與該些第二接點104b之間，用以調整該間距轉換板102的該些第一接點104a與該些第二接點104b之間的電源訊號阻抗值。本發明之調整電源訊號阻抗之電路結構藉由在間距轉換板102中設置一阻抗調整層114，以縮短電源訊號在間距轉換板102的傳輸路徑，防止該電感值對於至少一第一電容元件116a以及至少一第二電容元件116b的影響，並且藉由在阻抗調整層114中設置多個不同的電容元件(例如第一電容元件116a以及第二電容元件116b)，以擴展該電路結構可檢測的頻率範圍。

參考圖2至圖4，圖3繪示本發明圖2之間距轉換板102的結構示意圖，圖4繪示本發明實施例中間距轉換板102的電源訊號阻抗與頻率之關係圖。如圖3所示之實施例中，第一電路層112a係由複數第一層板112a1組成，每個第一層板112a1之間互相貼合並且以複數連接墊113以及盲孔結構115組成。第二電路層112b係由複數第二層板112b1組成，每個第二層板112b1之間互相貼合並且以複數連接墊113以及盲孔結構115連結組成。

依據愣次定律(Lenz’s Law)所述，當一交流訊號(例如是電源訊號經過電源端P以及接地端G)流經導線產生一時間變化的磁場，將在導線上感應出電壓來抵抗電流的改變，使得導線如同電感器，而該導線的電感值與導線的線徑及長度有關，故縮短交流訊號的傳輸路徑將有助於降低電感值。如圖3所示之實施例中，該阻抗調整層114設置於間距轉換板102中，並且鄰近該些第一接點104a的下方以及待測積體電路(IC)101，以縮短電源訊號的傳輸路徑PA2，如圖3左側所示之第一電容元件116a、第二電容元件116b以及第三電容元件116c的傳輸路徑，減小經過該阻抗調整層114的導體線路之電感值。在一實施例中，該至少一阻抗調整層114例如是一阻抗調整層或是複數阻抗調整層。

在一實施例中，該阻抗調整層114的該至少一第一電容元件116a以及至少一第二電容元件116b係為實體電容或是薄膜電容，即，該至少一第一電容元件116a以及至少一第二電容元件116b係內建於阻抗調整層114。在一實施例中，該至少一第一電容元件116a包括複數第一電容元件。在一實施例中，該些第一電容元件116a的電容值係為相同或是不相同。在一實施例中，該至少一第一電容元件116a係設置於該些第一接點104a的下方，該至少一第一電容元件116a的兩個電極係與該間距轉換板102的板面呈垂直設置，例如較小的電容以垂直板面方式配置(如第一電容元件116a)，較大的電容以平行於板面方式配置(如第二電容元件116b)。在一實施例中，該至少一第一電容元件116a鄰近於該些第一接點104a。在一實施例中，該至少一第一電容元件116a與該些第一接點的距離小於該至少一第一電容元件116a與該些第二接點104b的距離。本發明之具調整電源訊號阻抗之電路結構利用垂直距離Y小於一預定值，使第一接點104a與第二接點104b之間的傳輸路徑PA縮短，減小電感值，降低電源訊號阻抗值。因此，本發明之實施例中，有效使用較小電容降低電源訊號阻抗值，而不會受到電感的影響。

如圖3以及圖4所示，橫軸為頻率(GHz)，縱軸為阻抗振幅值(歐姆,Ohm)，第一曲線300係為僅在該第二電路層112b上設置一第三電容元件116c時，第一接點104a與第二接點104b沿著傳輸路徑PA3的電源訊號阻抗與頻率的關係，如圖3右側所示之第三電容元件116c的傳輸路徑。第二曲線302係為除了在該第二電路層112b上設置一第三電容元件116c之外，還在該阻抗調整層114中設有複數個不同的第一電容元件116a及第二電容元件116b時，第一接點104a與第二接點104b的電源訊號阻抗與頻率的關係。第三曲線304係為除了在該第二電路層112b上設置一第三電容元件116c之外，還在該阻抗調整層114中設有複數個不同的第一電容元件116a時，第一接點104a與第二接點104b的電源訊號阻抗與頻率的關係。應注意的是，本發明之該阻抗調整層114可搭配使用第一電容元件116a以及第二電容元件116b，例如第一電容元件116a與第二電容元件116b並聯。如圖4所示，在小於一預定阻抗值PD(例如0.02Ohm)的情況下，第二曲線302以及第三曲線304的頻率FD(例如0.02GHz)提升至較大頻率區間(即較寬的頻帶)，並且在該較大頻率區間中，其阻抗值大致等於或是小於第一曲線300的阻抗值，同時也適用於較低的頻率範圍，故有效地擴展該電路結構可檢測的頻率範圍。

圖5繪示本發明另一實施例中間距轉換板102的結構示意圖。在圖4中，間距轉換板102包括一層以上的阻抗調整層114，例如兩層阻抗調整層114，以縮短測試訊號在間距轉換板中的傳輸路徑，並且擴展該電路結構可檢測的頻率範圍。

根據上述，本發明之具調整電源訊號阻抗之電路結構，藉由間距轉換板中的阻抗調整層之位置，以縮短測試訊號在間距轉換板中的傳輸路徑，以降低傳輸線路的電感值，防止該電感值對於測試訊號的影響，增加積體電路測試的良率。並且藉由間距轉換板中的阻抗調整層調整在該間距轉換板兩側的第一接點以及第二接點間的電源訊號阻抗，以擴展該電路結構可檢測的頻率範圍。

雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種調整電源訊號阻抗之電路結構，包括：一電路板；一間距轉換板，電性連接於該電路板上，該間距轉換板設有一第一電路層、一第二電路層、以及位於該第一電路層與該第二電路層之間的至少一阻抗調整層，該阻抗調整層設有至少一孔洞，該至少一孔洞用以設置一至少一第一電容元件以及至少一第二電容元件中至少一者；一第三電容元件，設置於該間距轉換板的該第二電路層上，並且電性連接該至少一阻抗調整層；複數第一接點，設置於該間距轉換板的第一電路層與該電路板之間；以及複數第二接點，設置於該間距轉換板的第二電路層上，該些第二接點相對應於該些第一接點，其中該至少一阻抗調整層電性連接於該些第一接點與該些第二接點之間，並且該至少一第一電容元件以及至少一第二電容元件電性連接於該些第一接點與該些第二接點之間，用以調整該間距轉換板的該些第一接點與該些第二接點之間的電源訊號阻抗值。
如申請專利範圍第1項所述之調整電源訊號阻抗之電路結構，其中該至少一阻抗調整層係為一層阻抗調整層。
如申請專利範圍第1項所述之調整電源訊號阻抗之電路結構，其中該至少一阻抗調整層係為複數阻抗調整層。
如申請專利範圍第1項所述之調整電源訊號阻抗之電路結構，其中該阻抗調整層的該至少一第一電容元件以及至少一第二電容元件係為實體電容或是薄膜電容。
如申請專利範圍第1項所述之調整電源訊號阻抗之電路結構，其中該至少一第一電容元件包括複數第一電容元件。
如申請專利範圍第5項所述之調整電源訊號阻抗之電路結構，其中該些第一電容元件的電容值係為相同或是不相同。
如申請專利範圍第1項所述之調整電源訊號阻抗之電路結構，其中該至少一第一電容元件係設置於該些第一接點的下方，該至少一第一電容元件的兩個電極係與該間距轉換板的板面呈垂直設置。
如申請專利範圍第1項所述之調整電源訊號阻抗之電路結構，其中該至少一第一電容元件鄰近於該些第一接點。
如申請專利範圍第1項所述之調整電源訊號阻抗之電路結構，其中該至少一第一電容元件與該些第一接點的距離小於該至少一第一電容元件與該些第二接點的距離。
如申請專利範圍第1項所述之調整電源訊號阻抗之電路結構，其中該至少一第三電容元件與該至少一第一電容元件以及至少一第二電容元件係為並聯狀態。
如申請專利範圍第1項所述之調整電源訊號阻抗之電路結構，其中該至少一第三電容元件係為實體電容。
一種半導體測試介面系統，包括：一調整電源訊號阻抗之電路結構，包括：一電路板；一間距轉換板，電性連接於該電路板上，該間距轉換板設有一第一電路層、一第二電路層、以及位於該第一電路層與該第二電路層之間的至少一阻抗調整層，該阻抗調整層設有至少一孔洞，該至少一孔洞用以設置一至少一第一電容元件以及至少一第二電容元件中至少一者；一第三電容元件，設置於該間距轉換板的該第二電路層上，並且電性連接該至少一阻抗調整層；複數第一接點，設置於該間距轉換板的第一電路層與該電路板之間；及複數第二接點，設置於該間距轉換板的第二電路層上，該些第二接點相對應於該些第一接點，其中該至少一阻抗調整層電性連接於該些第一接點與該些第二接點之間，並且該至少一第一電容元件以及至少一第二電容元件電性連接於該些第一接點與該些第二接點之間，使該至少一阻抗調整層用以調整該間距轉換板的該些第一接點與該些第二接點之間的電源訊號阻抗值；以及一探針座，電性連接於該調整電源訊號阻抗之電路結構並且固定於該電路板上，該探針座中設有複數探針，該些探針電性連接於一晶圓與該間距轉換板之間，其中該至少一阻抗調整層用以改變該晶圓與一測試機台之間的該電源訊號阻抗值。
如申請專利範圍第12項所述之調整電源訊號阻抗之電路結構，其中該至少一阻抗調整層係為一層阻抗調整層。
如申請專利範圍第12項所述之半導體測試介面系統，其中該至少一阻抗調整層係為複數層阻抗調整層。
如申請專利範圍第12項所述之半導體測試介面系統，其中該阻抗調整層的該至少一第一電容元件以及至少一第二電容元件係為實體電容或是薄膜電容。
如申請專利範圍第12項所述之半導體測試介面系統，其中該至少一第一電容元件包括複數第一電容元件。
如申請專利範圍第16項所述之半導體測試介面系統，其中該些第一電容元件的電容值係為相同或是不相同。
如申請專利範圍第12項所述之半導體測試介面系統，其中該至少一第一電容元件係設置於該些第一接點的下方，該至少一第一電容元件的兩個電極係與該間距轉換板的板面呈垂直設置。
如申請專利範圍第12項所述之半導體測試介面系統，其中該至少一第一電容元件鄰近於該些第一接點。
如申請專利範圍第12項所述之半導體測試介面系統，其中該至少一第一電容元件與該些第一接點的距離小於該至少一第一電容元件與該些第二接點的距離。
如申請專利範圍第12項所述之半導體測試介面系統，其中該至少一第三電容元件與該至少一第一電容元件以及至少一第二電容元件係為並聯狀態。
如申請專利範圍第12項所述之半導體測試介面系統，其中該至少一第三電容元件係為實體電容。