CN101145383B - 用于半导体器件的具有降低的电阻的电源电压分配系统 - Google Patents
用于半导体器件的具有降低的电阻的电源电压分配系统 Download PDFInfo
- Publication number
- CN101145383B CN101145383B CN2007101383330A CN200710138333A CN101145383B CN 101145383 B CN101145383 B CN 101145383B CN 2007101383330 A CN2007101383330 A CN 2007101383330A CN 200710138333 A CN200710138333 A CN 200710138333A CN 101145383 B CN101145383 B CN 101145383B
- Authority
- CN
- China
- Prior art keywords
- voltage
- supply voltage
- semiconductor devices
- partition line
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 238000009826 distribution Methods 0.000 title claims abstract description 63
- 238000006243 chemical reaction Methods 0.000 claims abstract description 38
- 238000005192 partition Methods 0.000 claims description 73
- 230000007704 transition Effects 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 2
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 18
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 18
- 230000009977 dual effect Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Abstract
用于半导体器件的具有降低的电阻的电源电压分配系统一种用于在半导体器件(100)中分配电源电压的电源电压分配系统，包括：第一电源电压分配线布置(115a)和第二电源电压分配线布置(115b)，它们适于从该半导体器件的外部接收半导体器件电源电压(VDD_ext)并且把电源电压(VDDI，VDDE_IO)分配给该半导体器件的相应的第一(120；132)和第二部分(125；132)；连接到第一电源电压分配线布置的电压到电压转换电路(130)，其适于把该半导体器件电源电压传输到第一电源电压分配线布置上，或者把其值不同于该半导体器件电源电压的转换后的电源电压放置在第一电源电压分配线上。
Description
技术领域
本发明涉及半导体器件和集成电路(IC)的领域。更具体而言，本发明涉及支持不同的电源电压的半导体器件和IC。
背景技术
诸如半导体存储器器件之类的半导体器件可以被设计成能够取决于预定应用而支持不同的电源电压。例如，双电源供电的半导体器件(比如闪存IC)可以利用较高的第一电源电压(例如3V)或者较低的第二电源电压(例如1.8V)进行操作。
在较低的电源电压下的操作例如是电池供电的系统的特征，并且允许降低功率消耗。
在所述两种情况下，所述(较低的或较高的)电源电压通过电源电压分配线被馈送到所述半导体器件的内部电路，所述分配线适于在该器件中分配电源电压。
特别地，一种已知的设计规则规定具有用于把电源电压分配给所述器件的核心电路的电源电压分配线，这种分配线不同于用来把电源电压分配给输入/输出电路(比如输入/输出缓冲器)的电源电压分配线，其中所述核心电路包括适于执行所期望的任务的关键电路结构(比如在存储器器件的情况下是存储器单元行与列选择器、读出放大器、控制该存储器器件的操作的控制逻辑)。通过这一措施，有可能降低所述核心电路的操作受到电源电压上的噪声的影响的风险，其中所述噪声是由于所述输入/输出电路的开关而产生的。换句话说，专用的电源电压分配线被用于所述核心电路和所述输入/输出电路，以用于把在输入/输出缓冲器操作期间发生的干扰与所述半导体器件的剩余电路去耦合。
为了降低功率消耗，所述内部电路(特别是双电源供电的器件的核心电路)典型地被设计成利用低于所述较高的第一电源电压的电源电压进行操作(例如，所述半导体器件的内部电路可以被设计成利用2.3V的内部电源电压进行操作，该内部电源电压介于较高的第一电源电压与较低的第二电源电压之间)。为了把所述较高的外部电源电压下变换成所述(较低的)内部电压，提供一个能够降低电压的电压下变换器“VDC”(例如该VDC从3V的外部电压开始来生成2.3V的内部电压)。该VDC还具有稳定所述半导体器件的内部电源电压的功能。
另一方面，所述半导体器件的诸如输入/输出缓冲器之类的那些电路部件被用来把该半导体器件与外部环境(典型地是系统总线)进行接口，所述这些部件需要在较高的第一电源电压或者较低的第二电源电压下被供电，这取决于该半导体器件被插入的环境。电压电平适配器(移位器)被提供来将所述核心电路与所述输入/输出电路进行接口。
当所述半导体器件被采用在低电源电压应用中时，应当通过一个等于外部电源电压的电源电压来为该半导体器件的内部电路供电。对于在(从所述半导体器件端子)接收所述外部提供的电源电压的电源电压分配线与把该电源电压分配给所述核心电路的电源电压分配线之间的电连接提供一个电压开关；在这种情况下所述VDC被保持关断，并且用该电压开关来旁路该VDC。
在测试期间通常把所述双电源供电的半导体器件配置用于低电压应用或高电压应用，这例如是通过燃烧控制结构中的一条熔丝，所述控制结构控制所述VDC的激活或者替代地所述电压开关的激活。
一般而言，所述电压开关通过MOS晶体管、特别是p型导电性的MOS晶体管(即PMOS)来实现，其被连接在所述半导体器件端子之间，所述半导体器件端子在操作中被连接到接收所述外部提供的电源电压的电源电压分配线以及把该电源电压分配给所述核心电路的电源电压分配线，并且所述MOS晶体管具有一个接收控制信号的控制(即栅极)端子。作为测试期间的半导体器件配置的结果，当所述PMOS晶体管被接通时，从所述电源电压分配线接收的所述低电源电压被馈送到所述核心电路。
所述电压开关的电阻(PMOS晶体管接通电阻)不可避免地导致其两端的电压降。因此，被馈送到所述核心电路的实际的内部电源电压低于所述外部低电源电压。
发明内容
上述解决方案的一个缺点在于，为了减小所述电压开关两端的电压降，所述MOS晶体管的电阻应当被保持得尽可能低。然而，这对于所述半导体器件的尺寸(从而对于IC芯片尺寸)具有不利影响，这是因为MOS晶体管的接通电阻随着该MOS晶体管的尺寸增大而减小。
此外，当所述MOS晶体管的尺寸增大时，与其相连的电源电压分配线的尺寸也增大。这导致IC芯片面积的进一步增大，并且同时对于所述电源电压分配线的电阻具有不利影响(这是因为其电阻随着它们变长而增大)。
上述解决方案的另一个问题在于，为了减小由于所述电压开关和电源电压分配线所导致的总电阻，提高了平面图(即IC布局的设计)的复杂度。
一般而言，本发明是基于这样的思想：在低电源电压应用中，用于所述半导体器件的核心电路的电源电压也可以从专用于为该半导体器件的输入/输出电路供电的(多条)电源电压分配线得到。
特别地，本发明提供一种如在独立权利要求中所述的解决方案。
在从属权利要求中提供了本发明的有利实施例。
详细地，本发明一方面提出一种用于在半导体器件内分配电源电压的电源电压分配系统。该电源电压分配系统包括：第一电源电压分配线布置(arrangement)和第二电源电压分配线布置，所述第一电源电压分配线布置和所述第二电源电压分配线布置适于在该半导体器件的内部分配由外部电源电压分配线从该半导体器件的外部接收的半导体器件电源电压，并且分别提供给该半导体器件的核心电路和接口电路；连接到第一电源电压分配线布置的电压到电压转换电路，其中该电压到电压转换电路适于把从该半导体器件的外部接收的该半导体器件电源电压传输到第一电源电压分配线布置上，或者把转换后的电源电压放置在第一电源电压分配线布置上，所述转换后的电源电压具有的值不同于该半导体器件电源电压。所述电压到电压转换电路还包括可以选择性地激活来把第一电源电压分配线布置电耦合到所述第二电源电压分配线布置的装置。
附图说明
图1示意性地示出根据本发明一个实施例的半导体器件；
图2示意性地示出根据本发明一个实施例的用于图1的半导体器件的电源电压分配线的布局；以及
图3示出一个示例性电子系统，其中采用了根据本发明一个实施例的半导体器件。
具体实施方式
参考图1，示出根据本发明一个实施例的半导体器件100。该半导体器件100被集成在一个半导体材料(典型地是硅)的芯片中。例如但不是限制性的，该半导体器件100可以是诸如非易失性存储器(例如闪存)之类的半导体存储器。
半导体器件100是一个双电源供电的器件，即它被设计成能够取决于预定应用而利用不同的电源电压进行操作。例如，该半导体器件100可以利用较高的第一电源电压(例如标称地是3V)进行操作或者利用较低的第二电源电压(例如标称地是1.8V)进行操作。应当指出，更一般而言，该半导体器件100可以被设计成能够利用多于两个不同的电源电压进行操作。
半导体器件100具有第一端子105a和第二端子105b(典型地是IC的金属焊盘)，其打算用于连接到该半导体器件100必须被插入其中的电子系统的外部电源电压分配线110。
第一端子105a被连接到第一电源电压分配线布置115a，以及第二端子105b被连接到第二电源电压分配线布置115b，所述第一电源电压分配线布置和第二电源电压分配线布置被提供在所述半导体器件IC的内部，以用于分配在使用中通过外部电源电压分配线110从外部接收的电源电压。
特别地，第一电源电压分配线布置115a被提供来把所述电源电压分配给半导体器件100的第一部分，比如该半导体器件100的核心电路120。例如，在存储器器件的情况下，该核心电路120可以包括地址解码器、存储器单元矩阵行和列选择器、读出电路、编程电路、控制电路。而第二电源电压分配线布置115b被提供来把所述电源电压分配给该半导体器件100的第二部分，其中例如包括该半导体器件100的接口电路，特别是输入/输出缓冲器125，所述输入/输出缓冲器125例如是用于从外部接收存储器位置的地址的输入缓冲器，以及用于输出从所述存储器位置读取的数据或者用于输入将被写入到该半导体器件100的所述存储器位置的数据的输入/输出缓冲器。
所述外部电源电压分配线110提供电压VDD_ext，如上所述，该电压取决于预定应用而可以采用较高的第一值(例如3V)或者较低的第二值(例如1.8V)。该电压VDD_ext由第一和第二电源电压分配线布置115a和115b在所述半导体器件100的内部分配。在下面，由第一电源电压分配线布置115a从端子105a接收的电压将被称作VDDE_CORE，而由第二电源电压分配线布置115b从端子105b接收(并分配)的电压将被称作VDDE_IO。
假设所述半导体器件的核心电路120被设计成能够利用一个最大电源电压进行操作，该最大电源电压低于较高的第一电源电压，但是高于较低的第二电源电压。例如，该半导体器件的内部电路可以被设计成利用2.3V的内部电源电压进行操作，该内部电源电压介于较高的第一电源电压的3V的示例值与较低的第二电源电压的1.8V的示例值之间。这是IC设计者所采取的用来在操作速度与功率消耗之间取得折衷的已知措施(在较高的电源电压下操作提高了速度，但是也提高了功率消耗)。
为此，在半导体器件100中提供一个电压到电压转换电路130，以便取决于预定应用而利用最适当的电源电压为核心电路120供电。该电压到电压转换电路130沿着第一电源电压分配线布置115a被提供，并且适于生成被分配给核心电路120的电源电压VDDI。更详细地，第一电源电压分配线布置115a包括第一段115a-1和第二段115a-2；第一段115a-1从第一端子105a延伸到电压到电压转换电路130，而第二段115a-2从该电压到电压转换电路130延伸到核心电路120。第一电源电压分配线布置115a的第二段115a-2被用来在所述半导体器件IC的内部分配所述电源电压VDDI。取决于预定应用，该电源电压VDDI可以采用所述外部电压VDD_ext(例如1.8V)的值(这发生在低电源电压应用中)，或者采用低于(更一般而言是不同于)该外部电压VDD_ext(例如2.3V)的值(这发生在其中所述外部电源电压例如等于3V的应用中)。
在半导体器件100中还提供一个电压电平适配器(移位器)132，以用于把核心电路120与输入/输出缓冲器125进行接口。特别地，该电平移位器132分别通过第一和第二电源电压分配线布置115a和115b接收电源电压VDDI和电压VDDE_IO。
所述输入/输出缓冲器125被用于把半导体器件110与外部环境进行接口，特别是用于接收输入信号DATA_IN(例如在闪存的情况下包括存储器位置的地址、将被写入到该半导体器件100的所述存储器位置的数据)和输出输出信号DATA_OUT(例如在闪存的情况下是从所述存储器位置读取的数据)。所述输入信号DATA_IN和输出信号DATA_OUT的电压电平必须与所述外部电源电压VDD_ext的值相容，因此它们取决于预定应用；例如，在该外部电源电压VDD_ext等于3V的情况下，所述输入信号DATA_IN和所述输出信号DATA_OUT必须采用在接地与3V之间变化的电压电平，而在该外部电源电压VDD_ext等于1.8V的情况下，所述输入信号DATA_IN和所述输出信号DATA_OUT必须采用在接地与1.8V之间变化的电压电平。
由于如上所述当所述外部电压VDD_ext等于例如3V时，所述核心电路120操作在低于3V(例如是2.3V)的电源电压VDDI下，因此所述移位器132适于移位(降低)来自所述输入/输出缓冲器125的输入信号DATA_IN’的电压，以使其与该核心电路120的电源电压相容，并且适于移位(提高)来自该核心电路120的输出信号DATA_OUT’的电压，以使其与所述外部电源电压VDD_ext的值相容。
在其中所述外部电源电压VDD_ext采用较低的第二值(例如1.8V)的应用中，所述核心电路120利用其值等于该电压VDD_ext的电源电压VDDI进行操作，因此所述移位器132将所述信号的电压电平保持不变。
更详细地，所述电压到电压转换电路130的输入端135被连接到第一电源电压分配线布置115a的第一段115a-1从而接收电压VDDE_CORE，并且其输出端140被连接到第一电源电压分配线布置115a的第二段115a-2。
如上所述，在其中所述外部电压VDD_ext采用较高的第一电压值(例如3V)的应用中，所述电压到电压转换电路130适于降低所述电压VDDE_CORE；例如，从3V的外部电压开始，该电压到电压转换电路130适于把该外部电源电压值降低到一个由所述核心电路120所承受的值，例如是2.3V；相反，在其中该外部电压VDD_ext采用较低的第二电压的应用中，该电压到电压转换电路130把存在于第一电源电压分配线布置115a的第一段115a-1上的电压VDDE_CORE实质上传输到第二段115a-2，从而所述电源电压VDDI等于所述电压VDD_ext。
所述电压到电压转换电路130包括VDC 150，其被连接在该电压到电压转换电路130的输入端135与输出端140之间；该VDC 150的激活由第一控制信号VCON控制，该控制信号VCON根据其断言(assertion)状态使得该VDC 150生成将被馈送给核心电路120的电源电压VDDI的适当电压值。
所述电压到电压转换电路130还包括与所述VDC 150并联连接的第一电压开关155(其例如由一个或多个MOS晶体管实现，优选的是PMOS晶体管)。该第一电压开关155接收第一控制信号VCON并受其控制，并且根据该信号的断言状态，第一开关155连接该电压到电压转换电路130的输入端135与输出端140。更特别地，当第一控制信号VCON的断言状态使得VDC 150被激活时，第一电压开关155关断(开路)；反之，当第一控制信号VCON的断言状态使得VDC 150被停用时，第一电压开关接通，从而提供输入端135与输出端140之间的电连接(从而旁路该VDC 150)。换句话说，所述VDC 150和第一电压开关155以互斥的方式操作。
所述电压到电压转换电路130还包括第二电压开关160(其例如由一个或多个另外的MOS晶体管实现，优选的是PMOS晶体管)，其具有第一端子165和第二端子170，其中第一端子165被连接到第二电源电压分配线布置115b从而接收电压VDDE_IO，第二端子170被连接到所述输出端140，从而被连接到第一电源电压分配线布置115a的第二段115a-2。该第二电压开关160接收第二控制信号VCON’并受其控制，并且根据其断言状态把第一端子165电连接到第二端子170，从而把存在于第二电源电压分配线布置115b上的电压VDDE_IO传输到第一电源电压分配线布置115a的第二段115a-2。
提供一个电压到电压转换控制电路175，其适于生成第一控制信号VCON和第二控制信号VCON’。该控制电路175响应于从核心电路120接收的(多个)操作模式信号OP_MODE以及从配置结构180接收的(多个)半导体器件配置信号CONF，该配置结构180例如包括熔丝。特别地，所述(多个)操作模式信号OP_MODE适于表明所述半导体器件100的操作模式：例如，该操作模式信号OP_MODE被去断言(de-asserted)以表明核心电路120正与输入/输出缓冲器125同时操作(即所述输入/输出缓冲器125是激活的，这是由于正在把从外部接收的数据传输到该核心电路，以及/或者正在传输从该核心电路接收并且将被输出的数据)；反之，该操作模式信号OP_MODE被断言以表明所述输入/输出缓冲器125与所述核心电路120不同时操作(即所述输入/输出缓冲器125是未激活的，这是由于没有在把从外部接收的数据传输到该核心电路，也没有在传输从该核心电路接收并且将被输出的数据)。在所述半导体器件100的配置期间，例如在所述IC的制造后测试期间，所述配置结构180被设置成使得在操作中所述配置信号CONF采用对应于预定应用的状态；例如，这可能涉及到燃烧一条或多条熔丝。例如，当该半导体器件100被配置用于其中所述外部电源电压采用较高的第一值的应用时，所述配置信号CONF可以采用已断言的状态，而当该半导体器件被配置用于其中所述外部电源电压采用较低的第二值的应用时，该配置信号CONF可以采用去断言的状态。
特别地，第一控制信号VCON取决于所述配置信号CONF，即取决于存储在所述配置结构180中的器件配置；第二控制信号VCON’也取决于该配置信号CONF，但是还取决于所述操作模式信号OP_MODE，从而取决于所述半导体器件100的操作模式。
在操作中，当所述配置信号CONF被断言(这意味着半导体器件100被配置用于其中所述外部电源电压VDD_ext采用较高的第一值的应用)时，第一控制信号VCON被断言；反之，当所述配置信号CONF被去断言(这意味着半导体器件100被配置用于其中所述外部电源电压VDD_ext采用较低的第二值的应用)时，第一控制信号VCON被去断言。当所述控制信号CONF被去断言(这意味着半导体器件100被配置用于其中所述外部电源电压VDD_ext采用较低的第二值的应用)并且所述操作模式信号OP_MODE被断言(这意味着所述输入/输出缓冲器125与所述核心电路120不同时操作)时，第二控制信号VCON’被断言；在所有其他情况下，第二控制信号VCON’被去断言。
如上所述，所述半导体器件100可以利用例如3V的较高的第一电源电压进行操作或者利用例如1.8V的较低的第二电源电压进行操作。
当所述半导体器件100已经被配置用于其中所述外部电压VDD_ext采用较高的第一电源电压(例如3V)的应用时，所述配置信号CONF被断言。在这种情况下，所述电压到电压转换控制电路175断言第一控制信号VCON并且去断言第二控制信号VCON’。第一和第二电压开关155和160都关断，并且所述VDC 150被激活；该VDC 150把在第一电源电压分配线布置115a的第一段115a-1上接收的例如3V的电压VDDE_CORE转换成例如2.3V的电源电压VDDI，并且该电压在第二段115a-2上被分配给所述核心电路120。例如，在操作期间，该核心电路120能够执行利用2.3V的电压操作的预定任务；例如，该核心电路120可以接收将被读取/写入的存储器位置的地址信号，访问所寻址的位置，从/向所述位置读取/写入数据以及向所述移位器132发送输出信号DATA_OUT(比如存储在闪存的存储器位置中的数据)。该电平移位器132适当地移位所述信号的信号电平，从而在该移位器132的输出处，所述输出信号DATA_OUT与所述外部电源电压相容。
由于第二控制信号VCON’被去断言，因此第二电压开关160关断，并且在传送电压VDDE_IO的第二电源电压分配线布置115b与传送电压VDDI的第一电源电压分配线布置115a的第二段115a-2之间没有产生电连接。
当所述半导体器件100已经被配置用于其中所述外部电压VDD_ext采用较低的第二电源电压(例如1.8V)的应用时，所述配置信号CONF被去断言。在这种情况下，所述电压到电压转换控制电路175去断言第一控制信号VCON，从而使得第一电压开关155被保持接通，而所述VDC 150被停用并被旁路。
特别地，第一电压开关155把所述电压到电压转换电路130的输入端135电连接到其输出端140，从而所述内部电源电压VDDI等于较低的第二电源电压。
当所述操作模式信号OP_MODE被断言(以表明所述输入/输出缓冲器125与所述核心电路120不同时操作)时，所述电压到电压转换控制电路175断言第二控制信号VCON’，从而第二电压开关160被保持接通。这样，把所述电压VDDE_IO分配给所述输入/输出电路125的第二电源电压分配线布置115b被耦合到把电源电压VDDI传送到所述核心电路120的第一电源电压分配线布置115a的第二段115a-2。可以看到，由于在这种操作条件下所述核心电路120与所述输入/输出缓冲器125不同时操作，因此后者不会对所述电压VDDE_IO引发干扰，从而不会对为所述核心电路120供电的电源电压VDDI引发干扰；因此，该核心电路120的正确操作不会受到第一电源电压分配线布置115a的第二段115a-2与第二电源电压分配线布置115b的连接的损害。
而当所述操作模式信号OP_MODE被去断言(以表明所述输入/输出缓冲器125与所述核心电路120正同时操作)时，所述电压到电压转换控制电路175去断言第二控制信号VCON’，从而第二电压开关160被保持关断(开路)。这样，在把所述电压VDDE_IO分配给所述输入/输出缓冲器125的第二电源电压分配线布置115b与把所述电压VDDI分配给所述核心电路120的第一电源电压分配线布置115a的第二段115a-2之间没有电连接。结果，所述核心电路120和所述输入/输出缓冲器125可以同时操作，而不会出现由于所述输入/输出缓冲器的开关所产生的对所述电压VDDE_IO的干扰在为所述核心电路120供电的电源电压VDDI上传播的情况(这些干扰会损害该核心电路120的正确操作)。
现在移到图2，示出根据本发明一个实施例的用于图1的半导体器件的电源电压分配线的布局。与图1中所示出的相同或类似的元件用相同的附图标记表示。
第二电源电压分配线布置115b具有一般的环形形状(在所示出的例子中，该环形具有一般的矩形形状并且它是闭合的，然而这不应被理解为对本发明的限制)，并且围绕其中集成了所述核心电路120、电平移位器132、输入/输出缓冲器125和配置结构180的IC芯片区域；特别地，第二电源电压分配线布置115b可以基本上沿着所述IC的周界延伸。
与第二电源电压分配线布置115b类似，第一电源电压分配线布置115a的第二段115a-2具有一般的环形形状(在所示出的例子中，由第二段115a-2形成的环形也具有一般的矩形形状并且它是闭合的，然而这不应被理解为对本发明的限制)，并且在第二电源电压分配线布置115b的内部延伸。
所述核心电路120被集成在由第一电源电压分配线布置115a的第二段115a-2围绕的IC芯片区域内。所述电压到电压转换控制电路175也被集成在该IC芯片区域内。
而所述输入/输出缓冲器125被沿着该IC芯片的周界集成。
电源电压分配线布置115a的第一段115a-1占据窄的IC芯片区域，其足以把IC第一端子105a连接到所述电压到电压转换电路130的第一输入端135。
根据本发明的一个实施例，所述电压到电压转换电路130包括多个(在所示出的例子中是四个)电压开关160的分布式布置，所述多个电压开关沿着第二电源电压分配线布置115b和第一电源电压分配线布置115a的第二段115a-2分布并且与其相连(在该示意图中，所述各电压开关160沿着形成第二电源电压分配线布置115b和第一电源电压分配线布置115a的第二段115a-2的矩形环的四条边当中的三条边被提供，然而要强调的是，这种电压开关布置仅仅是示例性的)。每个第二电压开关160从所述电压到电压转换控制电路175接收第二控制信号VCON’。
可以注意到，第一电压开关155被连接在传送所述电压VDD_ext的所述电源电压分配线布置115a的第一段115a-1与分配所述内部电源电压VDDI的该电源电压分配线布置115a的第二段115a-2之间，而每个第二电压开关160被连接在传送所述电压VDD_ext的第二电源电压分配线布置115b与该电源电压分配线布置115a的第二段115a-2之间。特别地，所述各电压开关160彼此并联连接，并且还与第一电压开关155并联连接。这样，把第二电源电压分配线布置115b连接到所述电源电压分配线布置115a的第二段115a-2的电路路径的总电阻被减小，从而减小了所述开关155和160两端的电压降。这种电阻减小是在一点不增大用于实现每个开关155和160的PMOS晶体管的尺寸的情况下获得的。
因此，在操作中，当所述外部电压VDD_ext采用例如1.8V的较低的第二电源电压时，被馈送到所述核心电路的实际的电源电压VDDI基本上等于该外部低电源电压，这归功于第二电源电压分配线布置115b的贡献并且归功于把该电源电压VDDI分配给该核心电路120。
在所述电压到电压转换电路130内具有一个或多个第二开关160这一特征对于为所述开关155和160供电的每个电源电压分配线布置的尺寸具有有利的影响。特别地，通过使用所提出的解决方案，有可能减小每个电源电压分配线布置的尺寸，从而减小相应的电阻。
此外，在本发明的优选实施例中，以所述输入/输出缓冲器125没有在开关这一事实为条件选择性地激活第二电压开关160确保了由所述输入/输出缓冲器开关导致的干扰不会传播到半导体器件100的核心电路120。
当然，为了满足局部的具体要求，本领域技术人员可以对上述解决方案应用许多修改和改变。特别地，虽然参考本发明的各优选实施例以一定的详细程度描述了本发明，但是应当理解，在形式和细节方面的各种省略、替换和改变以及其他实施例都是有可能的；此外，明确打算的是，作为一般的设计选择问题，结合本发明所公开的任何实施例所描述的特定元件和/或方法步骤可以被结合在任何其他实施例中。
例如，虽然在前面的优选描述中提到基于所述半导体器件的操作模式的指示来选择性地激活第二开关160，但是这不应被解释为对本发明的限制。
无论如何，本发明的解决方案还适于通过利用其他类型的晶体管来实现，所述晶体管用于实现第一和第二开关。
可选择地，在所述半导体器件的操作期间，对于所述电源电压可以使用不同的示例性值。
如前所述，虽然本发明一般适用于任何类型的半导体器件，但是本发明特别适用于诸如半导体存储器之类的半导体器件，特别是但不限于非易失性存储器，例如电可改写的存储器(比如NAND存储器)。如图3所示意性示出的，现在这些类型的器件被广泛用在象存储装置(比如存储卡和USB硬盘驱动器)之类的电子系统中，该图中示意性地示出具有USB连接器305的USB笔300，该连接器适于被插入到例如个人计算机的USB端口中，并且该USB笔300还包括一个半导体器件，特别是在前所述类型的半导体存储器100。
Claims (11)
1.一种用于在半导体器件(100)中分配电源电压的电源电压分配系统，该电源电压分配系统包括：
第一电源电压分配线布置(115a)和第二电源电压分配线布置(115b)，所述第一电源电压分配线布置和所述第二电源电压分配线布置适于在该半导体器件的内部分配由外部电源电压分配线(110)从该半导体器件的外部接收的半导体器件电源电压，并且分别提供给该半导体器件的核心电路和接口电路；
连接到第一电源电压分配线布置的电压到电压转换电路(130)，其中该电压到电压转换电路适于把从该半导体器件的外部接收的该半导体器件电源电压传输到第一电源电压分配线布置上，或者把转换后的电源电压放置在第一电源电压分配线布置上，所述转换后的电源电压具有的值不同于该半导体器件电源电压，
其特征在于，该电压到电压转换电路还包括可以选择性地激活来把第一电源电压分配线布置电耦合到所述第二电源电压分配线布置的装置。
2.根据权利要求1所述的电源电压分配系统，其中：
第一电源电压分配线布置包括第一段(115a-1)和第二段(115a-2)，其中第一段从所述半导体器件的至少一个端子(105a)延伸到所述电压到电压转换电路的输入(135)，并且所述第二段从该电压到电压转换电路的输出(140)延伸到该半导体器件的所述核心电路，其中该半导体器件的该至少一个端子(105a)在使用中适于被连接到在该半导体器件的外部并传送所述半导体器件电源电压的外部电源电压分配线(110)，
以及其中该电压到电压转换电路包括：
连接在所述电压到电压转换电路的输入与输出之间的第一电压开关装置(155)，该第一电压开关装置可以被选择性地激活来把所述半导体器件电源电压传输到第一电源电压分配线布置的第二段上；以及
连接在所述电压到电压转换电路的输入与输出之间的电压下变换器(150)，该电压下变换器(150)适于生成转换后的电源电压，并且将其放置在第一电源电压分配线布置的第二段上，以便将其分配给该半导体器件的核心电路。
3.根据权利要求2所述的电源电压分配系统，其中，所述电压到电压转换电路包括电连接到第一电源电压分配线布置的第二段和第二电源电压分配线布置的第二电压开关装置(160)。
4.根据权利要求3所述的电源电压分配系统，其中，第二电源电压分配线布置沿着所述半导体器件内的第一路径延伸，并且第一电源电压分配线布置的第二段沿着该半导体器件内的第二路径延伸，第一路径和第二路径至少部分地彼此并排延伸，所述第二电压开关装置包括在所述第一和第二路径彼此并排延伸的地方沿着所述第一和第二路径放置的至少两个电压开关。
5.根据权利要求4所述的电源电压分配系统，其中，所述第一路径沿着所述半导体器件的周界延伸，并且限定一个半导体器件区域的边界，第一电源电压分配线布置的第二段在所限定边界的该半导体器件区域内延伸。
6.根据权利要求5所述的电源电压分配系统，其中，第二电源电压分配线布置和第一电源电压分配线布置的第二段分别具有环形的形状。
7.根据权利要求1-6中任何一项所述的电源电压分配系统，还包括适于控制所述电压到电压转换电路的电压到电压转换控制电路(175)，其中，该控制电路基于半导体器件配置设置信号(CONF)进行操作，所述半导体器件配置设置信号适于确定该半导体器件是打算利用第一半导体器件电源电压值来操作还是打算利用第二半导体器件电源电压值来操作。
8.根据权利要求7所述的电源电压分配系统，其中，所述电压到电压转换控制电路还适于基于对该半导体器件的核心电路和接口电路的联合激活状态的评估来控制所述可以选择性地激活来把第一电源电压分配线布置电耦合到所述第二电源电压分配线布置的装置的激活。
9.一种包括根据权利要求1-8中任何一项所述的电源电压分配系统的半导体器件。
10.根据权利要求9所述的半导体器件，其中该半导体器件是半导体存储器器件。
11.一种包括至少一个根据权利要求9或10所述的半导体器件的电子系统。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP20060117949 EP1884954B1 (en) | 2006-07-27 | 2006-07-27 | Supply voltage distribution system with reduced resistance for semiconductor devices |
| EP06117949.5 | 2006-07-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101145383A CN101145383A (zh) | 2008-03-19 |
| CN101145383B true CN101145383B (zh) | 2012-05-30 |
Family
ID=37068249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101383330A Active CN101145383B (zh) | 2006-07-27 | 2007-07-27 | 用于半导体器件的具有降低的电阻的电源电压分配系统 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8027217B2 (zh) |
| EP (1) | EP1884954B1 (zh) |
| CN (1) | CN101145383B (zh) |
| DE (1) | DE602006005077D1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602006005077D1 (de) | 2006-07-27 | 2009-03-19 | Hynix Semiconductor Inc | Netzspannungsverteilungssystem mit vermindertem Widerstand für Halbleiterbauelemente |
| KR102499510B1 (ko) | 2017-09-01 | 2023-02-14 | 삼성전자주식회사 | 전원 공급 회로 및 이를 포함하는 반도체 패키지 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4691123A (en) * | 1985-01-14 | 1987-09-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit with an internal voltage converter circuit |
| US4730122A (en) * | 1986-09-18 | 1988-03-08 | International Business Machines Corporation | Power supply adapter systems |
| US4833341A (en) * | 1986-04-01 | 1989-05-23 | Kabushiki Kaisha Toshiba | Semiconductor device with power supply voltage converter circuit |
| US5289425A (en) * | 1991-04-18 | 1994-02-22 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| US5838627A (en) * | 1994-05-20 | 1998-11-17 | Mitsubishi Denki Kabushiki Kaisha | Arrangement of power supply and data input/output pads in semiconductor memory device |
| US5883797A (en) * | 1997-06-30 | 1999-03-16 | Power Trends, Inc. | Parallel path power supply |
| CN1486531A (zh) * | 2000-12-15 | 2004-03-31 | ��ķ��ɭ | 电源提供功率的动态分配及信号的频率捷变频谱滤波 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2752304B2 (ja) * | 1992-10-21 | 1998-05-18 | 株式会社東芝 | 半導体記憶装置 |
| JPH06236686A (ja) * | 1993-01-22 | 1994-08-23 | Nec Corp | 半導体装置 |
| US5602794A (en) * | 1995-09-29 | 1997-02-11 | Intel Corporation | Variable stage charge pump |
| US5898235A (en) * | 1996-12-31 | 1999-04-27 | Stmicroelectronics, Inc. | Integrated circuit with power dissipation control |
| JP3835968B2 (ja) * | 2000-03-06 | 2006-10-18 | 松下電器産業株式会社 | 半導体集積回路 |
| JP2002123501A (ja) * | 2000-10-17 | 2002-04-26 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP4583588B2 (ja) * | 2000-12-08 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2005122832A (ja) * | 2003-10-17 | 2005-05-12 | Renesas Technology Corp | 半導体集積回路装置 |
| KR100520653B1 (ko) * | 2003-12-01 | 2005-10-13 | 주식회사 하이닉스반도체 | 전원 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 |
| US7802141B2 (en) * | 2004-03-05 | 2010-09-21 | Denso Corporation | Semiconductor device having one-chip microcomputer and over-voltage application testing method |
| US7002870B2 (en) * | 2004-06-04 | 2006-02-21 | Etron Technology, Inc. | Speeding up the power-up procedure for low power RAM |
| US20060083762A1 (en) * | 2004-10-13 | 2006-04-20 | Gaelle Brun | Uses of compositions comprising electrophilic monomers and micro-particles or nanoparticles |
| DE602006005077D1 (de) | 2006-07-27 | 2009-03-19 | Hynix Semiconductor Inc | Netzspannungsverteilungssystem mit vermindertem Widerstand für Halbleiterbauelemente |
-
2006
- 2006-07-27 DE DE200660005077 patent/DE602006005077D1/de active Active
- 2006-07-27 EP EP20060117949 patent/EP1884954B1/en active Active
-
2007
- 2007-07-27 US US11/881,505 patent/US8027217B2/en active Active
- 2007-07-27 CN CN2007101383330A patent/CN101145383B/zh active Active
-
2011
- 2011-09-26 US US13/245,392 patent/US8923086B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4691123A (en) * | 1985-01-14 | 1987-09-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit with an internal voltage converter circuit |
| US4833341A (en) * | 1986-04-01 | 1989-05-23 | Kabushiki Kaisha Toshiba | Semiconductor device with power supply voltage converter circuit |
| US4730122A (en) * | 1986-09-18 | 1988-03-08 | International Business Machines Corporation | Power supply adapter systems |
| US5289425A (en) * | 1991-04-18 | 1994-02-22 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| US5838627A (en) * | 1994-05-20 | 1998-11-17 | Mitsubishi Denki Kabushiki Kaisha | Arrangement of power supply and data input/output pads in semiconductor memory device |
| US5883797A (en) * | 1997-06-30 | 1999-03-16 | Power Trends, Inc. | Parallel path power supply |
| CN1486531A (zh) * | 2000-12-15 | 2004-03-31 | ��ķ��ɭ | 电源提供功率的动态分配及信号的频率捷变频谱滤波 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080049533A1 (en) | 2008-02-28 |
| EP1884954A1 (en) | 2008-02-06 |
| DE602006005077D1 (de) | 2009-03-19 |
| US8027217B2 (en) | 2011-09-27 |
| CN101145383A (zh) | 2008-03-19 |
| EP1884954B1 (en) | 2009-02-04 |
| US20120081987A1 (en) | 2012-04-05 |
| US8923086B2 (en) | 2014-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102656639B (zh) | 通过使用感测放大器作为写驱动器的减小面积的存储器阵列 | |
| KR100538728B1 (ko) | 반도체 기억 장치 | |
| JP2011507141A (ja) | 二重機能対応の不揮発性メモリ素子 | |
| TWI531031B (zh) | 電阻性記憶體裝置，初始化方法，及包含該電阻性記憶體裝置之電子裝置 | |
| JP2004133969A (ja) | 半導体装置 | |
| JP2011123987A (ja) | 不揮発性論理回路、該不揮発性論理回路を備える集積回路、及び該集積回路の動作方法 | |
| US10885947B2 (en) | Power gating system and memory system including the power gating system | |
| CN113848768A (zh) | 功率门控控制电路及包括功率门控控制电路的半导体装置 | |
| US9218859B2 (en) | Semiconductor memory device | |
| US9360922B2 (en) | Data processing system, microcontroller and semiconductor device | |
| CN101145383B (zh) | 用于半导体器件的具有降低的电阻的电源电压分配系统 | |
| KR20150051418A (ko) | 반도체 메모리 장치 | |
| KR101925566B1 (ko) | 아이오 데이터 리텐션 장치 | |
| KR100931023B1 (ko) | 반도체 메모리 장치 | |
| US20080036505A1 (en) | Semiconductor integrated circuit device | |
| US7110296B2 (en) | Flash memory device capable of improving a data loading speed | |
| US6567970B1 (en) | PLD configuration architecture | |
| US8225417B2 (en) | Circuit for controlling signal line transmitting data and method of controlling the same | |
| US8111535B2 (en) | Presetable RAM | |
| KR101062845B1 (ko) | 글로벌 라인 제어회로 | |
| US7782692B2 (en) | Single end read module for register files | |
| JP2004199849A (ja) | 入／出力の帯域幅を調節可能なメモリ装置 | |
| US20120014158A1 (en) | Memory devices | |
| JP2007172595A5 (zh) | ||
| US20090256621A1 (en) | Signal transfer circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: MICRON TECHNOLOGY, INC. Free format text: FORMER OWNER: ST MICROELECTRONICS ASIA Effective date: 20131206 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20131206 Address after: Idaho Patentee after: MICRON TECHNOLOGY, Inc. Patentee after: HYNIX SEMICONDUCTOR Inc. Address before: Singapore Singapore Patentee before: STMicroelectronics Asia Pacific Pte. Ltd. Patentee before: HYNIX SEMICONDUCTOR Inc. |
|
| ASS | Succession or assignment of patent right |
Owner name: NAMONIX MUANG KNICKS CO., LTD. Free format text: FORMER OWNER: ST MICROELECTRONICS ASIA Effective date: 20140218 Free format text: FORMER OWNER: HAIRYOKSA SEMICONDUCTOR CO., LTD. Effective date: 20140218 Owner name: MICRON TECHNOLOGY, INC. Free format text: FORMER OWNER: NAMONIX MUANG KNICKS CO., LTD. Effective date: 20140218 |
|
| CI01 | Publication of corrected invention patent application |
Correction item: The right of patent application and the transfer of patent right Correct: Revocation of patent transfer False: Patent transfer Number: 52 Volume: 29 |
|
| CI01 | Publication of corrected invention patent application | ||
| ERR | Gazette correction |
Free format text: CORRECT: RIGHT TO APPLY FOR A PATENT, THE TRANSFER OF PATENT RIGHT; FROM: THE TRANSFER OF PATENT RIGHT TO: REVOCATION OF THEPATENT RIGHT TRANSFER |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140218 Address after: Idaho Patentee after: MICRON TECHNOLOGY, Inc. Address before: Swiss basil Patentee before: Namon Nicks Ltd. Effective date of registration: 20140218 Address after: Swiss basil Patentee after: Namon Nicks Ltd. Address before: Singapore Singapore Patentee before: STMicroelectronics Asia Pacific Pte. Ltd. Patentee before: HYNIX SEMICONDUCTOR Inc. |
|
| TR01 | Transfer of patent right |