CN101144971A - 相移光掩模及其制造方法 - Google Patents

相移光掩模及其制造方法 Download PDF

Info

Publication number
CN101144971A
CN101144971A CNA2007101458483A CN200710145848A CN101144971A CN 101144971 A CN101144971 A CN 101144971A CN A2007101458483 A CNA2007101458483 A CN A2007101458483A CN 200710145848 A CN200710145848 A CN 200710145848A CN 101144971 A CN101144971 A CN 101144971A
Authority
CN
China
Prior art keywords
layer
etching
substrate
film lamination
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101458483A
Other languages
English (en)
Other versions
CN101144971B (zh
Inventor
斯科特·艾伦·安德森
小伊·陈
迈克尔·N·格里姆博根
阿杰伊·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101144971A publication Critical patent/CN101144971A/zh
Application granted granted Critical
Publication of CN101144971B publication Critical patent/CN101144971B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54Absorbers, e.g. of opaque materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明公开了一种包含在透明衬底上形成的构图膜叠层的相移光掩模以及制造该光掩模的方法。在一实施方式中,膜叠层包括具有对光刻系统的照射源的光具有预定的透明度值的第一层和基本对光透明并有助于光产生预定相移的第二层。

Description

相移光掩模及其制造方法
技术领域
本发明的实施方式主要涉及在半导体工业中使用以制造集成电路的光掩模,并且更尤其涉及相移光掩模及其制造方法。
背景技术
在集成电路(IC)或者芯片的制造中,使用可重复使用的光掩模或者掩模版(reticle)制造芯片的不同层的图案。典型地,一组15-30个或者更多的掩模版用于构造芯片,并且该掩模版可被重复使用。在此,术语“光掩模”和“掩模版”可交替使用。每个光掩模通过光刻将各个芯片层的设计转印或打印到设置在半导体衬底上的光刻胶层。由于光掩模中的缺陷可能会被转印到芯片上,该光掩模的精度非常重要,一旦缺陷被转印,会潜在地对电路性能产生负面影响。
传统的光掩模一般包括透光玻璃或具有铬的构图层的石英衬底,该铬的构图层形成待转印到光刻胶层中的图像的不透明区域。适于打印高级的亚-150nm特征的光掩模利用通过各自的光刻系统的照射源提供的光的干涉测量性能,这通常在现有技术中是公知的并且该光掩模被称为相移光掩模。相移光掩模包括具有交替光程的区域的图案。典型地,在邻近区域中,光程的差别是用于曝光光刻胶的光的波长的约一半。该光掩模有助于具有超过传统光掩模光学限制的分辨率的图像的转印。
发明内容
本发明提供一种相移光掩模及其制造方法。在一实施方式中,一种相移光掩模包括在透明衬底上形成的构图的膜叠层。该膜叠层包括设置在衬底中并对光具有预定的透明度值的第一层,以及设置在第一层上的第二层,其中选择该第一层和第二层以使通过第一层和第二层的光相对于通过基本对光透明的开口的光具有180度的相移。
在另一实施方式中,一种相移光掩模包括衬底,以及在该衬底上形成并具有在其中形成且暴露部分所述衬底的至少一个开口的膜叠层,其中该膜叠层包括设置在钽层上的至少一二氧化硅层,其中该膜叠层和衬底具有使通过膜叠层的光相对于衬底产生180度相移的特性。
在又一实施方式中,一种用于制造相移光掩模的方法包括:提供对于由光刻系统的照射源产生的光基本透明的衬底,该衬底包含膜叠层,其中该膜叠层和衬底具有使通过膜叠层的光相对于衬底产生180度相移的特性,该膜叠层进一步包括牺牲上层、对光具有预定透明度值的第一层和对光基本透明的第二层;在牺牲上层上形成构图的蚀刻掩模;蚀刻牺牲上层的暴露部分;蚀刻第二层的暴露部分;利用衬底作为蚀刻终止层蚀刻第一层的暴露部分;去除构图的蚀刻掩模并去除牺牲上层。
在又一实施方式中,一种用于制造相移光掩模的方法可包括:提供具有钽(Ta)层、二氧化硅(SiO2)层、含铬(Cr)层的石英衬底以及在含Cr层上的构图的光刻胶蚀刻掩模;蚀刻通过蚀刻掩模暴露的部分含Cr层;蚀刻通过所蚀刻的含Cr层暴露的部分SiO2层;利用衬底作为蚀刻终止层蚀刻通过所蚀刻的SiO2层暴露的部分Ta层;去除构图的蚀刻掩模,以及去除含Cr层。
该发明内容既不意指也不应该理解为表示本发明的全部内容和范围,其中这些和额外的部分将通过详细说明更加显而易见,特别当参照附图时。
附图说明
为了能详细理解本发明的上述特征,将参照部分在附图中示出的实施方式对以上的简要概述进行本发明的更详细描述。然而,应该注意到附图仅示出了本发明的典型实施方式,因此不能理解为对本发明范围的限定,因为本发明可承认其它等效的实施方式。
图1是示出根据本发明一实施方式用于制造相移光掩模的方法流程图;
图2A-图2H是在图1的方法的连续步骤期间包括相移光掩模的膜叠层的部分衬底的示意性横截面视图;
图3是适于执行图1的部分方法的示例性处理反应器的高级示意图。
为了便于理解,在此尽可能使用相同的附图标记表示附图中共有的相同元件,除了在适当的时候可添加下标以区别这些元件。附图中的图像是简单用于示意性的目的,因此没有按比例绘出。可以将一个实施方式的元件和特征有利地结合到另一实施方式中,而不用进一步叙述。
具体实施方式
图1是示出根据本发明一实施方式用于制造相移光掩模(PSM)的方法100的流程图。在一些实施方式中,利用分离的处理反应器执行该方法步骤。在可选的实施方式中,在相同的处理反应器(即,原位)或在不同的反应器中执行该方法步骤中的至少两个步骤。
在一示例性实施方式中,利用Tetra I或Tetra II光掩模等离子体反应器或分离等离子体源
Figure A20071014584800081
反应器执行方法100的蚀刻工艺(参照方框106、108和110讨论),所有以上的反应器都可从加利福尼亚Santa Clara的应用材料有限公司购得。这些反应器的显著特征可参照图3在以下讨论。
Figure A20071014584800082
反应器通常用作
Figure A20071014584800083
集成处理系统的处理模块,并且也可从应用材料有限公司购得。本领域的普通技术人员将易于理解,还可利用可从其它设备制造商购得的蚀刻反应器执行该蚀刻工艺。
图2A-2H是部分衬底的示意性横截面视图,该衬底包括在图l的方法100的连续方框期间所制造的PSM的膜叠层。在图2A-2H中的横截面视图示出了方法100的独立的处理步骤。为了更好的理解本发明,请同时参照图1和图2A-2H。子工艺和光刻例程(例如,光刻胶的曝光和显影,晶圆清洗程序等等)对于本领域的普通技术人员是众所周知的,从而在图l和图2A-2H中没有示出。
当适于制造PSM的膜叠层220形成在衬底202上时(图2A),方法100在方框102处开始。在一特定的实施方式中,衬底202适于在光刻系统中使用。衬底202可由石英或其它材料(例如,玻璃)形成,该材料对于由使用该PSM的光刻系统的照射源提供的光,例如对于以193nm、158nm或更短波长照射的深紫外线受激准分子激光器的光,具有光学透明性。
膜叠层220一般包括连续沉积在衬底202上的半透明层204、相移层206和牺牲保护层208。在其它实施方式中,层204和206可以不同的次序沉积在衬底202上。牺牲保护层208一般由可抵抗在方法100期间使用的蚀刻工艺的材料形成以构图半透明层204和相移层206。
在图2A所述的实施方式,膜叠层220包括连续沉积的钽(Ta)层204、二氧化硅(SiO2或石英)层206和铬(Cr)层208。Ta层具有在约5到约50nm范围内的厚度。当形成该厚度时,Ta层204提供在光刻系统中使用的照射源的光的预定透明度值。SiO2层206对于照射源的光基本透明并形成为从约50至约300nm范围内的预定厚度。在所制造的PSM中,SiO2层206(并且,在一些实施方式中,Ta和SiO2或石英层的结合效应)有助于在通过掩模时光刻系统中所使用的光的预定相移(例如,大约180度相移)。Cr层208为具有在从约20到约200nm范围内厚度的牺牲保护层。在一实施方式中,层204、206和208的厚度分别为约20、150和60mn。
可以想象,层204、206和208可以由具有类似的光学或物理属性的其它材料制造。特别地,层204可由对于照射源的光提供受控的透明度的材料形成,并且层206可由透光的材料形成,而基于与方法100的处理步骤的兼容性选择层208的材料。例如,在可选实施方式中,层204、206和208可由MoSixOyNz,叠层制造。这样,在膜叠层220的层中Ta、SiO2和Cr的特别使用是示例性的,并且不应该用于限制本发明的范围。
膜叠层220的层可以使用任意传统的薄膜沉积技术形成,例如,原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强CVD(PECVD)等等。例如,可使用
Figure A20071014584800091
和其它可从应用材料有限公司购得的处理系统相对应的反应器或其它设备制造商的处理反应器沉积该层。
在方框104,将光刻胶层210施加到牺牲保护层208(图2B),然后,使用传统的光刻工艺,构图层210以形成光刻胶掩模216(图2C)。光刻胶掩模216中的开口限定要在方法100的连续步骤期间形成在膜叠层220的层中的特征214的位置和布局尺寸。特征214可具有不同的布局或形状,包括诸如触点、沟槽、OPC特征等的形状。
层210可包括可选的抗反射层212(以虚线示出),该抗反射层212控制用于构图光刻胶层210的光的反射并减少在图案转印工艺中由光反射引起的错误。层212通常由诸如氮化硅(SiN)、聚酰胺等的一种或多种材料的膜形成。
在方框106,使用光刻胶掩模216作为蚀刻掩模蚀刻牺牲保护层208(图2D)。在完成方框106的蚀刻工艺时,特征214被从掩模216转印到牺牲保护层208中。
在一实施方式中,使用包含至少一种含氯气体(例如,氯气(Cl2))或至少一种含氟气体(例如,六氟化硫(SF6)或四氟化碳(CF4))的等离子体蚀刻Cr层208。在2006年3月28日发表的共同转让的美国专利No.7,018,934,B2中描述了用于蚀刻Cr的这些工艺。可以想象,其它适宜的蚀刻工艺也可用于蚀刻Cr层208。
在方框108,使用光刻胶掩模216以及可选地或另外地牺牲保护层208的下部分作为蚀刻掩模对相移层206蚀刻(图2E)。在一可选实施方式中(未示出),在蚀刻相移层206之前,可使用例如传统的灰化或湿蚀刻工艺去除光刻胶掩模216。在前述的方框106期间,可部分侵蚀光刻胶掩模208,然后构图的牺牲保护层208用作硬蚀刻掩模,其限定在层206中形成的特征214的布局。
方框108的蚀刻工艺使用半透明的层204作为蚀刻终止层。为了确定蚀刻工艺的终点,蚀刻反应器可使用终点检测系统以监控特定波长的等离子体发射、激光干涉测量、工艺时间的控制等等。在特定的实施方式中,可通过终端检测系统使用3363埃的四氟化硅(SiF4)分子线的发射。或者可通过终端检测系统使用3871-3883埃的氰(CN)分子线的发射。
在一实施方式中,通过以约2到约100sccm的流速提供四氟化碳(CF4)以及以约5到约100sccm的流速提供三氟甲烷(CHF3)(即,CF4∶CHF3流量比率在约1∶50到约10∶1的范围内),同时以约13.56MHz的频率施加在约100和约1500W之间的等离子体源功率,以约500Hz到10kHz之间的频率施加在约10和约200W之间的偏置功率,并且保持腔室压力在约0.5和约20mTorr之间,蚀刻SiO2层。在一些实施方式中,该蚀刻工艺可使用连续波或脉冲等离子体源;和/或连续波或脉冲偏置功率,或者执行为多步蚀刻工艺。在一些实施方式中,可使用上述方法的结合。
在一实施方式中,以约12.5sccm的流速提供CF4,以约22.5sccm的流速提供CHF3(即,约1∶1.8的CF4∶CHF3流量比率),以约13.56MHz的频率、约50W的偏置功率施加约425W的等离子体源功率,并且将腔室压力保持为约2mTorr。该蚀刻工艺形成具有约88-90度侧壁角的特征214。该工艺具有至少约15∶1的SiO2(层206)对Cr(层208)的蚀刻选择性,以及至少约0.5∶1的SiO2对光刻胶(掩模216)的蚀刻选择性。
在另一实施方式中,方框108可使用在2005年1月8日提交的共同转让的美国专利申请序列号No.11/031,885的申请中描述的蚀刻工艺。
在方框110,使用光刻胶掩模216以及可选地或另外地牺牲保护层208的下部分作为蚀刻掩模对半透明层204进行蚀刻(图2F)。方框110的蚀刻工艺使用衬底202作为蚀刻终止层。在特定的实施方式中,通过终端检测系统使用3311埃的钽线发射。
在另一实施方式中(未示出),在蚀刻半透明层204之前,可使用例如传统的灰化或湿蚀刻工艺去除光刻胶掩模216。在前述的步骤106或108期间,可部分侵蚀光刻胶掩模216,然后构图的牺牲保护层208用作硬蚀刻掩模,其限定在层204中形成的特征214的布局。
在一实施方式中,通过以约10到约200sccm的流速提氯气(Cl2)以及以约10到约200sccm的流速提供氩(Ar)(即,Cl2∶:Ar流量比率在约1:20到约20∶1的范围内),同时以约13.56MHz的频率施加在约75和约1500W之间的等离子体源功率,施加在约5和约100W之间的偏置功率,并且保持腔室压力在约1和约20mTorr之间,蚀刻Ta层204。在一些实施方式中,蚀刻工艺可使用连续波或脉冲等离子体源;和/或连续波或脉冲偏置功率,或者执行为多步蚀刻工艺。在一些实施方式中,可使用上述方法的结合。
在一实施方式中,以约40sccm的流速提供Cl2,以约40sccm的流速提供Ar(即,约1∶1的Cl2∶Ar流量比率),以约13.56MHz的频率、约25W的偏置功率施加约300W的等离子体源功率,并且将腔室压力保持为约2mTorr。该工艺具有至少约10∶1的Ta(层204)对石英(衬底202、层206)的蚀刻选择性,以及至少约1∶1的Ta对光刻胶(掩模216)的蚀刻选择性。
在方框112,使用例如灰化工艺或湿蚀刻工艺从膜叠层220去除光刻胶掩模216(图2G)。如上参照方框108和110所述,在一些实施方式中,可在这些步骤的其中之一期间去除光刻胶掩模216。这样,在制造顺序中的该点处可不需要方框112。
在方框114,从相移层206去除牺牲保护层208(图2H)。在一实施方式中,方框114执行湿蚀刻工艺,其使用可从Danvers Massachusetts的TranseneCompany有限公司等其它供应者购得的至少一种高氯基溶剂(例如,CyantekCR-7s、CRE-743、TFD/1020等)。该工艺获得至少约20∶1的Cr(层208)对石英(衬底202、层206)的蚀刻选择性,以及至少约10∶1的Cr对Ta(衬底204)的蚀刻选择性。可选地,可使用上面参照方框106所讨论的蚀刻工艺去除牺牲保护层208。
在去除牺牲保护层208之后,衬底202连同膜叠层220的剩余部分一起形成PSM 218。在操作中,传播通过PSM 218的区域222的来自光刻系统的照射源的光线224经历相对于传播通过衬底202和特征214的光线进行预定的相移。PSM218可用于制造集成电路,其元件具有至少约45nm或更小的关键尺寸。在方框114完成时,方法100结束。
图3是适于执行方法100的蚀刻工艺的示例性处理反应器的高级示意性图。所提供的反应器300的特定实施方式只是用于示意性目的,并且不应该用于限制本发明的范围。例如,其它类型的蚀刻反应器可适于执行本发明的方法,包括来自其它制造商的蚀刻反应器。
反应器300一般包括具有设置在导体(壁)304内的衬底基座324的工艺腔室302和控制器346。反应器300还包括用于工艺控制、内部诊断、终点检测等的传统系统。这些系统被一起示为支持系统354。
在所述的实施方式中,腔室302具有基本平坦的电介质项部308。腔室302的其它变型可具有其它类型的顶部,例如拱形顶部。等离子体产生天线310设置在项部308的上方。天线310包括可被选择性控制的一个或多个导电线圈元件(示出两个同轴元件3lOa和3lOb)。天线3lO通过第一匹配网络314耦合到等离子体功率源312。等离子体功率源312能在从约50kHz到13.56MHz的范围内或更高的可调谐射频(RF)下产生高达约3000瓦特(W)的功率。
衬底基座(阴极)324通过第二匹配网络342耦合到偏置功率源340。配置功率源340在约13.56MHz的频率下提供高达1500W的功率并能产生连续或脉冲功率。在另一实施方式中,源340可在不同的频率下操作或可为DC或脉冲DC源。
在一实施方式中,作为
Figure A20071014584800121
反应器,衬底支撑基座324包括静电夹盘360。静电夹盘360包括至少一个钳位电极332并由夹盘电源366控制。在其它实施方式中,作为Tetra I或Tetra II光掩模反应器,衬底基座324包括其它衬底保持机构,诸如基座夹环、机械夹盘等。
腔室壁304由金属形成并且耦合到反应器的电接地306。可使用设置在壁304中的含液体的导管(未示出)控制壁304的温度。
气体仪表盘320耦合到工艺腔室302以向工艺腔室302的内部提供工艺和/或其它气体。在所描述的实施方式中,气体仪表盘320耦合到在侧壁304中的通道318中形成的一个或多个入口316。可选地或另外地,还可在例如工艺腔室302的顶部308中设置入口316。使用节流阀362和真空泵364控制腔室302中的气压。
掩模版适配器382用于在衬底支撑基座324上保护衬底(诸如掩模版或其它工件)322。掩模版适配器382一般包括覆盖基座324上表面的下部分384、具有开口388的顶部分386以及边缘环326。设计开口388的尺寸和形状以保持衬底322。适配器382由蚀刻和耐高温材料,诸如聚酰胺、陶瓷或石英形成。在2001年6月26日发表的共同转让的美国专利No.6,251,217中公开了一种该掩模版适配器。
在操作中,提升机构338用于降低/升高适配器382到/离开衬底支撑基座324,并因此降低/升高衬底322到/离开衬底支撑基座324。提升机构338包括传送通过各个引导孔336的多个升降杆(示出了一个升降杆330)。
可通过稳定衬底基座324的温度而控制衬底322的温度。在一实施方式中,衬底支撑基座324包括加热器344和可选的吸热器328。在一实施方式中,加热器344包括由加热器电源368调节的至少一个加热元件334。可选地,来自气源356的背部气体(例如,氦(He))经由气体导管358提供到在衬底基座324的上表面附近形成的通道。背部气体用于促进基座324和衬底322之间的热传递。可选地,加热器344可包括用于在其中流过热传递流体的一个或多个流体导管。
控制器346有助于反应器300的组件的控制并包括中央处理单元(CPU)350、存储器348和支持电路352。控制器346可以为在工业设置中使用的任意形式的通用计算机处理器其中之一。存储器348是一种在本地或远程易于购得的数字存储设备。支持电路352一般包括高速缓冲存储器、电源、时钟电路、输入/输出电路等。典型地,本发明方法100的蚀刻工艺作为软件存储在存储器348中或者CPU 350可存取的其它计算机可读媒质中。可选地或另外地,至少部分该软件还可由从远离反应器300的CPU存储或执行。
尽管在此参照特定的示例性实施方式描述了本发明,但是应该理解这些实施方式仅为本发明的示意性的原理和应用。因此,在不脱离本发明的精神和范围下,可对这些实施方式进行多种修改并且本发明可承认其它结构,并且本发明的范围由附加的权利要求书所限定。

Claims (22)

1.一种相移光掩模,包括:
对通过光刻系统的照射源产生的光类型基本透明的衬底;以及
构图的膜叠层,在所述衬底上形成并具有至少一个开口,所述膜叠层包括:
第一层,设置在所述衬底中并具有对所述光的预定的透明度值;以及
第二层,设置在所述第一层上,其中选择所述第一层和第二层以使通过所述第一层和第二层的光相对于通过所述开口的光产生180度的相移,其中所述开口贯穿所述第一层和第二层形成。
2.根据权利要求1所述的光掩模,其特征在于,所述第一层为钽(Ta)层而所述第二层为二氧化硅(SiO2)层。
3.根据权利要求1所述的光掩模,其特征在于,所述衬底由石英或玻璃形成。
4.根据权利要求1所述的光掩模,其特征在于,所述膜叠层形成为MoSixOyNz叠层。
5.根据权利要求1所述的光掩模,其特征在于,所述第二层由电介质形成。
6.根据权利要求1所述的光掩模,其特征在于,所述第一层由钽(Ta)形成并具有在约5至约50nm之间的厚度。
7.根据权利要求1所述的光掩模,其特征在于,所述第二层由二氧化硅(SiO2)形成并具有在约50至约300nm之间的厚度。
8.一种相移光掩模,包括:
衬底;以及
膜叠层,其在所述衬底上形成并具有至少一个开口,该开口在该膜叠层中形成并暴露部分所述衬底,其中所述膜叠层包括设置在钽层上的至少一二氧化硅层;
其中,所述膜叠层和衬底具有对通过所述膜叠层的光相对于只通过所述衬底的光产生180度相移的特性。
9.一种用于制造相移光掩模的方法,包括:
提供对由光刻系统的照射源产生的光基本透明的衬底,所述衬底包括膜叠层,该膜叠层进一步包括:
牺牲上层;
对所述光具有预定的透明度值的第一层;
基本透光的第二层;
在所述牺牲上层上形成构图的蚀刻掩模;
蚀刻所述牺牲上层的暴露部分;
蚀刻所述第二层的暴露部分;
利用所述衬底作为蚀刻终止层蚀刻所述第一层的暴露部分;
去除所述构图的蚀刻掩模;以及
去除所述牺牲上层,其中剩余的膜叠层和衬底具有使通过所述膜叠层的光相对于通过在所述膜叠层中的开口的光产生180度相移的特性。
10.根据权利要求9所述的方法,其特征在于:
所述第一层由金属形成;以及
所述第二层由电介质形成。
11.根据权利要求9所述的方法,其特征在于:
所述衬底由石英形成;
所述构图的蚀刻掩模包括光刻胶;
所述牺牲上层由铬(Cr)形成并具有约20至约200nm的厚度;
所述第一层由钽(Ta)形成并具有在约5至约50nm范围内的预定厚度;以及
所述第二层由二氧化硅(SiO2)形成并具有在约50至约300nm范围内的预定厚度。
12.根据权利要求11所述的方法,其特征在于,蚀刻所述牺牲上层的暴露部分的步骤进一步包括:
提供包含至少一种含氯气体或至少一种含氟气体的等离子体。
13.根据权利要求11所述的方法,其特征在于,蚀刻所述第二层的暴露部分的步骤进一步包括:
以在约1∶50至约10∶1范围内的CF4∶CHF3流量比率流入四氟化碳(CF4)和三氟甲烷(CHF3);
施加在约100和约1500W之间的等离子体源功率;
施加在约10和约200W之间的偏置功率;以及
保持所述工艺腔室中的气体压力在约0.5和约20m Torr之间。
14.根据权利要求11所述的方法,其特征在于,蚀刻所述第一层的暴露部分的步骤进一步包括:
以在约1∶20至约20∶1范围内的Cl2∶Ar流量比率流入氯气(Cl2)和氩(Ar);
施加在约75和约1500W之间的等离子体源功率;
施加在约5和约100W之间的偏置功率;以及
保持所述工艺腔室中的气体压力在约1和约20m Torr之间。
15.根据权利要求11所述的方法,其特征在于,进一步包括:
利用灰化工艺或湿蚀刻工艺去除所述构图的蚀刻掩模。
16.根据权利要求1 1所述的方法,其特征在于,进一步包括:
利用至少一种高氯基溶剂或者包含至少一种含氯气体或至少一种含氟气体的等离子体去除所述牺牲上层。
17.一种用于制造相移光掩模的方法,包括:
提供石英衬底,该石英衬底具有钽(Ta)层、二氧化硅(SiO2)层、含铬(Cr)层和在含Cr层上的构图光刻胶蚀刻掩模;
蚀刻通过所述蚀刻掩模暴露的部分含Cr层;
蚀刻通过所蚀刻的含Cr层暴露的部分SiO2层;
利用所述衬底作为蚀刻终止层蚀刻通过所蚀刻的SiO2层暴露的部分Ta层;
去除所构图的蚀刻掩模;以及
去除所述含铬层。
18.根据权利要求17所述的方法,其特征在于,所述含Cr层具有约20至约200nm范围内的厚度,所述SiO2层具有在从约50到约300nm范围内的厚度,并且所述Ta层具有在从约5到约50nm范围内的厚度。
19.根据权利要求17所述的方法,其特征在于,蚀刻所述含Cr层的暴露部分的步骤进一步包括:
提供包含至少一种含氯气体或至少一种含氟气体的等离子体。
20.根据权利要求17所述的方法,其特征在于,蚀刻所述SiO2层的暴露部分的步骤进一步包括:
以在从约1∶50至约10∶1范围的CF4∶CHF3流量比率在工艺腔室中提供四氟化碳(CF4)和三氟甲烷(CHE3);
施加在约100和约1500W之间的等离子体源功率;
施加在约10和约200W之间的偏置功率;以及
保持所述工艺腔室的气体压力在约0.5和约20m Torr之间。
21.根据权利要求17所述的方法,其特征在于,蚀刻所述Ta层的暴露部分的步骤进一步包括:
以在约1∶20至约20∶1范围内的Cl2∶Ar流量比率向工艺腔室提供氯气(Cl2)和氩(Ar);
施加在约75和约1500W之间的等离子体源功率;
施加在约5和约100W之间的偏置功率;以及
保持所述工艺腔室中的气体压力在约1和约20m Torr之间。
22.根据权利要求17所述的方法,其特征在于,去除所述含Cr层的步骤进一步包括将所述含Cr层暴露于至少一种高氯基溶剂或者包含至少一种含氯气体或至少一种含氟气体的等离子体中的至少一种方法。
CN2007101458483A 2006-09-15 2007-08-30 相移光掩模及其制造方法 Expired - Fee Related CN101144971B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82590006P 2006-09-15 2006-09-15
US60/825,900 2006-09-15

Publications (2)

Publication Number Publication Date
CN101144971A true CN101144971A (zh) 2008-03-19
CN101144971B CN101144971B (zh) 2011-03-30

Family

ID=38895782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101458483A Expired - Fee Related CN101144971B (zh) 2006-09-15 2007-08-30 相移光掩模及其制造方法

Country Status (6)

Country Link
US (1) US7635546B2 (zh)
EP (1) EP1901118A2 (zh)
JP (1) JP5459945B2 (zh)
KR (1) KR20080025295A (zh)
CN (1) CN101144971B (zh)
TW (1) TWI375859B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915911A (zh) * 2012-09-24 2013-02-06 中国电子科技集团公司第五十五研究所 一种改善碳化硅台面底部的刻蚀方法
CN107331612A (zh) * 2016-04-29 2017-11-07 上海磁宇信息科技有限公司 一种制作磁性随机存储器反应离子束刻蚀硬掩膜的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Sumco 貼り合わせウェーハの製造方法
JP6040314B2 (ja) * 2014-11-19 2016-12-07 株式会社日立ハイテクノロジーズ プラズマ処理方法
US9922806B2 (en) * 2015-06-23 2018-03-20 Tokyo Electron Limited Etching method and plasma processing apparatus
KR102420018B1 (ko) 2015-11-17 2022-07-12 삼성전자주식회사 나노 안테나 제조방법
US20220390827A1 (en) * 2021-06-07 2022-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography mask and methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07110571A (ja) * 1993-10-12 1995-04-25 Toppan Printing Co Ltd 光学マスクおよびマスクブランク
US6569595B1 (en) * 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
US7115523B2 (en) * 2000-05-22 2006-10-03 Applied Materials, Inc. Method and apparatus for etching photomasks
JP3993005B2 (ja) * 2002-03-22 2007-10-17 Hoya株式会社 ハーフトーン型位相シフトマスクブランク、ハーフトーン型位相シフトマスク及びその製造方法、並びにパターン転写方法
JP3818171B2 (ja) * 2002-02-22 2006-09-06 Hoya株式会社 位相シフトマスクブランク及びその製造方法
JP2002303966A (ja) * 2001-04-06 2002-10-18 Sony Corp マスクの製造方法
CN100440038C (zh) 2001-11-27 2008-12-03 Hoya株式会社 半色调型相移掩膜坯料、半色调型相移掩膜及其制造方法
DE10307518B4 (de) * 2002-02-22 2011-04-14 Hoya Corp. Halbtonphasenschiebermaskenrohling, Halbtonphasenschiebermaske und Verfahren zu deren Herstellung
JP3641460B2 (ja) * 2002-02-22 2005-04-20 Hoya株式会社 ハーフトーン型位相シフトマスクブランク及びハーフトーン型位相シフトマスク
JP4212025B2 (ja) * 2002-07-04 2009-01-21 Hoya株式会社 反射型マスクブランクス及び反射型マスク並びに反射型マスクの製造方法
US6942813B2 (en) * 2003-03-05 2005-09-13 Applied Materials, Inc. Method of etching magnetic and ferroelectric materials using a pulsed bias source
US6841484B2 (en) * 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
US7521000B2 (en) 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
US7029803B2 (en) 2003-09-05 2006-04-18 Schott Ag Attenuating phase shift mask blank and photomask
US7879510B2 (en) 2005-01-08 2011-02-01 Applied Materials, Inc. Method for quartz photomask plasma etching
US7829243B2 (en) * 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
US7790334B2 (en) 2005-01-27 2010-09-07 Applied Materials, Inc. Method for photomask plasma etching using a protected mask
US8293430B2 (en) 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US7375038B2 (en) 2005-09-28 2008-05-20 Applied Materials, Inc. Method for plasma etching a chromium layer through a carbon hard mask suitable for photomask fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915911A (zh) * 2012-09-24 2013-02-06 中国电子科技集团公司第五十五研究所 一种改善碳化硅台面底部的刻蚀方法
CN102915911B (zh) * 2012-09-24 2014-12-10 中国电子科技集团公司第五十五研究所 一种改善碳化硅台面底部的刻蚀方法
CN107331612A (zh) * 2016-04-29 2017-11-07 上海磁宇信息科技有限公司 一种制作磁性随机存储器反应离子束刻蚀硬掩膜的方法

Also Published As

Publication number Publication date
JP2008070882A (ja) 2008-03-27
US20080070130A1 (en) 2008-03-20
US7635546B2 (en) 2009-12-22
JP5459945B2 (ja) 2014-04-02
TW200821747A (en) 2008-05-16
CN101144971B (zh) 2011-03-30
TWI375859B (en) 2012-11-01
EP1901118A2 (en) 2008-03-19
KR20080025295A (ko) 2008-03-20

Similar Documents

Publication Publication Date Title
US8293430B2 (en) Method for etching a molybdenum layer suitable for photomask fabrication
US7718539B2 (en) Method for photomask fabrication utilizing a carbon hard mask
US7829243B2 (en) Method for plasma etching a chromium layer suitable for photomask fabrication
US7790334B2 (en) Method for photomask plasma etching using a protected mask
CN101144971B (zh) 相移光掩模及其制造方法
US7879510B2 (en) Method for quartz photomask plasma etching
CN101144974B (zh) 具有自掩模层的光掩模及其刻蚀方法
US20160329210A1 (en) Method for improving cd micro-loading in photomask plasma etching
US7786019B2 (en) Multi-step photomask etching with chlorine for uniformity control

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Applied Materials Inc.

Address before: American California

Patentee before: Applied Materials Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110330

Termination date: 20150830

EXPY Termination of patent right or utility model