CN101143704A - 微机电系统器件加工中不同导电层图形间对准误差电学测试结构 - Google Patents

Abstract

微机电系统器件加工中不同导电层图形间对准误差电学测试结构，以金属层为基本层，设计各导电层间对准误差的测试结构，该结构中半导体层为二块分离、同一材料但不同形状图形的半导体，一块为梯形，另一块为矩形，二者平行；与半导体层接触、形成连接的金属层为二根平行、有间距的金属条，其中一条垂直覆盖梯形的上、下底及矩形的二长边，另一条覆盖梯形的钝角部位且于二块半导体之间的分离区截断，两金属条和它们中间的半导体共同形成一个具有连接线的电阻，当金属与半导体导电层之间存在相对偏移时，测试电阻变化，可得到金属层图形相对于半导体导电材料层图形的对准误差。

Description

微机电系统器件加工中不同导电层图形间对准误差电学测试结构

技术领域

本发明涉及微机电系统(MEMS)器件加工技术，特别是一种微机电系统器件加工中不同导电层图形间对准误差电学测试结构，属于电学及半导体领域。

背景技术

在微机电系统(MEMS)器件加工中存在多层导电材料。例如，硅衬底、多晶硅1、多晶硅2和金属。由于材料层是逐次沉积到硅衬底上并且加工也是逐次套刻，因此，存在着后续导电层图形对准前面导电层图形的要求。

传统的套刻对准是采用大小图形互套的方式，即在有套准要求的不同的版层上设计不同大小的相同图形，例如“十”字图形，以内嵌或外套的方式进行对准。套准误差的测试与评判采用光学检查的方法，通过在显微镜下检查不同版层之间的图形是否套上，小图形与大图形之间间距是否一致为标准。如果需要得到准确的套准误差，则需要通过测量显微镜对两维尺度进行度量。图形的过刻蚀和欠刻蚀都会导致额外的误差。另一方面，如果需要提取工艺相关模型，光学测量方法将引起多余的提模步骤。例如，我们需要提取一个半导体器件工艺加工质量的分析模型，除了需要测量相关的电学参数，例如阈值、电阻、电容等，还需要了解几何尺寸的误差、图形相互关系误差等参数。目前，电学参数和几何尺寸参数及误差都可以采用电学方法提取，而套准误差无法采用电学方法进行提取。

发明内容

本发明目的是提供了一种微机电系统器件加工中不同导电层图形间对准误差电学测试结构，其基本出发点是通过电学测量的方式得到几何的套准误差。因为不论何种MEMS工艺，最终都存在用于连接信号的金属层材料，又是位于最上面的位置，因此，本发明以金属层为基本层，设计各导电层间对准误差的测试结构。

本发明为完成上述工作，采用的技术方案为：微机电系统器件加工中不同导电层图形间对准误差电学测试结构，器件含多层导电材料，包括硅衬底、半导体材料层以及位于最上层用于连接信号的金属材料层，各导电层之间设有绝缘层，采用逐次沉积和逐次套刻方法加工，其特征是：以金属层为基本层，设计各导电层间对准误差的测试结构，该结构中半导体层为二块分离、同一材料但不同形状图形的半导体，一块为具有二个直角、一个钝角、一个锐角的梯形，另一块为矩形，二者平行；与半导体层接触、形成连接的金属层为二根平行、有间距的金属条，其中一条垂直覆盖梯形的上、下底及矩形的二长边，另一条覆盖梯形的钝角部位及矩形的二长边且于二块半导体之间的分离区截断，两金属条和它们中间的半导体共同形成一个具有连接线的电阻，其中，整根的金属条与矩形半导体及截断在矩形半导体部分的金属条构成一个标准电阻R₁，作为分析基准，整根的金属条与梯形半导体及截断在梯形半导体锐角部分的金属条形成另一个电阻R₂，用于计算对准误差，当金属与半导体导电层之间存在相对偏移时，测试R₂变化，得到金属层图形相对于半导体导电材料层图形的对准误差。两维方向上的对准误差，可采用互相垂直的两组测试结构。

本发明的优点及效果：

1、采用电阻测量和计算模型结合的方法，通过电参数测量得到几何套准误差的数据，为实现全自动的电学方法提模建立基础，具有自动化提取的应用前景。

2、因为电阻随着套准误差的变化以连续参数进行表示，无量化误差，因此，可以通过测量和计算得到连续的误差数据。

3、可以通过调整结构角度和电阻的大小简单地调整测量精度。

4、测试方法简单，所需的测试设备简单，与器件的测量方法一致，可以在计算机辅助测试(CAT)系统内自动完成测试与计算。

附图说明

图1是本发明测试结构基本原理图；

图2是金属层图形相对于半导体导电层右偏了δ_x；

图3是两维对准误差测试结构；

图4金属层图形对准多晶硅1层图形的测试结构：

图5是多晶硅2图形对准多晶硅1图形的测试结构。

具体实施方式

参看图1，在测试结构中，101是一个梯形、102是一个矩形，这两个图形的材料是半导体材料层，可以是单晶硅，也可以是多晶硅1、多晶硅2，它们都因为掺杂而具有导电性，当然，也必然存在电阻性。103、104、105是条形的金属层。金属条和半导体接触形成连接，两金属条104、103(105)和它们中间的半导体共同形成一个具有连接线的电阻。其大小由下式计算：

$R=R_S\left(\frac{L}{W}\right)---\left(1\right)$

其中，R_s为半导体的薄层电阻值，L为两金属条内间距，为电阻R的长度，W为半导体材料的有效宽度，所谓有效宽度是因为电流总是沿最短的路径流动，因此，在梯形图形101中只有垂直于宽度W₂方向的区域对电阻有贡献，这里的W₂为电阻R₂的宽度。104、102、105构成一个标准电阻R₁，作为分析基准。104、101、103形成另一个电阻R₂，用于计算对准误差，其右侧为斜角结构，角度为α。设计时，L₁＝L₂＝L，W₁＝W₂＝W，同时，因为两个电阻是同一半导体材料，R_s相同，所以，R₁＝R₂。

当金属与半导体导电层之间存在相对偏移时，因为金属层以整体形式偏移，所以，两个电阻的长度均不可能发生变化，仍保持原值L。同时，因为102是矩形，宽度在其边界内不会发生变化，保持原值W。但是，因为101的右侧图形是斜面，金属层的偏移使得金属条103与101相截的直线段变化，金属层图形对准右偏时，W₂变小，左偏时变大，角度α越大，这种变化越明显，因此，α可用于调节灵敏度。宽度的变化将直接引起电阻R₂的大小发生变化。正是测试这个变化可以得到对准偏移的误差值。

图2是本发明测试结构数学模型，按照半导体电阻计算方法，R₁为：

$R_1=R_S\left(\frac{L_1}{W_1}\right)---\left(2\right)$

其中R_s为半导体材料的薄层电阻值，L₁为电阻R₁的长度，W₁为电阻R₁的宽度。同样的，R₂为：

$R_2=R_S\left(\frac{L_2}{W_2}\right)---\left(3\right)$

其中L₂为电阻R₂的长度，W₂为电阻R₂的宽度。因为电流总是沿最短的路径流动，因此，只有垂直于宽度W₂方向的区域对电阻有贡献。

设计时，因为L₁＝L₂＝L，W₁＝W₂＝W，又因为两块半导体导电层的R_s相同，所以在没有对准误差时，R₁＝R₂。

如果存在对准误差，例如，金属层图形对准半导体导电层图形存在右偏δ_x，如图2所示，由图可知，电阻长度仍保持L₁＝L₂＝L，电阻R₁宽度没有变化，保持为W，电阻R₂的宽度则变为W＇₂＝W-δ_x.t_gα。这时的电阻R₂改变为：

$R_2^{\′}=R_S\left(\frac{L}{W-{\mathrm{\δ}}_x\·t_g\mathrm{\α}}\right)---\left(4\right)$

显然，这种情况下，R＇₂>R₁。将R₁代入R＇₂表达式，消去长度和薄层电阻值，得到：

$R_2^{\′}=R_1\left(\frac{W}{W-{\mathrm{\δ}}_x\·t_g\mathrm{\α}}\right)---\left(5\right)$

求解得到：

${\mathrm{\δ}}_x=\mathrm{ctg\α}\·(W-\frac{R_1\·W}{R_2^{\′}})=\mathrm{ctg\α}\·W\·(1-\frac{R_1}{R_2^{\′}})---\left(6\right)$

由上面的分析可知，分析误差的过程通过简单的电阻测试和计算即可。

如图3所示，  因为图形间对准在平面的两维方向上都可能发生，因此，需要进行两维方向对准误差的测试。方法是设计两个互相垂直的测试结构，采用式(6)方法可以分别得到两维方向上的对准误差δ_x和δ_y。

结论：

①通过测量电阻的变化可以简单的得到金属层图形相对于半导体导电材料层图形的对准误差。测试方法简单，计算方便。

②从(4)式可以看到，角度α在这里起到调节灵敏度的作用，α越大，对准误差δ_x使得电阻R₂变化越大。

③发生金属层图形对准右偏时，实测R₂电阻值变大，δ_x为正值，对准左偏时，实测R₂电阻值变小，δ_x为负值。

④在实际测试中，两维方向上的对准误差，采用互相垂直的两组测试结构。

应用示例：

作为在线测试图形的测试是在所有工艺结束之后进行，目的是分析工艺加工的质量，同时也为其他的分析模型提供图形参数。在MEMS结构制造中主要的导电材料是多晶硅1、多晶硅2和金属，衬底一般不需要对准。考虑到实际工艺的顺序，得到导电层之间的图形对准要求包括：金属层图形对准多晶硅1层图形；金属层图形对准多晶硅2层图形；多晶硅2图形对准多晶硅1图形。为简化说明，这里以一维对准误差加以说明。

(1)、金属层图形对准多晶硅1层图形

图4给出了金属层图形对准多晶硅1层图形的测试结构。

图4中，401、404为多晶硅1材料层图形，402、403、404是金属层图形。采用式(6)计算方法，可以得到金属层图形对准多晶硅1层图形的对准误差δ_m-p1，x计算公式为：

${\mathrm{\δ}}_{m-p1,x}=\mathrm{ctg\α}\·(W_{p1}-\frac{R_1\·W_{p1}}{R_2^{\′}})=\mathrm{ctg\α}\·W_{p1}\·(1-\frac{R_1}{R_2^{\′}})---\left(7\right)$

式中，为W_p1为多晶硅1电阻的设计宽度，其他参数意义同前。

(2)、金属层图形对准多晶硅2层图形

金属层图形对准多晶硅2的测试结构与原理与上述的金属层图形对准多晶硅1的情况完全相同，只是将上面所述的多晶硅1换成多晶硅2。

${\mathrm{\δ}}_{m-p2,x}=\mathrm{ctg\α}\·(W_{p2}-\frac{R_1\·W_{p2}}{R_2^{\′}})=\mathrm{ctg\α}\·W_{p2}\·(1-\frac{R_1}{R_2^{\′}})---\left(8\right)$

(3)、多晶硅2图形对准多晶硅1图形

在设计多晶硅2图形对准多晶硅1图形的结构时，如果直接将多晶硅2生长在多晶硅1上，是无法进行刻蚀加工的，因此，必须通过结构转换进行测试分析。工艺加工中，金属层始终存在，因此，如果要求测量多晶硅2图形对准多晶硅1图形的误差，则只要分别测试金属层图形对多晶硅1图形的对准误差和对多晶硅2图形的对准误差，将它们相减，即可得到多晶硅2图形对准多晶硅1图形的对准误差。其结构如图5所示。

图中，左边的测试结构是金属层图形对准多晶硅2的测试结构，右边是金属层图形对准多晶硅1的测试结构。分别测试δ_m-p1，x和δ_m-p2，x’得到：

δ_p2-p1，x＝δ_m-p2，x-δ_m-p1，x

Claims (2)

1.微机电系统器件加工中不同导电层图形间对准误差电学测试结构，器件含多层导电材料，包括硅衬底、半导体材料层以及位于最上层用于连接信号的金属材料层，各导电层之间设有绝缘层，采用逐次沉积和逐次套刻方法加工，其特征是：以金属层为基本层，设计各导电层间对准误差的测试结构，该结构中半导体层为二块分离、同一材料但不同形状图形的半导体，一块为具有二个直角、一个钝角、一个锐角的梯形，另一块为矩形，二者平行；与半导体层接触、形成连接的金属层为二根平行、有间距的金属条，其中一条垂直覆盖梯形的上、下底及矩形的二长边，另一条覆盖梯形的钝角部位及矩形的二长边且于二块半导体之间的分离区截断，两金属条和它们中间的半导体共同形成一个具有连接线的电阻，其中，整根的金属条与矩形半导体及截断在矩形半导体部分的金属条构成一个标准电阻R₁，作为分析基准；整根的金属条与梯形半导体及截断在梯形半导体锐角部分的金属条形成另一个电阻R₂，用于计算对准误差；当金属与半导体导电层之间存在相对偏移时，测试R₂变化，得到金属层图形相对于半导体导电材料层图形的对准误差。

2.根据权利要求1所述的微机电系统器件加工中不同导电层图形间对准误差电学测试结构，其特征是：两维方向上的对准误差，采用互相垂直的两组测试结构。

Images