CN101141549A - 并发相关双采样和模数转换 - Google Patents
并发相关双采样和模数转换 Download PDFInfo
- Publication number
- CN101141549A CN101141549A CNA2007101100558A CN200710110055A CN101141549A CN 101141549 A CN101141549 A CN 101141549A CN A2007101100558 A CNA2007101100558 A CN A2007101100558A CN 200710110055 A CN200710110055 A CN 200710110055A CN 101141549 A CN101141549 A CN 101141549A
- Authority
- CN
- China
- Prior art keywords
- correlated
- double
- sampling
- signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 105
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 18
- 230000002596 correlated effect Effects 0.000 title abstract 2
- 239000003990 capacitor Substances 0.000 claims description 42
- 238000004088 simulation Methods 0.000 claims description 35
- 230000008878 coupling Effects 0.000 claims description 21
- 238000010168 coupling process Methods 0.000 claims description 21
- 238000005859 coupling reaction Methods 0.000 claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000000052 comparative effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims 6
- 238000003672 processing method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 230000004044 response Effects 0.000 description 10
- 230000003213 activating effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
为了对诸如图像传感器的信号处理，CDS(相关双采样)单元根据在预定节点处产生的第一输入信号集，产生第一CDS信号。此外，当CDS单元产生第一CDS信号时，转换单元并发地将第二CDS信号转换为各自的转换信号。第二CDS信号根据先前在预定节点处产生的第二输入信号集确定。
Description
本申请基于35 USC§119，要求2006年9月5日向韩国知识产权局提交的韩国专利申请No.2006-84910的优先权，其全部内容合并在此，以作参考。
技术领域
本发明总体上涉及相关双采样(CDS)和模数转换(ADC)，更具体地涉及诸如图像传感器中用于提高频率性能的并发的CDS和ADC。
背景技术
相关双采样(CDS)广泛用来在例如图像传感器之类的器件中通过从由单元像素输出的信号中去除例如固定模式噪声(FPN)，仅检测所需信号分量。针对CDS，确定复位信号与图像信号之间的差别。复位信号是采用施加在单元像素上的预定电压电平而产生的。图像信号代表由单元像素感应到的光强度。因此，在减小单元像素中固有的FPN和由单元像素之间的特性差别所引起的噪声方面，CDS是有效的。
图1是常规CMOS(互补金属氧化物半导体)图像传感器中的常规单元块1的方框图，用于串联顺序地执行CDS和模数转换(ADS)。参照图1，单元块1包括像素10和单元CDS块13。为了清楚描述，图像信号处理器(ISP)19与单元块1一起示出。CMOS图像传感器的像素阵列包括多个像素和具有多个单元CDS块的CDS阵列，每个单元CDS块具有与单元CDS块13类似的组成。
像素10包括：传感器(例如，光电二极管)，用于通过光电转换检测光强度；以及光电转换器(例如，四个晶体管)，用于根据这种光电转换输出电图像信号A(S)和根据所施加的复位电压输出复位信号A(R)，这两个信号均作为模拟信号。
单元CDS块13包括：CDS电路15，用于使用CDS，产生来自像素10的复位信号A(R)与图像信号A(S)之间的差A(R-S)。此外，单元CDS块13包括：ADC单元17，用于将作为来自CDS电路15的模拟信号的差信号A(R-S)转换为数字信号D(R-S)。ISP 19对来自ADC单元17的数字信号D(R-S)执行不同的信号处理操作。
单元CDS块13依次执行CDS和ADC，在执行CDS之后继续执行ADC，或在执行CDS之后经过预定时间段后再执行ADC。这里，假设单元CDS块13依次连续地执行CDS和ADC。
图2是图1的单元CDS块13执行CDS和ADC时的信号时序图。参照图2，当各个单元CDS块13与每一列像素耦合时，以每一条线(即，行)为单元，按照顺序扫描的方式，对模拟的复位和图像信号进行采样并从像素10输出所述信号。在图2中，扫描时间“1H时间”指示对于单条线(即，行)，完成CDS和ADC所允许的时间。
在执行CDS的时间TCDS中，顺序地执行复位信号采样和图像信号采样。这一时间TCDS确定CMOS图像传感器的工作速度和其他特性。因此，应该独立并绝对地保持时间TCDS。可以比时间TCDS更灵活地保持执行ADC的时间TADC。但是，时间TADC也确定工作频率，并限制CMOS图像传感器的帧率。
发明内容
由此，为了增强图像传感器之类的器件的速度性能，并发地执行相关双采样和模数转换。
对于根据本发明方案的信号处理，CDS(相关双采样)单元根据在预定节点处产生的第一输入信号集，产生第一CDS信号。此外，当CDS单元产生第一CDS信号时，转换单元并发地将第二CDS信号转换为各个转换信号。第二CDS信号已根据在预定节点处产生的第二输入信号集而确定。
在本发明的另一实施例中，CDS存储单元存储在CDS单元产生第一CDS信号之前由CDS单元产生的第二CDS信号。此外，传输控制单元包括开关，用于在CDS单元产生第一CDS信号时并发地将第二CDS信号从CDS存储单元传输至转换单元。当将第一CDS信号存储到CDS存储单元中时，传输控制单元也并发地将第二CDS信号从CDS存储单元传输至转换单元。
在本发明的另一实施例中，比较和数字化单元接收来自传输控制单元的模拟CDS信号，以将参考信号与模拟CDS信号的比较结果数字化。参考信号是本发明典型实施例中的斜坡信号(ramp signal)或DC(直流)信号之一。
在本发明的另一典型实施例中，CDS存储单元包括用于存储第一CDS信号的第一电容器，并包括用于存储第二CDS信号的第二电容器。
在本发明的另一实施例中，CDS单元包括电容器和第一和第二开关。电容器的第一节点与预定节点耦合。第一开关耦合在电容器的第二节点与接地节点之间，第二开关耦合在电容器的第二节点与CDS单元的输出节点之间。控制第一和第二开关，以根据在预定节点处依次产生的第一输入信号集，产生第一CDS信号，并根据在预定节点处依次产生的第二输入信号集，产生第二CDS信号。
当预定节点与图像传感器的多个像素耦合时，可以使用本发明以获得特定的有益效果。在这种情况下，第一CDS信号针对这些像素的第一像素，第二CDS信号针对这些像素的第二像素。例如，在像素阵列中，第一和第二像素是沿相同的像素列相邻放置的。
这样，因为利用时间交迭，并发地执行CDS和ADC，所以使用于执行CDS和ADC的总时间最小，以增强使用CDS和ADC的图像传感器或其他任何器件的速度性能。
附图说明
通过参照附图对典型实施例进行详细描述，本发明的上述和其他特征和优点将更加明显，附图中：
图1是常规CMOS图像传感器中单元块的方框图，用于依次执行相关双采样(CDS)和模数转换(ADC)；
图2是根据现有技术图1中用于依次执行CDS和ADC的单元CDS块的操作期间的信号时序图；
图3A示出了根据本发明实施例的图像传感器的方框图，其中图像传感器具有用于并发执行CDS和ADC的单元CDS块；
图3B示出了根据本发明实施例的、用于并发执行CDS和ADC的单元CDS块的操作期间的时序图；
图4是根据本发明实施例、图3A和3B中用于并发执行CDS和ADC的示例单元CDS块的方框图；
图5是根据本发明实施例的图4中单元CDS块的电路图；
图6A、6B、6C和6D示出了根据本发明实施例、图5中用于针对多行的图像传感器并发执行CDS和ADC的开关配置；
图7是根据本发明实施例、如图6A、6B、6C和6D所示的图5中单元CDS块的操作期间的信号时序图；
图8示出了根据本发明实施例的时序控制器，该时序控制器作为图3A中图像传感器的附加组件，用于产生对图5中开关进行控制的控制信号；以及
图9是根据本发明实施例的、图像传感器中用于并发执行CDS和ADC的图5单元CDS块的操作期间的步骤流程图。
这里所提及的附图的绘制旨在清楚显示本发明，并不一定是按照比例绘制的。图1、2、3A、3B、4、5、6A、6B、6C、6D、7、8和9中具有相同附图标记的元件表示具有类似结构和/或功能的元件。
具体实施方式
以下参照附图，更加完整地描述本发明，附图中示出了本发明的实施例。但是本发明可以采用多种不同的形式具体实现，而不应该认为本发明仅限于在此提出的实施例。更确切地，提供这些实施例，以便对于本领域技术人员来说，本公开是充分和完整的，并完全表达了本发明的范围。
应该理解，当提及元件与另一元件“连接”或“耦合”时，该元件可以与另一元件直接连接和耦合，或者可以存在中间元件。相反，当指出元件与另一元件“直接连接”或“直接耦合”时，不存在中间元件。这里所用的术语“和/或”包括相关列举项的一个或多个的任意和所有组合，并可以简写为“/”。
应该理解，虽然在此可以使用术语第一、第二等来描述多种元素，但是这些元素不受这些术语的限制。这些术语仅用于将元素彼此区分。例如，第一信号可以称作第二信号，类似地，第二信号可以称作第一信号，而不会背离本公开的教义。
这里使用的术语仅为了描述特定实施例，并不意在限制本发明。在此所用的单数形式“一个(a)”、“一个(an)”和“该(the)”也应该包括复数形式，除非上下文有清楚指示。还应该理解，本说明中所用的术语“包括(comprises)”和/或“包括(comprising)”，或者“包括(includes)”和/或“包括(including)”指定所述特征、区域、整数、步骤、操作、元素和/或组件的存在，但是并不排除一个或多个其他特征、区域、整数、步骤、操作、元素、组件和/或其组合的存在或添加。
除非另有定义，否则在此使用的所有术语(包括技术和科学术语)的含意与本发明所属领域的普通技术人员普遍理解的含意相同。还应该理解，诸如常用字典中定义的术语应该解释为具有与相关领域和/或本申请的上下文中的含意一致的含意，除非在此明确定义，否则不应该以理想化或过于形式化的意义来解释。
图3A示出了根据本发明实施例的图像传感器100的方框图，例如并发执行CDS(相关双采样)和ADC(模数)转换的CMOS(互补金属氧化物半导体)图像传感器。图像传感器100包括有源像素传感器(APS)阵列20和CDS阵列22，其中APS阵列20包括多个像素10，CDS阵列22包括多个单元CDS块30。
每个单元CDS像素块30与像素阵列20中的各个像素列相连。例如，每个单元CDS像素块30与跨过各个像素列耦合的金属连接形成的预定节点耦合。在本发明的典型实施例中，CDS阵列22使用单斜率ADC单元，以便对每一行(即，图3A中的行)处的所有列同时执行ADC。在这种情况下，CDS阵列22中的单元CDS块30的数目与像素阵列20中的像素列的数目相同。
图3B示出了根据本发明实施例、采用并行的并发CDS和ADC的单元CDS像素块30的操作期间的时序图。将图3B与图2中串联依次地执行CDS和ADC的现有技术时序图相对比。在图3B中，单元CDS像素块30对与第N行耦合的第一像素执行CDS，同时并发地对与第(N-1)行(即，第N行的前一行)耦合的第二像素执行ADC。因此，相对于图2中的现有技术扫描时间“1H时间”，图3B中单元CDS块30的扫描时间“1H时间”大幅度减少了。
图4是根据本发明实施例、并行并发地执行CDS和ADC的示例单元CDS块30的方框图。参照图4，单元CDS像素块30包括CDS(相关双采样)单元31、CDS(相关双采样)存储单元33和ADC(模数转换)单元35。
CDS单元31接收在与像素列和单元CDS块30耦合的预定节点上顺序输出的复位信号A(R)和图像信号A(S)。复位信号A(R)和图像信号A(S)均是模拟信号，CDS单元31输出信号A(R)与A(S)之差，作为模拟CDS信号A(R-S)。
CDS存储单元33包括多个存储单元，并在多个存储单元之一中存储从CDS单元31输出的模拟CDS信号A(R-S)。ADC单元35从CDS存储单元33接收模拟CDS信号A(R-S)，并对接收到的模拟CDS信号A(R-S)执行ADC，以输出数字信号D(R-S)。可以将数字信号D(R-S)输出至图像信号处理器(未示出)。
例如在图3B中的扫描时间“1H时间”期间，在与示例单元CDS块30耦合的预定节点上，从各个像素顺序地输出各个复位和图像模拟信号A(R，S)集。例如，在用于处理图像帧的依次的扫描时间期间，在这种预定节点上连续输出这种复位和图像模拟信号A(R，S)集。
图5是根据本发明实施例的图4中示例单元CDS块30的电路图。图5的单元CDS块30还包括用于对从CDS单元31输出的模拟CDS信号A(R-S)进行缓冲的缓冲器32。但是，无论有无缓冲器32，都可以实施本发明。
参照图5，CDS单元31使用CDS顺序地对从像素输出的复位信号A(R)和图像信号A(S)进行采样。为此，CDS单元31包括采样电容器C1、第一开关S1和第二开关S2。采样电容器C1具有与预定节点相连的第一端子，该预定节点将像素列与示例单元CDS块30连接。第一开关S1连接在采样电容器C1的第二端子与接地节点之间。
也可以采用本发明的另一实施例来实施本发明，其中第一开关S1连接在采样电容器C1的第二端子与提供参考信号的参考源之间，该参考信号可以是斜坡信号。
再次参照图5的实施例，当第一开关S1闭合，第二开关S2断开时，在采样电容器C1的第一端子处产生来自像素的复位信号A(R)。因此，将复位信号A(R)作为电压存储在采样电容器C1中。此后，当第一开关S1断开，第二开关S2闭合时，在采样电容器C1的第一端子处产生来自像素的图像信号A(S)。因此，由采样电容器C1对图像信号A(S)进行采样，并且由CDS单元31向缓冲器32输出与复位和图像信号A(R)和A(S)之差相对应的模拟CDS信号A(R-S)。
缓冲器32将模拟CDS信号A(R-S)缓冲至CDS存储单元33。CDS存储单元33包括多个存储单元，在图5中，这些存储单元包括第一存储单元33a和第二存储单元33b。第一存储单元33a包括第一存储电容器C2，第二存储单元33b包括第二存储电容器C3。
第一存储单元33a内的第三开关S3连接在缓冲器32的输出与第一存储电容器C2之间。第二存储单元33b内的第四开关S4连接在ADC单元35的输入与第二存储电容器C3之间。
第二存储单元33b内的第五开关S5连接在缓冲器32的输出与第二存储电容器C3之间。第一存储单元33a内的第六开关S6连接在ADC单元35的输入与第一存储电容器C2之间。
为了清楚描述，图5中仅示出了两个存储单元33a和33b，但是可以采用包括多于两个存储单元的CDS存储单元33来实施本发明。图8示出了CMOS图像传感器100中用于产生控制信号SS1、SS2、SS3、SS4、SS5和SS6的示例时序控制器80，这些控制信号用于分别控制图5的开关S1、S2、S3、S4、S5和S6。
再次参照图5，ADC单元35包括比较和数字化单元35a以及用于产生参考信号的参考信号产生器35b，在本发明的一个实施例中，该参考信号是斜坡信号。也可以采用产生DC(直流)参考信号的参考信号产生器35b来实施本发明。
在任何情况下，比较和数字化单元35a均包括比较器，该比较器的正端子接收来自CDS存储单元33的模拟CDS信号，其负端子接收来自参考信号产生器35b的参考信号。该比较器对所述模拟CDS信号与所述参考信号进行比较，根据该比较结果，产生数字信号。
例如，随着来自参考信号产生器35b的斜坡信号从初始时间点开始倾斜上升，在斜坡信号的电平大于模拟CDS信号时的激活时间点，激活比较器的输出。在这种情况下，比较和数字化单元35a还包括计数器，该计数器从所述初始时间点到所述激活时间点进行计数，以输出数字计数信号D(R-S)，作为模拟CDS信号的各个转换信号。可以将来自ADC单元35的数字信号D(R-S)提供至图像信号处理器(未示出)。
当CMOS图像传感器100使用列并行的(column-parallel)ADC将模拟信号转换成数字信号时，在每一个列处设置图4或5的各自单元CDS块30。此外，对于一行中的所有列可以同时执行ADC。
以下参照图6A、6B、6C、6D、7和9，描述CMOS图像传感器100内、图5的示例单元CDS块30的操作。图6A、6B、6C和6D示出了图5中开关S1、S2、S3、S4、S5和S6的示例配置，这些开关用于对多行的CMOS图像传感器100并发地执行CDS和ADC。图7是根据图6A、6B、6C和6D在图5中的单元CDS块的操作期间的信号时序图。图9是根据图6A、6B、6C、6D和7在图5中的单元CDS块的操作期间的步骤流程图。
对于示例描述，假设针对与图像传感器100在前的第(N-1)行相连的第一像素而产生的模拟CDS信号已存储在第二存储电容器C3中。
参照图6A、7和9，初始为了对来自与CMOS传感器100的第N行耦合的第二像素的复位信号Vreset进行采样，响应于已激活的控制信号SS1而将第一开关S1闭合，以便将复位信号Vreset存储在采样电容器C1中，从而开始相关双采样(图9的步骤S92)。同时，第四开关S4也响应于已激活的控制信号SS4而闭合，以便将第二存储电容器C3中存储的针对第(N-1)行的第一像素的模拟CDS信号传输至ADC单元35(图9的步骤S94)。此外，来自参考信号产生器35b的斜坡信号VRAMP开始倾斜上升，以便ADC单元35针对第(N-1)行的第一像素对模拟CDS信号执行ADC(图9的步骤S95)。
参照图6B、7和9，在采样电容器C1处产生来自与第N行耦合的第二像素的图像信号Vsignal。第一开关S1响应于激活已解除的第一控制信号SS1而断开，第二开关S2响应于已激活的第二控制信号SS2而闭合。相应地，CDS单元31完成CDS，以产生与第N行相连的像素的模拟信号CDS(图9的步骤S92)。该模拟CDS信号是图6A和6B的复位信号Vreset与图像信号Vsignal之差。
缓冲器32对从CDS单元31输出的针对第N行的像素的模拟CDS信号进行缓冲。此外，在图6B中，第三开关S3响应于已激活的控制信号SS3而闭合，从而将针对第N行的像素的模拟CDS值存储在第一存储电容器C2中(图9的步骤S93)。由此，在图6A和6B中，与用于产生和存储与第N行相连的第二像素的模拟CDS信号的CDS(图9的步骤S92和S93)一起，并发地执行第二存储电容器C3中存储的与第(N-1)行相连的第一像素的模拟CDS信号的ADC(图9的步骤S94和S95)。
接下来，在图6C和6D中，对第N行和第(N+1)行的像素执行这种并发ADC和CDS。参照图6C和7，在采样电容器C1处施加来自与图像传感器的第(N+1)行相连的第三像素的复位信号Vreset。此时，第一开关S1响应于已激活的控制信号SS1而闭合，从而将复位信号Vreset存储在采样电容器C1中。
同时，在图6C中，第六开关S6也响应于已激活的控制信号SS6而闭合，从而将第一存储电容器C2中存储的与第N行相连的像素的模拟CDS信号传输至ADC单元35。相应地，ADC单元35对该模拟CDS信号执行ADC。
随后参照图6D和7，在采样电容器C1处产生来自与第(N+1)行相连的第三像素的图像信号Vsignal。此时，第一开关S1响应于激活已解除的第一控制信号SS1而断开，第二开关S2响应于已激活的第二控制信号SS2而闭合。相应地，CDS单元31完成CDS，以产生与第(N+1)行相连的第三像素的模拟CDS信号。
此外，在图6D中，第五开关S5响应于已激活的控制信号SS5而闭合，从而将第(N+1)行的像素的模拟CDS值存储在第二存储电容器C3中。由此，在图6C和6D中，与用于产生和存储与第(N+1)行相连的第三像素的模拟CDS信号的CDS并发地，并发执行第一存储电容器C2中存储的与第N行相连的第二像素的模拟CDS信号的ADC。
在图6A、6B、6C和6D中，开关S3、S4、S5和S6形成由图8的时序控制器控制的传输控制电路34。当CDS阵列22包括针对每个像素列的各个单元CDS块30时，可以在执行CDS以产生当前行中所有像素列的模拟CDS信号时，并发地对前一行中的所有像素行执行ADC。
图9示出了在图3A的CMOS图像传感器中包括的单元CDS块30中并行并发地执行CDS和ADC的流程图。将变量N初始化为1(步骤S91)。然后，在执行CDS以产生并存储与第N行相连的像素的模拟CDS信号时(图9的步骤S92和S93)，并行并发地对与第(N-1)行相连的像素的所存储模拟CDS信号执行ADC(图9的步骤S94和S95)。
之后，将变量N更新(图9的步骤S96)，除非N指示已处理了最末行(图9的步骤S97)，否则对由更新的N指示的下一个两行的组重复步骤S92、S93、S94、S95和S96。如果已处理了最末行(图9的步骤S97中N＞L)，则由于已处理了像素阵列20中的所有行，图9的流程图结束(图9的步骤S98)。替代地，如果图9的流程图用于图像帧的处理，则当已处理了当前帧的最末行时(图9的步骤S97中N＞R)，将图9的流程图更新到下一帧(图9的步骤S98)，并对下一帧重复图9的流程图。
注意在图5、6A、6B、6C和6D的示例中，当前行N的模拟CDS信号存储在与另一存储单元不同的存储单元中，该另一存储单元存储有前一行(N-1)的模拟CDS信号。例如，当使用两个存储单元C2和C3时，在这两个存储单元中交替地存储模拟CDS信号。
但是，可以采用更多的存储单元来实施本发明。当CDS存储单元33包括三个或更多的存储单元，例如，C2，C3，...，CN(N是大于3的自然数)时，可以将按照C2、然后C3、等等、到CN、然后再是C2、C3、等等、到CN这样的顺序，将不同行的模拟信号CDS循环地顺序存储在存储单元中。在这种情况下，随着存储单元数目增加，在每个存储单元中存储模拟CDS信号的次数减少。
这样，因为利用时间交迭来并发地执行ADC和CDS，大幅度缩短了单元CDS块30的扫描时间“1H时间”，从而提高了CMOS图像传感器100对于高帧率的操作速度。此外，可以在不减少用于CDS的绝对时间的情况下，减少扫描时间“1H时间”，从而防止信号特性劣化。
虽然参照典型实施例示出并描述了本发明，但是所属领域的普通技术人员应该理解，在不背离由所附权利要求限定的本发明的精神和范围的前提下，可以进行形式和细节方面的多种改变。因此，虽然描述了将单元CDS块30用于CMOS图像传感器内，但是并发执行CDS和ADC的单元CDS块30也可以应用于具有ADC和CDS的其他类型的器件和系统。
本发明仅受到所附权利要求及其等同物的限定。
Claims (20)
1.一种用于信号处理的装置，包括：
相关双采样单元，用于根据在预定节点处产生的第一输入信号集，产生第一相关双采样信号；以及
转换单元，用于在相关双采样单元产生第一相关双采样信号时，并发地将第二相关双采样信号转换为各自的转换信号，第二相关双采样信号根据在预定节点处产生的第二输入信号集而确定。
2.根据权利要求1所述的装置，还包括：
相关双采样存储单元，用于存储在相关双采样单元产生第一相关双采样信号之前由相关双采样单元产生的第二相关双采样信号；以及
传输控制单元，包括开关，用于在相关双采样单元产生第一相关双采样信号时并发地将第二相关双采样信号从相关双采样存储单元传输至转换单元。
3.根据权利要求2所述的装置，其中当将第一相关双采样信号存储到相关双采样存储单元中时，传输控制单元也并发地将第二相关双采样信号从相关双采样存储单元传输至转换单元。
4.根据权利要求2所述的装置，其中转换单元还包括：
比较和数字化单元，用于接收来自传输控制单元的模拟相关双采样信号，以将参考信号与模拟相关双采样信号的比较结果数字化，其中参考信号是斜坡信号或直流信号之一。
5.根据权利要求2所述的装置，其中相关双采样存储单元包括：
第一电容器，用于存储第一相关双采样信号；以及
第二电容器，用于存储第二相关双采样信号。
6.根据权利要求1所述的装置，其中相关双采样单元还包括：
电容器，其第一节点与预定节点耦合；
第一开关，耦合在电容器的第二节点与接地节点之间；以及
第二开关，耦合在电容器的第二节点与相关双采样单元的输出节点之间；
其中，控制第一和第二开关，以根据在预定节点处依次产生的第一输入信号集，产生第一相关双采样信号，并根据在预定节点处依次产生的第二输入信号集，产生第二相关双采样信号。
7.根据权利要求1所述的装置，其中预定节点与图像传感器的多个像素耦合，并且第一相关双采样信号针对所述像素的第一像素，第二相关双采样信号针对所述像素的第二像素。
8.一种图像传感器，包括：
像素阵列；以及
多个单元相关双采样块的相关双采样阵列，每个单元相关双采样块与像素阵列的各自的像素行耦合并分别包括：
相关双采样单元，用于根据由所述像素的第一像素在各自的行产生的第一输入信号集，产生第一相关双采样信号；以及
转换单元，用于在相关双采样单元产生第一相关双采样信号时，并发地将第二相关双采样信号转换为各自的转换信号，第二相关双采样信号根据由所述像素的第二像素在各自的行产生的第二输入信号集而确定。
9.根据权利要求8所述的图像传感器，其中沿像素阵列中的相同像素列，相邻地放置第一和第二像素。
10.根据权利要求8所述的图像传感器，其中每个单元相关双采样块还包括：
相关双采样存储单元，用于存储在相关双采样单元产生第一相关双采样信号之前由相关双采样单元产生的第二相关双采样信号；以及
传输控制单元，包括开关，用于在相关双采样单元产生第一相关双采样信号时以及在将第一相关双采样信号存储到相关双采样存储单元时，并发地将第二相关双采样信号从相关双采样存储单元传输至转换单元。
11.根据权利要求10所述的图像传感器，其中每个单元相关双采样块还包括：
比较和数字化单元，用于接收来自传输控制单元的模拟相关双采样信号，以将参考信号与模拟相关双采样信号的比较结果数字化，其中参考信号是斜坡信号或直流信号之一。
12.根据权利要求10所述的图像传感器，其中相关双采样存储单元包括：
第一电容器，用于存储第一相关双采样信号；以及
第二电容器，用于存储第二相关双采样信号。
13.根据权利要求8所述的图像传感器，其中每个单元相关双采样块还包括：
电容器，其第一节点与预定节点耦合；
第一开关，耦合在电容器的第二节点与接地节点之间；以及
第二开关，耦合在电容器的第二节点与相关双采样单元的输出节点之间；
其中，控制第一和第二开关，以根据在预定节点处依次产生的第一输入信号集，产生第一相关双采样信号，并根据在预定节点处依次产生的第二输入信号集，产生第二相关双采样信号。
14.一种信号处理方法，包括：
根据在预定节点处产生的第一输入信号集的相关双采样，产生第一相关双采样信号；以及
与第一相关双采样信号的产生一起，并发地将第二相关双采样信号转换为各自的转换信号，第二相关双采样信号根据由预定节点处产生的第二输入信号集而确定。
15.根据权利要求14所述的方法，还包括：
存储在产生第一相关双采样信号之前已产生的第二相关双采样信号。
16.根据权利要求14所述的方法，还包括：
在将第二相关双采样信号转换为各自的转换信号时并发地产生第一相关双采样信号之后，存储第一相关双采样信号。
17.根据权利要求16所述的方法，还包括：
当正在产生并存储第一相关双采样信号时，并发地传输存储的第二相关双采样信号，以用于转换。
18.根据权利要求14所述的方法，其中第一和第二相关双采样信 号是要转换为各自的数字信号的模拟信号。
19.根据权利要求14所述的方法，还包括：
将第二相关双采样信号与参考信号相比较，其中参考信号是斜坡信号或直流信号之一；以及
将第二相关双采样信号与参考信号的比较结果数字化。
20.根据权利要求14所述的方法，其中预定节点与图像传感器的多个像素耦合，并且第一相关双采样信号针对所述像素的第一像素，第二相关双采样信号针对所述像素的第二像素。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060084910 | 2006-09-05 | ||
| KR1020060084910A KR100826509B1 (ko) | 2006-09-05 | 2006-09-05 | Ｃｄｓ와 ａｄｃ를 병렬로 처리할 수 있는 장치와 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101141549A true CN101141549A (zh) | 2008-03-12 |
Family
ID=39150721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101100558A Pending CN101141549A (zh) | 2006-09-05 | 2007-06-19 | 并发相关双采样和模数转换 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7518539B2 (zh) |
| JP (1) | JP2008067358A (zh) |
| KR (1) | KR100826509B1 (zh) |
| CN (1) | CN101141549A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104954706A (zh) * | 2014-03-28 | 2015-09-30 | 爱思开海力士有限公司 | 模数转换器和包括模数转换器的cmos图像传感器 |
| CN108377150A (zh) * | 2017-01-31 | 2018-08-07 | 三星电子株式会社 | 增量调制器、包括增量调制器的模数转换器及通信装置 |
| CN111292671A (zh) * | 2020-03-31 | 2020-06-16 | 京东方科技集团股份有限公司 | 数据驱动电路及其驱动方法、和显示装置 |
| CN111399033A (zh) * | 2020-03-31 | 2020-07-10 | 中国科学院地质与地球物理研究所 | 一种流式并发采样地震采集器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7864229B2 (en) * | 2005-12-08 | 2011-01-04 | Samsung Electronics Co., Ltd. | Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof |
| JP5271933B2 (ja) * | 2010-02-24 | 2013-08-21 | 日本放送協会 | 固体撮像装置およびその駆動方法 |
| JP5806566B2 (ja) | 2011-09-15 | 2015-11-10 | キヤノン株式会社 | Ａ／ｄ変換器および固体撮像装置 |
| JP5801665B2 (ja) * | 2011-09-15 | 2015-10-28 | キヤノン株式会社 | 固体撮像装置、ａ／ｄ変換器およびその制御方法 |
| US8942481B2 (en) * | 2012-03-11 | 2015-01-27 | Universidad De Santiago De Compostela | Three dimensional CMOS image processor for feature detection |
| TWI547171B (zh) * | 2014-08-26 | 2016-08-21 | 恆景科技股份有限公司 | 影像感測器 |
| JP6723736B2 (ja) | 2015-12-10 | 2020-07-15 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法 |
| JP6811813B2 (ja) * | 2018-08-10 | 2021-01-13 | シャープ株式会社 | 固体撮像装置 |
| KR102538220B1 (ko) | 2018-10-02 | 2023-06-01 | 삼성전자주식회사 | 이미지 센싱 시스템 및 이의 동작 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001245309A (ja) * | 2000-02-28 | 2001-09-07 | Victor Co Of Japan Ltd | Ｃｍｏｓイメージセンサ |
| JP3667186B2 (ja) * | 2000-02-29 | 2005-07-06 | キヤノン株式会社 | 信号転送装置及びそれを用いた固体撮像装置 |
| JP3990857B2 (ja) * | 2000-07-03 | 2007-10-17 | キヤノン株式会社 | 撮像装置及び撮像システム |
| KR100399954B1 (ko) * | 2000-12-14 | 2003-09-29 | 주식회사 하이닉스반도체 | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 |
| KR100498594B1 (ko) * | 2000-12-30 | 2005-07-01 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 |
| JP3904111B2 (ja) * | 2002-06-04 | 2007-04-11 | ソニー株式会社 | 固体撮像装置及びその信号処理方法 |
| JP3801112B2 (ja) * | 2002-07-26 | 2006-07-26 | 富士ゼロックス株式会社 | 画像読取信号処理装置 |
| KR100517548B1 (ko) * | 2002-07-30 | 2005-09-28 | 삼성전자주식회사 | 씨모오스 영상 소자를 위한 아날로그-디지털 변환기 |
| JP4928068B2 (ja) * | 2004-06-07 | 2012-05-09 | キヤノン株式会社 | 撮像装置及び撮像システム |
| US7236117B1 (en) * | 2004-07-20 | 2007-06-26 | National Semiconductor Corporation | Apparatus and method for ping-pong mismatch correction |
| US7015844B1 (en) * | 2004-08-30 | 2006-03-21 | Micron Technology, Inc. | Minimized SAR-type column-wide ADC for image sensors |
-
2006
- 2006-09-05 KR KR1020060084910A patent/KR100826509B1/ko active IP Right Grant
-
2007
- 2007-05-22 US US11/805,135 patent/US7518539B2/en active Active
- 2007-06-19 CN CNA2007101100558A patent/CN101141549A/zh active Pending
- 2007-06-27 JP JP2007169555A patent/JP2008067358A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104954706A (zh) * | 2014-03-28 | 2015-09-30 | 爱思开海力士有限公司 | 模数转换器和包括模数转换器的cmos图像传感器 |
| CN104954706B (zh) * | 2014-03-28 | 2019-11-08 | 爱思开海力士有限公司 | 模数转换器和包括模数转换器的cmos图像传感器 |
| CN108377150A (zh) * | 2017-01-31 | 2018-08-07 | 三星电子株式会社 | 增量调制器、包括增量调制器的模数转换器及通信装置 |
| CN111292671A (zh) * | 2020-03-31 | 2020-06-16 | 京东方科技集团股份有限公司 | 数据驱动电路及其驱动方法、和显示装置 |
| CN111399033A (zh) * | 2020-03-31 | 2020-07-10 | 中国科学院地质与地球物理研究所 | 一种流式并发采样地震采集器 |
| CN111292671B (zh) * | 2020-03-31 | 2023-09-29 | 京东方科技集团股份有限公司 | 数据驱动电路及其驱动方法、和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008067358A (ja) | 2008-03-21 |
| KR100826509B1 (ko) | 2008-05-02 |
| US7518539B2 (en) | 2009-04-14 |
| US20080055143A1 (en) | 2008-03-06 |
| KR20080021849A (ko) | 2008-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101141549A (zh) | 并发相关双采样和模数转换 | |
| US7230558B2 (en) | Column analog-to-digital conversion apparatus and method supporting a high frame rate in a sub-sampling mode | |
| CN101227551B (zh) | 固态成像器件和成像装置 | |
| US8045034B2 (en) | Solid-state imaging apparatus | |
| KR100324592B1 (ko) | 자체 진단 로직을 가지는 씨모스 이미지 센서 및 그 진단 방법 | |
| KR100308884B1 (ko) | 씨모스 이미지 센서를 위한 아날로그-디지털 변환 장치 | |
| CN1902903A (zh) | 在传感器电路的列电路中的像素信号装仓和内插 | |
| US8149312B2 (en) | CMOS image sensor with shared sensing node | |
| US7535398B2 (en) | Correlated double-sampling circuit and cyclic analog-to-digital converter including the same | |
| KR19990084630A (ko) | 씨모스 이미지 센서 및 그 구동 방법 | |
| CN1856040B (zh) | 模拟平均和子采样的固态图像传感设备及其驱动方法 | |
| CN101395901A (zh) | 具备时间重叠图像输出的图像传感器 | |
| US9848154B2 (en) | Comparator with correlated double sampling scheme and operating method thereof | |
| US8120687B2 (en) | Signal reading method, signal reading circuit, and image sensor | |
| US8159583B2 (en) | Correlated double sampling unit in image sensor with attenuation of parasitic voltage loss | |
| KR101136808B1 (ko) | 이미지 센서 | |
| US8817146B2 (en) | Imaging device including latch circuits with switching devices in between | |
| US20170353677A1 (en) | Analog-digital converting device and method, and image sensor including the same | |
| JP4419681B2 (ja) | 固体撮像装置 | |
| CN100356773C (zh) | 固态成像装置和控制方法 | |
| KR101046817B1 (ko) | 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법 | |
| US20190141269A1 (en) | Image sensing device | |
| KR20100004800A (ko) | 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법 | |
| US11930285B2 (en) | Image sensing device having a normal mode and a multi-sampling mode and operating method thereof | |
| US11653113B2 (en) | Image sensor having improved efficiency by reducing noise and time taken for capturing image |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20080312 |