CN101138088B - 裸片的安装结构和安装方法 - Google Patents

裸片的安装结构和安装方法 Download PDF

Info

Publication number
CN101138088B
CN101138088B CN2006800073330A CN200680007333A CN101138088B CN 101138088 B CN101138088 B CN 101138088B CN 2006800073330 A CN2006800073330 A CN 2006800073330A CN 200680007333 A CN200680007333 A CN 200680007333A CN 101138088 B CN101138088 B CN 101138088B
Authority
CN
China
Prior art keywords
film
substrate
nude film
motherboard
nude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800073330A
Other languages
English (en)
Other versions
CN101138088A (zh
Inventor
永井耕一
山本实
高野健
笹冈达雄
清水一路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101138088A publication Critical patent/CN101138088A/zh
Application granted granted Critical
Publication of CN101138088B publication Critical patent/CN101138088B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0652Bump or bump-like direct electrical connections from substrate to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06551Conductive connections on the side of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06579TAB carriers; beam leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

将单面或双面安装裸片(1)的多块薄膜衬底(2)在离开裸片(1)的安装区的位置以结合部(3)结合成叠层状态后,利用结合部(8)上的结合,装配到母板(4),从而达到进一步薄型化、高叠层化、大容量化。

Description

裸片的安装结构和安装方法
技术领域
本发明涉及将半导体裸片在母板上安装成叠层状态的适合薄型化、高叠层化的裸片的安装结构和安装方法。
背景技术
电子设备,尤其是便携电话、便携信息终端等便携电子设备,正在快速小型化、高功能化,各种半导体芯片的小型化、薄型化、高集成化取得进展,便携电话、存储器型便携音乐播放器、高清晰摄像机、3D游戏机等要求存储器进一步大容量化、小型化、裸片高密度安装化。作为响应这些要求的一种技术,已知在SIP、MCM、CSP、PC卡、SD卡等领域将裸片高密度安装成叠层状态(例如专利文献1~4)。专利文献1、专利文献2揭示用焊球连接并层叠单面或双面安装的刚性衬底后、将其装配到母板的技术。专利文献3揭示一种PC卡,其中将双面交替安装裸片的柔性薄膜衬底在每一裸片安装区折叠180度,形成叠层状态后,将其装配成遍及PC卡衬底表里两面的上下对象的安装状态,并装入到PC卡壳体。专利文献4揭示一种半导体器件,其中将双面交替安装裸片的柔性薄膜衬底在每一裸片安装区折叠180度,形成叠层状态,并包入全部裸片。
专利文献1:特开2000-68443号公报专利文献2:特开2004-356138号公报
专利文献3:特开平11-282995号公报
专利文献4:特开2000-12606号公报
存储器已普及比已述SD卡等进一步小型化且薄型化的小型SD卡等,其规模为例如21.5毫米×20毫米×1.4毫米。这种SD卡随着小型SD卡等的小型化、薄型化,树脂制的卡的壳体变成厚度小且软弱。因此,卡的壳体由于其装卸或其它操作上的外力,容易受到扭曲形变。
然而,使用专利文献1、2揭示的刚性衬底的裸片安装中,刚性衬底本身因卡的壳体的扭曲形变而容易龟裂,并且此龟裂容易波及裸片。因此,为了应对这种扭曲,在卡的壳体内注入硅进行增强,造价较贵。尤其是刚性衬底,其厚度大到0.15毫米左右,难以再薄型化,所以在限定的厚度内不能增加裸片的叠层数,难于增加裸片叠层数以进一步提高容量。
使用专利文献3、4揭示的具有柔性的薄膜衬底的裸片安装中,薄膜衬底薄且具有柔性,所以比刚性衬底薄,既容易实现增加裸片叠层数的大容量化,又容易应对卡的壳体的扭曲。然而,由于其安装状态将安装裸片的薄膜衬底在裸片安装区之间重复180度折叠,叠层间隔越小,折叠部的曲率越小,使胶片和布线的弯曲强度降低。结果,薄膜衬底的布线材料被限制为铜,薄膜衬底本身或叠层状态的进一步薄型化、高叠层化受到限制。
因此,本发明是鉴于上述课题而完成的,其目的在于,提供一种谋求进一步薄型化、高叠层化的裸片的安装结构和安装方法。
发明内容
为了达到上述目的,本发明的裸片的安装结构,将单面或双面安装裸片的多块薄膜衬底在离开它们的裸片安装区的位置结合成叠层状态后,装配到母板。
在这种组成中,将单面或双面安装裸片的多块薄膜衬底利用相互结合形成叠层状态,而无180度折叠,因此薄膜衬底的胶片和布线都不管弯曲强度,选择布线材料的自由度高,能采用比以往薄的薄膜衬底。而且,所述结合的位置离开薄膜衬底的裸片安装区,不损害薄膜衬底周围的柔软性,因此即使产生壳体扭曲,也能抑制外力通过薄膜衬底波及裸片。因此,实现裸片叠层结构的进一步薄型化、高叠层化、大容量化。
本发明的另一种裸片的安装结构,将单面或双面安装裸片的多块胶片衬在离开它们的裸片安装区的1边部结合成叠层状态后,装配到母板。
在这种组成中,除上述情况外,还由于薄膜衬底的结合只在它们的一边进行,其它部分放开,所以容易防止外力随着壳体扭曲而通过薄膜衬底波及裸片,使耐久性进一步提高,有助于薄型化、高叠层化。
本发明的再一裸片的安装结构,将单面或双面安装裸片的薄膜衬底在离开它们的裸片安装区的1边的一部分结合成叠层状态后,装配到母板。
在这种组成中,除上述情况外,还由于薄膜衬底的结合只在它们的一边的一部分进行,其它部分放开,所以薄膜衬底的自由度和薄膜衬底之间的弯曲自由度比以往对薄膜衬底之间的扭弯自由度为180度折叠时提高,容易避免外力随着壳体扭曲而通过薄膜衬底波及裸片,有助于薄型化、高叠层化。
本发明的又一裸片的安装结构,将以线对称地配置在薄膜衬底的方式单面或双面安装裸片的多块薄膜衬底,在它们的裸片安装区之间的对称轴上结合成叠层状态后,装配到母板。
在这种组成中,将上述各种结合结构用于安装多块裸片的多装薄膜衬底,能将相对于裸片叠层数的薄膜衬底结合部位数减少到多块安装数分之一,所以薄膜衬底的自由度进一步提高,使对壳体扭曲的裸片安全性进一步提高,有助于薄型化、高叠层化。
此情况下,又以形成离开母板相反侧的薄膜衬底的凹坑部的方式进行对称轴上的结合,将此凹坑部当作设置在收装带有所述薄膜衬底的母板的壳体的内表面的加强肋的收装部。在这种组成中,将离开完成结合以线对称方式安装裸片的多块安装薄膜衬底的母板相反侧的薄膜衬底的凹坑部当作设置在带有所述薄膜衬底的母板的壳体的内表面的加强肋的收装部,所以能使常弱的壳体中央部达到加强,而不特地加厚。
又,薄膜衬底的结合部兼作薄膜衬底之间的隔离件的组成中,使薄膜衬底不弯曲地具有谋求薄膜衬底之间防止裸片相互对置时的接触或绝缘的间隙,进一步提高薄膜衬底的自由度,有助于薄型化、高叠层化。
将装配所述结合后的叠层状态的薄膜衬底的母板装入壳体并封入缓冲材料的组成中,安装裸片的薄膜衬底的叠层单元之间只要存在测得微小间隙尺寸的余量,就使缓冲材料侵入,因此谋求相互间的防止接触和绝缘。这种侵入谋求缓冲材料在液体状态粘度越低。
再者,利用具有下列工序的裸片的安装方法取得上述裸片的安装结构:将裸片安装到薄膜衬底的单面或双面的工序;将装好裸片的多块薄膜衬底在离开它们的裸片安装区的位置结合成叠层状态的工序;以及将所述结合后的叠层状态的薄膜衬底装配到母板的工序。
还利用具有下列工序的裸片的安装方法取得上述裸片的安装结构:将多块裸片轴对称地安装到薄膜衬底的单面或双面的工序;将装好裸片的多块薄膜衬底在它们的裸片安装区的对称边界位置结合成叠层状态的工序;以及将所述结合后的叠层状态的薄膜衬底装配到母板的工序。
从后续于下文的详细说明和附图记述阐明本发明的上述特征和作用。本发明的各特征能在可能的限度内单独使用或以各种组合复合使用。
附图说明
图1A~图1B示出一例本发明实施方式的裸片,图1A是安装结构的侧视图,
图1B是叠层结合部放大图。
图2是示出另一例本发明实施方式的安装结构的侧视图。
图3是示出其它一例本发明实施方式的安装结构的侧视图。
图4是示出再一例本发明实施方式的安装结构的侧视图。
图5是示出又一例本发明实施方式的安装结构的侧视图。
图6是示出又另一例本发明实施方式的安装结构的侧视图。
图7A~图7C示出又其它一例本发明实施方式的裸片,图7A是安装结构的俯视图,图7B是其侧视图,图7C是收装到壳体的状态下的分解立体图。
图8A~图8B示出又再一例本发明实施方式的裸片,图8A是安装结构的俯视图,图8B是其侧视图。
图9是示出对本发明实施方式的裸片的图1中例子的一变换例的安装结构的侧视图。
图10A~图10B示出对本发明实施方式的裸片的图7A~图7C中例子的一变换例,图10A是安装结构的俯视图,图10B是其侧视图。
图11A~图11C示出对本发明实施方式的裸片的图9、图10A~图10B中例子的变换例,图11A是使用衬底间连接器的安装结构的剖视图,图11B是其侧视图,图11C以端板为代表示出衬底间连接器变换例的立体图。
具体实施方式
下面,参照附图详细说明本发明实施方式的裸片的安装结构和安装方法,供理解本发明。下文所示实施方式为本发明具体例,并非限定本发明技术范围。
本实施方式如图1A~1B所示例子、图2所示例子、图3所示例子、图4所示例子、图5所示例子、图6所示例子、图7A~7C所示例子、图8A~图8B所示例子、图9所示例子、图10A~图10B所示例子那样,以将裸片1安装在薄膜衬底2的状态安装成多个叠层状态。裸片1是半导体元件,可为LSI等任何类型,功能领域也不限于存储器,用于微处理器等任何电路功能的元件都有效。裸片1还既可如图1A~图7C、图9、图10A~图10B所示各例那样,仅在薄膜衬底2的单面进行安装并形成叠层状态,又可如图8A~8B所示那样,在薄膜衬底2的双面进行安装并形成叠层状态。图中虽未图示,但有的情况下,也可取为综合单面安装裸片1的薄膜衬底2和双面安装裸片1的薄膜衬底2的叠层状态。
为了将裸片1安装到薄膜衬底2并形成叠层状态,本实施方式中,尤其是图1A~图10B所示各例,其共同基本特征为:将安装裸片1的多块薄膜衬底2在离开它们的裸片1的安装区的位置以结合部3结合成叠层状态后,装配到母板4。可利用下列工序方便地达到这点:将裸片1安装到薄膜衬底2的单面或双面的工序、将装好裸片1的多块薄膜衬底2在离开它们的裸片1的安装区的位置利用结合部3结合成叠层状态的工序、以及将结合后的叠层状态的薄膜衬底2装配到母板4的工序。还利用结合部8的结合进行对母板4装配薄膜衬底2。这里,作为本实施方式的裸片的安装方法,依次制作将裸片1安装在薄膜衬底2的单面或双面的装片模件11、在结合部3结合多个装片模件11并使裸片1为叠层状态的叠层模件12、以及用结合部8将将此结合模件12装配到母板4并构成存储器等各种电子电路的电子电路模件13,并将最后的电子电路模件13收装到图7的分解状态所示的由合成树脂等组成的壳体14,成为卡型等各种形态的电子电路产品。
为了这样安装,如以图1A中最上方的裸片1为代表所示那样,裸片1在其安装到薄膜衬底2的安装面1a设置谋求与薄膜衬底2侧的电布线(未图示)的电连接和结合的电极5。针对这点,如以图3的薄膜衬底2、图1A中最上方的薄膜衬底2和最下方的薄膜衬底2为代表所示,各薄膜衬底2设置谋求直接与裸片1的电极5的电连接和结合并直接或通过其它薄膜衬底2与母板4的电布线(未图示)的电连接和结合以发挥规定功能所需的单体份额的电布线(未图示)和电极6。如以图1A~1B、图3为代表所示,母板4形成谋求与各薄膜衬底2的电连接和结合以发挥规定功能所需的电路(未图示)和电极7。有的情况下,也设置母板4的电极7,以谋求与裸片1等其它电子部件或电连接件的电连接和结合。结合部3中的电极5与6之间、电极6与6之间、电极6与7之间的各结合可采用焊锡结合、金属接触块、以图1A~1B所示的金属球为中介的焊锡结合、金属间利用超声波振动或摩擦的热、压力等直接结合的金属间结合等各种结合方式以及使用导电粒子的压接(ACF)等方法,任一情况都使结合的电极5与6之间、电极6与6之间、电极6与7之间合为一体,金属间结合尤其容易得到高结合强度。可通过使预先设置在金属球10的表面的焊锡层熔化后固化,进行利用金属球10的焊锡结合。最好内置薄膜衬底2的电布线,以谋求与其它部分电绝缘,对在相互贴合的面的一方或双方利用印刷布线等承担布线的胶片等进行叠层等,不难获得这点。当然,将薄膜衬底2所需的电极6设置得露出或伸出成为其结合方的面,以便与裸片1、其它薄膜衬底2或母板4的各电极5、6、7结合。
上述那样,将裸片1安装在单面或双面的多块薄膜衬底2利用相互结合,即利用相互叠合状态下的叠加结合,形成叠层状态,而无带来180度折叠。其结果,与进行180度折弯时相比,弯曲程度极小,正因为这样,薄膜衬底2的胶片和布线都在弯曲强度或扭弯强度方面尤其没有问题。因此,胶片2a如以往那样采用聚酰亚胺,使耐久性提高。尤其是布线材料选择自由度高,不限于铜等,能采用例如镍。总之,能采用比以往薄的薄膜衬底2,例如能薄到小于等于25微米的程度。而且,各薄膜衬底2的电极6与6之间的结合位置离开谋求薄膜衬底2中与裸片1的电极5结合的安装区,从而假如有时在裸片1的外周附近连续或不连续形成对扭曲的刚性高的结合部3,也不太损害薄膜衬底2的裸片1附近(即安装区附近)的柔软性。结果,利用薄膜衬底2的裸片1的安装区四周环绕的连续区中的所述柔软性抑制外力随着壳体14扭曲而通过薄膜衬底波及裸片1的事件。由此,裸片1尽管比以往薄,却获得对抗龟裂或缺损等的耐久性,例如4兆字节(MB)的IC尺寸14毫米×9毫米的裸片1中,当前厚度90微米左右能减小到小于等于70微米的程度。具体而言,双面DVD用的存储器中,为了逼近9.4千兆字节(GB)的容量,需要使当前一般提供的存储器裸片1的数量为8块至16块,但由于上述那样将裸片1和薄膜衬底2薄型化,采用图6的例子、图7A~7C的例子、图9的例子所示那样在薄膜衬底2的双面多装各2块裸片1的装片模件11的叠层模件12时,1块安装模件11的厚度能小达约[70微米×2(2块存储器裸片的份额)+30微米×2(2个存储器裸片结合用的结合块的份额+2个薄膜衬底电极份额)+25微米(4块薄膜衬底的份额)]×4=900微米。
上述那样的薄膜衬底2和裸片1的薄型化为照原样将裸片的安装结构进一步薄型化,实现对一定厚度的高叠层化、大容量化。
本实施方式中,还取一种组成,其特征为:如图1A~1B所示例子、图2所示例子、图6所示例子、图9所示例子那样,将单面或双面安装裸片1的多块薄膜衬底2在离开裸片安装区的1边2b部以与上文所述相同的结合部3结合部位叠层状态后,装配到母板4。据此,即使薄膜衬底2的结合造成的结合部3对扭曲的刚性高,该部分也集中于薄膜衬底2的1边2b部,薄膜衬底2的其它3边部整个区域放开,正因为这样,较难受与其它薄膜衬底2或母板4的结合的约束,自由度较高。因此,较容易防止外力随着壳体14的扭曲而通过薄膜衬底波及裸片1。
再者,叠层模件12为存储器用的模件时,电极数量少,所以与其相对应,将各薄膜衬底2相互电连接的电极数量也可少,以薄膜衬底2的1边2b的结合部3的结合中,空间足够,如果还有余量,正因为这样,可将结合部3集中到薄膜衬底2相互结合的1边2b部的进一步限定的例如图6所示例子那样的一部分,具体而言,集中到裸片1的小于1边规模的范围的一部分2b1,并利用结合部8极化度母板4。这样,则除用达到1边2b的实质上全区的结合部3进行结合的情况外,还使薄膜衬底2的1边2b的一部分2b1以外放开,所以薄膜衬底2的自由度,具体为在1边2b侧夹住结合部3的薄膜衬底2之间的弯曲自由度,尤其是对薄膜衬底2之间的扭弯自由度,比过去高,更容易避免外力随着壳体14的扭曲而通过薄膜衬底2波及裸片1。因此,最适合对裸片1进行薄型化。当然,薄膜衬底2的1边2b的一部分之间的结合在这些1边2b的哪个位置都可以,也可偏于一角部或角部侧。然而,设定在1边2b的中央时,容易取薄膜衬底2之间的左右自由度的均衡,具有便于使姿态稳定的优点。反之,由于层叠的裸片1包含微处理器等而叠层模件12为了在薄膜衬底2的1边2b部或其一部分2b1集中配置结合部3、8对电极数无余量的情况下,可用设定双列结合部3、8的电极间结合部位阵的方式进行应对。
这里,详细阐述各例。图1A~1B所示例子中,示出将薄膜衬底2安装1块裸片1的装片模件11用结合部3结合薄膜衬底2的同一方相互对置的1边2b,而且用同一方的结合部8结合到母板4。这时,薄膜衬底2的结合部3的电极6与6之间的结合部位集中于薄膜衬底2的同一方的1边2b部,叠层的多块薄膜衬底2的具有结合部3的1边以外的部分均为均等的自由状态,能防止因每一薄膜衬底2自由度不同而寿命等发生差别。当然,母板4正上方的薄膜衬底2能利用与母板4侧的电极6和7之间的结合直接进行电连接。因而,上面的薄膜衬底2将与其安装的裸片1的电连接的电布线通过与其它下部薄膜衬底2的电极6和6之间或母板4与其上方的薄膜衬底2的电极6和7之间的各电极间结合,进行与母板4的电连接。
换句话说,如图1B以图解方式对1块裸片1示出与1条信号线对应的简化的布线时的结合状态那样,至少具有谋求本身的布线与裸片1的电连接的朝上的安装用的电极6和谋求与母板4直接或间接电连接的朝下的本身连接用的电极6。处在最上面的薄膜衬底2与母板4之间的中间的薄膜衬底2还具有对处在其上方的薄膜衬底2的本身连接用的电极与母板4侧的电连接进行中继的相互短路在一起并朝向上、下的中继用的电极对6。如果这种中继用的电极对6设置位于各中间的薄膜衬底2的上方的薄膜衬底2的数量份额的数量,则能完成最上面的薄膜衬底2和中间的各薄膜衬底2的与母板4的需要的电连接。因而,构成叠层模件12的装片模件11的数量为任何块时都能适应。当然,上下一对的中继用的电极对6不必上下对置在一起,上下不对置在一起的配置也能利用短路布线使其短路。由此,使布线的自由度提高。
图2所示例子中,制作对2块薄膜衬底2以结合部3结合1边2b的2组叠层模件12,这些叠层模件12的1边2b为出现外侧且相互反向的横V字姿态,这些装片模件11组合成交替进入内部的叠层状态,并利用结合部8的结合将各自的1边2b装配到母板4。本实施方式的情况下,装配到母板4的各叠层模件12的结合部3的结合块数少,各自需要的中继用的电极对少。即,与图1A~1B的例子的情况相比,相对于装片模件11的叠层块数的中继电极对需要数量减半。具体而言,各自的装片模件11的叠层块数为2块,所以各叠层模件12中在下方(即作为母板4侧的装片模件11)有1个中继用的电极对即可,其它方面与图1A~1B所示的例子实质上相同。将构成各叠层模件12的装片模件11的块数设定成多于2块,这是自由的;构成各叠层模件12的装片模件11的块数不必相互一致。各自的裸片1的安装数量也可不同。对图示的2个叠层模件12,在正交方向配置1个或反向以横V字姿态相互对置的2个叠层模件12,形成相互叠层状态后,以相同的结合条件对母板4进行装配,从而能增加叠层块数。当然,能自由设定各叠层模件12的装片模件11的叠层顺序。
图3所示例子中,使4个装片模件11为叠层状态,它们的薄膜衬底2的1边2b的结合部3交替反向,形成将1边2b叠合并结合成Z字状相连的叠层模件12,最下面的薄膜衬底2与其上面的薄膜衬底2结合的1边2b的相反侧的1边2b上,以结合部8结合到母板4。由此,成为叠层状态的4块薄膜衬底2在结合部3叠合的块数少达各2块,因此具有能将与结合部3的结合造成的各薄膜衬底2的裸片1叠层程度相应的弯曲程度抑制得小的优点。最上面的薄膜衬底2仅在1边2b具有结合部3。这点与图1A~1B的例子、图2的例子的薄膜衬底2相同。另一方面,4块薄膜衬底2的去除最上面的1块后的下面3块在相互对置的2条边2b具有结合部3、3或结合部3、8。然而,将各薄膜衬底2在结合部3结合成Z字状的叠层模件12形成以与最下面的薄膜衬底2的与母板的结合部8为基点的浮动支撑状态,对母板4的自由度从母板4侧到最上面的薄膜衬底2一次升高,两侧的结合部3不起将壳体14的扭曲传到裸片1的作用。反之,壳体14的扭曲根据其朝向,使扭曲形变波及结合部8,即使有时影响最下面的薄膜衬底2,虽然最下面的薄膜衬底2中处在其两边2b的结合部8、3之间容易产生扭弯,但单方的结合部3能对其进行自由跟踪,所以既使最下面的薄膜衬底2容易防止结合部8、3之间形成扭曲形变并有效裸片1,又使这种作用在其后根据朝向最上面的薄膜衬底2侧的自由度的提高,让各结合部3工作得它们干预的薄膜衬底2不产生扭曲,因此裸片1的安全性进一步提高。再者,本例中,为了薄膜衬底2的Z字状结合,最上面的薄膜衬底2至最下面的薄膜衬底2侧,各结合部3、8的中继电极6的数量增加。
图4所示例子相当于图2的例子的变换例。即,同向叠合图2所示例子的2个横V字姿态的叠层模件12,下方的叠层模件12以其结合部3侧具有的结合部8结合到母板4,与下方的叠层模件12的上方的薄膜衬底2的自由的1边2b和上方的叠层模件12的结合部3相同的一方具有结合部3,并进行结合。由此,又将图3所示例子的情况下各薄膜衬底2的结合造成的裸片1的安装程度相应的弯曲程度抑制得小,又将3块薄膜衬底2的结合集中到1边2b侧,能将与其它薄膜衬底2的结合部3集中到与弥补4的结合部8侧。当然,最下面的薄膜衬底2能构成在与紧接于其上方的薄膜衬底2的结合部的相反侧设置与母板4的结合部8,从而对其上面的薄膜衬底2供给最下面的薄膜衬底2的自由端侧的自由度。本例中,能减小薄膜衬底2的结合部3的弯曲度,正因为这样,薄膜衬底2的安全性提高,能有助于进一步薄型化。
图5所示例子中,作为实施方式,相当于图3所示Z字状结合方式的变换例,其中在由结合部3作Z字状结合的各薄膜衬底层上,对1块薄膜衬底2安装1块裸片1的装片模件11叠合这些薄膜衬底2的对置的1边2b,并利用结合部3进行结合。因而,结合部位与图中的结合部3、9一样多,但能叠装比图3的例子的情况加倍的裸片1。即使结合部位多,也由于它们的结合部3、9均为浮动状态,壳体14的扭曲不影响结合部3,不使裸片1的内引线降低。
图6所示例子中,如已阐述的那样,将图1A~1 B所示例子的薄膜衬底2的结合部3的结合连同与母板4的结合部8的结合,集中到它们的1边2b的一部分2b1,具体而言,集中到中央的一部分2b1,这种结合结构也同样能用于图2~图5所示各例中的各结合部3、8。
图7A~7C所示例子中,如图7A所示,在1块薄膜衬底2左右线对称地配置并安装2块裸片1后,如图7B所示,使该安装各2块裸片1的装片模件11为4块叠层状态,并以结合部3将这些装片模件11之间结合成在它们的裸片安装区之间的对称轴上为叠层状态,而且以结合部8结合并装配到母板4。因而,利用结合部3的结合层叠安装2块裸片1的薄膜衬底2后得到的叠层模件12中,能将相对于裸片1的叠层数的薄膜衬底2的结合部位数量(即结合部3)减少到多块安装数分之一。具体而言,裸片1的安装数为8,与图5的例子的情况相同,但结合部3的数量总共为4处,比图5的例子的情况减少一半。
本例中,还以形成离开母板4相反侧的薄膜衬底2的凹坑部23(如图7B所示)的方式进行裸片1的对称轴上的结合部3的结合,此凹坑部23为设置在图7C所示那样收装带有所述薄膜衬底的母板4的壳体14的内表面的加强肋24的贯通部。因而,利用以结合部3完成对线对称地配置并安装裸片1的多个装片模件11的薄膜衬底2进行结合的凹坑部23,能使设置在壳体14的内表面的加强肋24定位,所以能加强到常弱的中央部,而不特地加厚壳体24。利用叠层模件12的对母板4的对称轴上的结合部8结合,使这种凹坑部23固定。
图8A~8B所示例子在缩小薄膜衬底2的宽度的窄部2c进行图7A~7C所示例子的结合部3、8的各薄膜衬底2与母板2的结合。因而,虽然是裸片1的安装数多的状态,但与将结合部3、8集中到薄膜衬底2的1边2b的又一部分2b1时相同,以成为各薄膜衬底2的裸片1的安装位置中介的结合部3、8为边界分成两侧的部分的自由度也得到最大限度的提高。对图5所示例子时的各层的薄膜衬底2、2的结合部9之间以结合部3进行结合,形成叠层状态,而且以结合部8结合到母板4。通过这样结合也能得到这种实施方式。由此,结合部3、9的叠层数加倍,但图5所示例子中需要的结合部位集中为中央1处。
图9所示例子、图10所示例子相当于图1A~1B的例子或图7A~7C所示例子的变换例,薄膜衬底2之间(即装片模件11之间)的结合部3兼作薄膜衬底2之间、装片模件11之间的隔离件。为此,本例中,结合部3利用金属球10,利用金属球10的表面的焊锡先熔化一下后进行固化时使金属球10接触裸片1和薄膜衬底2的电极5、6,金属球10的直径照原样形成电极5、6之间的结合间隔。因而,基于金属球10等的焊锡结合时,通过对金属球10选择用作隔离件的规模并加以采用,能做成对结合部3结合的装片模件11之间提供薄膜衬底2不弯曲地形成在裸片1的部分不相互接触的间隙的余量的安装结构。因此,在该间隙设置绝缘层以谋求绝缘时,能对薄膜衬底2以直状形态原样进行绝缘,既提高薄膜衬底2不产生弯曲这样的耐久性,又能因这样而进一步薄型化。利用为代替金属球10而采用的结合块的高度也能得到这种隔离件功能,不论其具体手段。
作为采用如图11所示例子那样能装卸的衬底间连接器31的结合部3,可重复循环,其中连接器31代替图9所示例子、图10A~10B所示例子的成为装片模件11之间(即它们的薄膜衬底2之间)的非分离结构的结合部3。此衬底间连接器31包含端板31a和插座31b,对各自相互结合的薄膜衬底2以焊锡等的结合部33进行结合后,使这些端板31a和插座31b对置并嵌合,以进行电连接,从而能用可装卸的结合部3对薄膜衬底2之间进行结合,所以能对装片模件11之间进行结合。这种衬底间连接器31已知例如HIROSE电机股份公司制造的连接器(URL:http://www.Hirose.co.jp)。然而,当前一般销售品的规模为例如0.9毫米左右,但小型化即可。其中,如图11B以端板31a为代表所示,做成在树脂模塑件31c的结合部外表面埋入引线31d的类型的结构,以代替现行品的弹簧接片结构,则抑制体积大,有利于小型化、薄型化。
为了将母板4装配所述叠层模件12的电子电路模件13如图7A~7B所示那样装入壳体14,通过封入缓冲材料,只要安装裸片1的薄膜衬底2的叠层单元之间(即装片模件11之间)和装片模件11与母板4之间存在测得微小尺寸的余量,就使缓冲材料侵入,因此能缓解相互间的接触,有的缓冲材料还谋求绝缘。这种缓冲材料可为润滑脂那样的胶状的或粘度更低的液状的,粘度越低,越容易谋求浸透到所述间隙,越便于应对小间隙。
工业上的实用性
如上文所说明,根据本发明,无折叠地对安装裸片的多块薄膜衬底的结合进行叠层,谋求胶片和布线的薄型化,所以一般能用于将裸片安装成叠层状态并进行使用的电子产品,能有助于薄型化、高叠层化、大容量化。

Claims (9)

1.一种将裸片安装至母板的安装结构,其特征在于,包括:
多块薄膜衬底(2);以及
安装于所述薄膜衬底(2)的至少一面的安装裸片(1),
所述多块薄膜衬底(2)在离开所述裸片的安装区的位置以互相电连接及接合的叠层状态被装配到母板(4)。
2.一种将裸片安装至母板的安装结构,其特征在于,包括:
多块薄膜衬底(2);以及
安装于所述薄膜衬底(2)的至少一面的安装裸片(1),
所述多块薄膜衬底(2)在离开所述裸片的安装区的1边(2b)部以互相电连接及接合的叠层状态被装配到母板(4)。
3.一种将裸片安装至母板的安装结构,其特征在于,包括:
多块薄膜衬底(2);以及
安装于所述薄膜衬底(2)的至少一面的安装裸片(1),
所述多块薄膜衬底(2)在离开所述裸片的安装区的1边的一部分(2b1)以互相电连接及接合的叠层状态被装配到母板(4)。
4.一种将裸片安装至母板的安装结构,其特征在于,包括:
多块薄膜衬底(2);以及
以线对称配置地安装在所述薄膜衬底(2)的至少一面的安装裸片(1),
所述多块薄膜衬底(2)在所述裸片的安装区之间的对称轴上以互相电连接及接合的叠层状态被装配到母板(4)。
5.如权利要求4中所述的裸片的安装结构,其特征在于,
以形成离开母板相反侧的薄膜衬底(2)的凹坑部(23)的方式进行对称轴上的结合,将此凹坑部当作设置在收装带有所述薄膜衬底的母板(4)的壳体(14)的内表面的加强肋(24)的收装部。
6.如权利要求1至4中任一项所述的裸片的安装结构,其特征在于,
薄膜衬底(2)的结合部(3)兼作薄膜衬底之间的隔离件。
7.如权利要求1至4中任一项所述的裸片的安装结构,其特征在于,
将装配所述结合后的叠层状态的薄膜衬底(2)的母板(4)装入壳体(14),并封入缓冲材料。
8.一种将裸片安装至母板的安装方法,其特征在于,具有以下工序:
将裸片(1)安装到薄膜衬底(2)的至少一面的工序;
将装好裸片的多块薄膜衬底在离开所述裸片的安装区的位置形成互相电连接及接合的叠层状态的工序;以及
将所述叠层状态的薄膜衬底装配到母板(4)的工序。
9.一种裸片的安装方法,其特征在于,具有以下工序:
将多块裸片(1)对称地安装到薄膜衬底(2)的单面或双面的工序;
将装好裸片的多块薄膜衬底在它们的裸片安装区的对称边界位置结合成叠层状态的工序;以及
将所述结合后的叠层状态的薄膜衬底装配到母板(4)的工序。
CN2006800073330A 2005-03-09 2006-03-07 裸片的安装结构和安装方法 Expired - Fee Related CN101138088B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP064780/2005 2005-03-09
JP2005064780 2005-03-09
PCT/JP2006/304309 WO2006095703A1 (ja) 2005-03-09 2006-03-07 ベアチップの実装構造と実装方法

Publications (2)

Publication Number Publication Date
CN101138088A CN101138088A (zh) 2008-03-05
CN101138088B true CN101138088B (zh) 2010-10-06

Family

ID=36953297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800073330A Expired - Fee Related CN101138088B (zh) 2005-03-09 2006-03-07 裸片的安装结构和安装方法

Country Status (4)

Country Link
US (1) US7907420B2 (zh)
JP (1) JP4717062B2 (zh)
CN (1) CN101138088B (zh)
WO (1) WO2006095703A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638888B2 (en) 2007-02-16 2009-12-29 Panasonic Corporation Semiconductor chip mounting substrate, semiconductor chip mounting body, semiconductor chip stacked module, and semiconductor chip mounting substrate manufacturing method
JP5056051B2 (ja) * 2007-02-19 2012-10-24 パナソニック株式会社 カード型情報装置
JP5145732B2 (ja) * 2007-02-28 2013-02-20 パナソニック株式会社 半導体モジュールおよびカード型情報装置
EP2216827A1 (en) * 2007-11-09 2010-08-11 Sharp Kabushiki Kaisha Solar battery module and method for manufacturing solar battery module
JP5072584B2 (ja) * 2007-12-27 2012-11-14 パナソニック株式会社 積層実装構造体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
US5384690A (en) * 1993-07-27 1995-01-24 International Business Machines Corporation Flex laminate package for a parallel processor
CA2270415C (en) * 1996-11-01 2009-01-20 Via, Inc. Flexible wearable computer system
JPH10284684A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 半導体装置および半導体チップの実装方法
JP3395126B2 (ja) 1998-03-27 2003-04-07 日本航空電子工業株式会社 Pcカード
JP3186700B2 (ja) 1998-06-24 2001-07-11 日本電気株式会社 半導体装置及びその製造方法
JP3166721B2 (ja) 1998-08-17 2001-05-14 日本電気株式会社 積層型半導体装置のスタック構造
JP2001257309A (ja) * 2000-03-13 2001-09-21 Casio Micronics Co Ltd 半導体素子およびそれを備えた半導体パッケージ
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6674161B1 (en) * 2000-10-03 2004-01-06 Rambus Inc. Semiconductor stacked die devices
JP2004158536A (ja) 2002-11-05 2004-06-03 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004356138A (ja) 2003-05-27 2004-12-16 Sharp Corp 配線基板の積層構造

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2001-257309A 2001.09.21
JP特开2001-339011A 2001.12.07
JP特开2004-158536A 2004.06.03
JP特开平10-284684A 1998.10.23

Also Published As

Publication number Publication date
WO2006095703A1 (ja) 2006-09-14
US20080192423A1 (en) 2008-08-14
JP4717062B2 (ja) 2011-07-06
CN101138088A (zh) 2008-03-05
JPWO2006095703A1 (ja) 2008-08-14
US7907420B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
JP4424351B2 (ja) 立体的電子回路装置の製造方法
US7855441B2 (en) Semiconductor card package and method of forming the same
US6552910B1 (en) Stacked-die assemblies with a plurality of microelectronic devices and methods of manufacture
JP5453692B2 (ja) 積層型ダイパッケージ用の金属リードを含む、金属リードを有するマイクロ電子ダイパッケージ、ならび関連するシステムおよび方法
US6774473B1 (en) Semiconductor chip module
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
JP4332567B2 (ja) 半導体装置の製造方法及び実装方法
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
US20090309206A1 (en) Semiconductor package and methods of manufacturing the same
US9748193B2 (en) Printed circuit board and semiconductor package using the same
CN101138088B (zh) 裸片的安装结构和安装方法
JP2009205613A (ja) 半導体記憶装置
US8264087B2 (en) Semiconductor package for discharging heat and method for fabricating the same
CN104576546A (zh) 半导体封装件及其制造方法
CN110337178B (zh) 一种电路板组件和电子设备
US20020074652A1 (en) Method, apparatus and system for multiple chip assemblies
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
KR20130025205A (ko) 휴대용 데이터 저장 장치
CN102377949A (zh) 影像感测模组及相机模组
US9773764B2 (en) Solid state device miniaturization
US20140078662A1 (en) Storage device and producing method of the same
US10064278B2 (en) 3D electronic module comprising a ball grid array stack
CN117479550B (zh) 一种芯片封装结构及其制造方法
JP4016587B2 (ja) 電子部品及びその製造方法
TWI306221B (en) Usb flash card semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101006

Termination date: 20130307