CN101131938A - 冲压式引线框及其制造方法 - Google Patents

冲压式引线框及其制造方法 Download PDF

Info

Publication number
CN101131938A
CN101131938A CNA2007101475099A CN200710147509A CN101131938A CN 101131938 A CN101131938 A CN 101131938A CN A2007101475099 A CNA2007101475099 A CN A2007101475099A CN 200710147509 A CN200710147509 A CN 200710147509A CN 101131938 A CN101131938 A CN 101131938A
Authority
CN
China
Prior art keywords
lead
local
wire
lead frame
pull bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101475099A
Other languages
English (en)
Other versions
CN101131938B (zh
Inventor
陈达志
郑敏诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Materials Anhui Co ltd
Original Assignee
ASM Assembly Materials Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Assembly Materials Ltd filed Critical ASM Assembly Materials Ltd
Publication of CN101131938A publication Critical patent/CN101131938A/zh
Application granted granted Critical
Publication of CN101131938B publication Critical patent/CN101131938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/16—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for manufacturing contact members, e.g. by punching and by bending
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

本发明提供一种用于无引线封装件的冲压式引线框及其制造方法，其中，该引线框至少包含有：晶粒座、框架、连接晶粒座和框架的拉杆，以及大量的引线，每根引线包含有第一局部和第二局部，引线的第二局部大体平行地连接到第一局部并相对于第一局部移位一段距离，该距离小于第一局部的厚度。拉杆和/或晶粒座的局部可以作类似的移位。

Description

冲压式引线框及其制造方法
技术领域
本发明涉及装配和封装过程中其上装配有半导体集成电路(“IC”)的引线框，尤其是涉及通过冲压(stamping)所形成的引线框。
背景技术
半导体IC通常以晶圆形式被大规模生产，其中每个晶圆包含有大量的被制造的IC。当具有工作确认后的IC的晶圆被收集进行装配和封装时，首先使用切割片(dicing saw)或激光将晶圆切割(或分离)成单个的晶粒或芯片。然后，通过晶粒键合工序每个晶粒被拾取并各自被贴附到引线框或其他载体上。该引线框提供了位于IC上的电路和封装的半导体器件将与之通讯的外部系统之间的接口。
通常，通过冲压或蚀刻图案穿过铜或镍铁合金的条体来生产引线框。通过使用金属线的导线键合或直接倒装芯片(flip-chip)连接在导电盘(conductive pads)上形成晶粒到引线框的电气连接，通过它器件能够和引线框，同时也和外部的主系统通讯。
用于芯片尺寸封装件(CSP：chip scale packages)的引线框能够形成几种配置形式，包括：四角扁平无引线(QFN：quad flat packno-lead)封装件，其是目前流行的基于引线框的半导体封装件的形式。存在小封装(small form factors)的无引线封装件，其尺寸不会比晶粒大小大很多，在其中仅仅在引线框的一侧使用灌封材料完成模塑。其它的没有模塑的表面被用来安装裸露的导电指(conductive fingers)以和外部系统通讯。例如，专利号为6,143,981、发明名称为“塑性集成电路封装件和制造该封装件的方法及引线框”的美国专利公开了这样一种QFN封装件。
由于引线框仅仅在一侧被模塑，所以和传统的半导体封装件相比，基于更多的引线暴露出封装件的表面而使灌封材料的错位(dislodgement)风险更大。这将导致封装件的故障。因此，在引线框中有必要形成互锁机构以加强一方面是灌封材料，另一方面是引线框之间的连接，如同用于QFN封装件的上述专利所述。为了产生机械互锁，在晶粒座(die pad：晶粒盘)中和在内引线上形成有凹部和/或不平整(asperities)，以用于贴附晶粒。这种机械互锁同时也作为湿气的屏障，以阻止湿气进入封装件，与封装件的内部组件相接触，而引起封装件故障。
本质上，前述的专利启示了一种湿法的化学蚀刻方法以形成凹部和不平整。化学蚀刻包括使用照相平版和化学制品来在引线框上打磨出图案。引线框的局部被蚀刻掉以展示出期望的蚀刻图案。为了高精确度和快速回转的目的，使用所述的蚀刻工艺生产引线框，并为市场争取更短的时间。使用化学蚀刻的其他优点是：具有良好的引线轮廓控制，并且该方法适合于矩阵类型和阵列类型的引线框布置形式。蚀刻方法的缺点是：其是一个昂贵的工艺，即意味着出现更高的引线框成本。
对较少需要的特定的应用而言，由于蚀刻成本较高，所以不期望使用蚀刻方法。因此，一种选择是采用冲压，其使用打孔的晶粒以形成互锁机构。通常冲压后的引线框被用于成熟设计上的很高产能，以形成高密度的矩阵冲压框架。
虽然前述的专利同样也提出了使用冷冲模(progressive dies)的机械冲压，但是该建议方法使用了成套的冷冲模，以当条状体移动通过站点以从引线框条上去除金属时机械地从条状体上移除确定的小面积的金属。由于这种工艺包括多次从引线框上冲出材料以渐渐累计地移除小面积的金属，所以这种工艺浪费时间。
产生具有互锁特征的冲压框架的更传统的方法公开于专利号为5,172,214、发明名称为“无引线半导体器件和制造该器件的方法”的美国专利中。该引线框的引线被冲压和以机械的方式变形成不规则四边形，以在封装件本体中将引线锁固或锁定定位。结果，每个引线具有一抬高的第一局部、第二局部和位于第一局部、第二局部之间的中间部，该第二局部暴露设置在封装件本体的底面上。引线的第二局部的露出表面使得封装件无引线。这些具有冲压式引线框的封装件能够以较低的成本制成。
然而，这种方法同时也存在很多缺点，如保持抬高的引线共面性的难度、防止引线倾斜和引线缠绕的难度。另外，将引线向上弯曲的中间部不适用于在引线和晶粒之间形成导线连接，以致于有效使用的引线长度被进一步减少。由于引线的第一局部、中间部和第二局部的过渡是相对渐进的，所以引线的过渡(rollover)更进一步减小了可用于导线键合的引线扁平末端的面积，并影响了暴露的引线端缘的锐利。
发明内容
因此，本发明的目的在于提供一种包含有互锁特征的冲压式引线框，和传统的化学蚀刻的引线框相比，其生产起来更为廉价，同时避免了传统的冲压式引线框的部分前述缺点。
因此，第一方面，本发明提供一种生产无引线封装件的冲压式引线框的方法，该封装件至少具有晶粒座、框架、连接晶粒座和框架的拉杆、大量的引线，该方法包括以下步骤：夹持引线的第一局部和第二局部，并使得第二局部相对于第一局部弯曲一段距离，该距离小于第一局部的厚度，以便于第二局部大体平行地连接到第一局部并相对于第一局部移位。
第二方面，本发明提供一种引线框，该引线框包含有：晶粒座、框架、连接晶粒座和框架的拉杆，以及大量的引线，每根引线包含有第一局部和第二局部，引线的第二局部大体平行地连接到第一局部并相对于第一局部移位一段距离，该距离小于第一局部的厚度。
第三方面，本发明提供一种用于集成电路晶粒的封装件，该封装件包含有：集成电路晶粒；封装件主体，其由灌封材料形成，该灌封材料覆盖所述的晶粒；大量的引线，其中，每根引线具有第一局部和第二局部，引线的第二局部大体平行地连接到第一局部并相对于第一局部移位一段距离，该距离小于第一局部的厚度；以及导电体，其连接于晶粒和引线的第二局部之间；其中，晶粒座的表面和引线的第一局部的表面暴露在同一平面上。
第四方面，本发明提供一种用于制造大量的灌封集成电路晶粒封装件的引线框结构，其包含有：大量的相互连接的金属框架，其以矩阵形式布置；位于每个框架内并通过拉杆和每个框架的内缘相连的晶粒座；大量的引线，其和每个框架的内缘相连，其中该引线包含有第一局部和第二局部，引线的第二局部大体平行地连接到第一局部并相对于第一局部移位一段距离，该距离小于第一局部的厚度。
参阅后附的描述本发明实施例的附图，随后来详细描述本发明是很方便的。附图和相关的描述不能理解成是对本发明的限制，本发明的特点限定在权利要求书中。
附图说明
根据本发明所述的冲压式引线框和制造该引线框的方法的范例现结合附图进行描述，其中：
图1是根据发明较佳实施例所述的用于冲压引线框的工艺的示意总图。
图2是根据本发明所述的包含于冲压式引线框的引线末端的侧视剖面示意图。
图3是该冲压式引线框底面的平面示意图。
图4是该冲压式引线框底面的立体示意图。
图5是根据本发明第一较佳实施例所述的无引线封装件的剖面示意图。
图6是根据本发明第二较佳实施例所述的无引线封装件的剖面示意图。
图7是根据本发明较佳实施例所述的从模塑冲压式引线框中形成的封装件的底面的平面示意图。
具体实施方式
图1是根据发明较佳实施例所述的用于生产无引线封装件的冲压式引线框的工艺的示意总图，以用于冲压引线框10。图1(a)所示为具有将被冲压的引线12的引线框10，其被引入包含有上晶粒14和下晶粒16的冲压装置。上冲模(upper die)14具有凹部18，而下冲模具有相应的凸部20。凸部20的垂直端缘最好和凹部18的垂直端缘相对齐，而凸部20最好形成的尺寸适于在凹部18中容置。
在图1(b)中，上冲模14已向下移动，引线框10被夹持在上冲模14和下冲模16之间。引线12的第二移位局部由冲模14、16的凹部18和凸部20所夹持，此时，包含引线12其它部位的第一局部由冲模14、16的其余部位所夹持。引线12和其末端端部相应的第二局部由凸部20在凹部18的方向上强行移位。其相对于第一局部被部分弯曲(sheared)，但仍然平行于引线12的第一局部。冲压是不彻底的(因为凸部20没有彻底地剪切穿过引线12)，并如此控制以便于下冲模16剪切弯曲第二局部的距离小于第一局部的厚度。
较合适地讲，第二局部被剪切弯曲的距离位于第一局部的厚度的1/4到3/4之间，但更合适地大约为第一局部厚度的1/2。因此，引线12的第二局部在保持牢固地连接到引线12的同时，其可能偏移的距离大约为引线12厚度的一半。较佳地，冲压被如此控制，以便于第一局部和第二局部的厚度被基本得以维持(maintain)。
在图1(c)中，上冲模14向上移动以分离冲模14、16，并释放引线框10。最终的引线12具有凹部22，其和下冲模16冲压通过引线12的程度、和引线12的端部被偏置的程度是相适应的。
图2是根据本发明所述的包含于冲压式引线框的引线12末端的侧视剖面示意图。其表明了在引线框10的引线12中形成的凹部22。当引线框10被模塑时，该凹部22能够作为灌封材料的互锁机构。该凹部22相邻于引线12的第一局部和第二局部，并具有大体垂直于该第一局部和第二局部表面的侧壁23。
图3是该冲压式引线框10底面的平面示意图。引线框10包含有其上将会贴附晶粒(未示)的晶粒座24、环绕该晶粒座24的大量的引线12。引线12的末端部分已经通过冲压被抬高。该晶粒座24通过拉杆28(tie-bars)连接到引线框10的框架29上。通常，在晶粒座24的每个角落处设置有一个拉杆28。
图3同样也表明了一些线条，沿着这些线条将会进行引线框10的冲压。冲压线30表明了引线12和拉杆28应该被冲压时所沿着的线条，冲压线32表明了晶粒座24应该被冲压时所沿着的线条。因此，如上图1中所解释的冲压工艺最好是施加在拉杆28和引线12的中部。在每种情形下，拉杆的第一局部和第二局部被夹持，第二局部相对于第一局部被剪切弯曲一段距离，该距离小于第一局部的厚度，以便于第二局部大体平行连接于拉杆的第一局部，并相对于拉杆的第一局部偏置移位。
至于晶粒座24，其中的端缘可能或者为被”深造”(deep-coined)，或者正如引线12那样偏置移位。“深造”意指使用机械式凹部(mechanical depression)挤压晶粒座24的端缘，以在端缘处实现减小了的厚度。因此，该端缘不是被移位而是它们的厚度被减小，最合适地为大约一半。在本发明的第一实施例中，晶粒座24的端缘被”深造”。
图4是该冲压式引线框10底面的立体示意图，从该视图中可以观察到：通过冲压的方式在引线12中形成有凹部22a，以抬高和错位引线12的末端。在拉杆28的中部处通过抬高它们的中部同样也形成有凹部22b。较合适地，被错位的拉杆28中部设置在拉杆28没有错位的分开的区段之间。这些中部和引线12的末端一起已经被错位。而且，晶粒座24的端缘具有通过”深造”形成的创造部25。
这些凹部22a、22b和创造部25形成互锁结构，以加强灌封材料的粘着，并用作为湿气的屏障。应该注意的是，由于引线12的错位的局部被用作为导线键合，因此，合适的支撑，如顶板，应该设置在引线12的下方，以支撑引线并在导线键合期间当在其上施加力和能量的时候防止引线错位的局部弯曲。
图5是根据本发明第一较佳实施例所述的无引线封装件的剖面示意图，其中晶粒座24的端缘已经被“深造”。集成电路晶粒44使用黏合剂贴附在晶粒座24上。导电体，如导线46用来通过已经错位的引线12的第二局部将晶粒44电性连接到引线12上。灌封材料42覆盖在引线框包含有晶粒44的一侧。凹部22a设置在引线12的第二局部的下方，而创造部25设置在晶粒座24下表面上，以分别形成互锁而固定灌封材料42。典型的引线框包含有大量的矩阵布置的相互连接的金属框29。因此，模塑后的引线框会包含有大量的这种封装件40，该封装件在引线框上以矩阵形式布置。
图6是根据本发明第二较佳实施例所述的无引线封装件40的剖面示意图，其中晶粒座24的端缘已经被偏置。使用粘合剂将集成电路晶粒44贴附在晶粒座24上，并且导线46通过已被偏置的引线12的第二局部将晶粒44电气连接到引线12上。灌封材料42覆盖在引线框包含有晶粒44的一侧。凹部22a设置在引线12的第二局部的下方，另外，凹部22c同样也设置在晶粒座24的第二局部的下方，以形成互锁而将灌封材料42锁固。在本实施例中，按照图1所解释的工艺流程，晶粒座24的端缘已经被偏置，也就是说，晶粒座24端缘的第一局部和第二局部被夹持，第二局部相对于第一局部被剪切弯曲一段距离，该距离小于第一局部的厚度，以便于第二局部大体平行地连接到晶粒座24的第一局部，并相对于它偏置。
图7是根据本发明较佳实施例所述的从模塑冲压式引线框10中形成的封装件40的底面的平面示意图。灌封材料42已经覆盖了大部分的封装件40，并且引线框10的一侧被余下露出。引线框10的暴露局部基本上包括引线12第一局部的表面、拉杆28第一局部的表面和晶粒座24第一局部的表面。引线12作为电性导电指，以允许灌封后的晶粒和外部器件通讯。如前所述，在冲压期间引线12、拉杆28和晶粒座24的第二局部已经被抬高，并且在模塑之后它们藏在灌封材料42内，以形成互锁。
值得注意的是，这种崭新的制造工艺被使用来为无引线封装件的引线框形成互锁机构，同时避免了湿法化学蚀刻工艺的更高成本问题。而且，和其他的冲压工艺相比，抬高引线的外形轮廓能够更好地被控制，其是因为引线的末端不会被挤压而导致引线的细小化，而是仅仅被部分偏置。偏置错位的程度是最小的，并且金属-金属之间的空间控制和高度控制能够得以加强。因此，根据本发明较佳实施例所述的引线框更加容易制造。而且，由于避开了在引线的导线键合局部后面的没有使用的中部，所以引线上的空间浪费同样也得以最小化。
此处描述的本发明在所具体描述的内容基础上很容易产生变化、修正和/或补充，可以理解的是所有这些变化、修正和/或补充都包括在本发明的上述描述的精神和范围内。

Claims (20)

1.一种生产无引线封装件的冲压式引线框的方法，该封装件至少具有晶粒座、框架、连接晶粒座和框架的拉杆、大量的引线，该方法包括以下步骤：
夹持引线的第一局部和第二局部，并使得第二局部相对于第一局部弯曲一段距离，该距离小于第一局部的厚度，以便于第二局部大体平行地连接到第一局部并相对于第一局部移位。
2.如权利要求1所述的方法，该方法包含有以下步骤：
控制引线的第一局部的移位，以便于第一局部和第二局部的厚度大体被维持。
3.如权利要求1所述的方法，其中，引线的第二局部被弯曲一段距离，该距离是在第一局部的厚度的1/4到3/4之间。
4.如权利要求1所述的方法，其中，引线的第二局部的弯曲产生了相邻于第一局部和第二局部的凹部，该凹部具有大体垂直于第一局部和第二局部的表面的侧壁。
5.如权利要求1所述的方法，该方法还包含有以下步骤：
夹持拉杆的第一局部和第二局部，并使得拉杆的第二局部相对于其第一局部弯曲一段距离，该距离小于拉杆的第一局部的厚度，以致于第二局部大体平行地连接到第一局部并相对于第一局部移位。
6.如权利要求5所述的方法，其中，拉杆的第一局部包含有分离的区段，拉杆的第二局部设置在它们之间被弯曲的中间区段处。
7.如权利要求5所述的方法，该方法还包含有以下步骤：
模塑引线框，以便于模塑之后拉杆的第一局部的表面被露出。
8.如权利要求1所述的方法，该方法还包含有以下步骤：
夹持晶粒座的第一局部和第二局部，并使得晶粒座的第二局部相对于其第一局部弯曲一段距离，该距离小于晶粒座的第一局部的厚度，以致于第二局部大体平行地连接到第一局部并相对于第一局部移位。
9.如权利要求1所述的方法，该方法还包含有以下步骤：
模塑引线框，以便于模塑之后晶粒的表面和引线的第一局部的表面被露出。
10.一种引线框，该引线框包含有：
晶粒座、框架、连接晶粒座和框架的拉杆，以及
大量的引线，每根引线包含有第一局部和第二局部，引线的第二局部大体平行地连接到第一局部并相对于第一局部移位一段距离，该距离小于第一局部的厚度。
11.如权利要求10所述的引线框，其中，引线的第一局部和第二局部大体具有相同的厚度。
12.如权利要求10所述的引线框，其中，引线的第二局部从第一局部处被弯曲一段距离，该距离是在第一局部的厚度的1/4到3/4之间。
13.如权利要求10所述的引线框，该引线框包含有：凹部，其相邻于第一局部和第二局部，该凹部具有大体垂直于第一局部和第二局部的表面的侧壁。
14.如权利要求10所述的引线框，其中，每个拉杆包含有第一局部和第二局部，拉杆的第二局部连接到第一局部，并相对于其第一局部移位一段距离，该距离小于拉杆的第一局部的厚度。
15.如权利要求14所述的引线框，其中，拉杆的第一局部包含有分离的区段，拉杆的第二局部设置在它们之间的中间区段处，该中间区段相对于拉杆的第一局部的分离区段移位。
16.如权利要求14所述的引线框，其中：在模塑之后拉杆的第一局部的表面设置为露出。
17.如权利要求10所述的引线框，其中，晶粒座包含有第一局部和第二局部，该晶粒座的第二局部大体平行地连接到第一局部，并相对于第一局部移位一段距离，该距离小于晶粒座的第一局部的厚度。
18.如权利要求10所述的引线框，其中：在模塑之后晶粒座的表面和引线第一局部的表面设置为露出。
19.一种用于集成电路晶粒的封装件，该封装件包含有：
集成电路晶粒；
封装件主体，其由灌封材料形成，该灌封材料覆盖所述的晶粒；
大量的引线，其中，每根引线具有第一局部和第二局部，引线的第二局部大体平行地连接到第一局部并相对于第一局部移位一段距离，该距离小于第一局部的厚度；以及
导电体，其连接于晶粒和引线的第二局部之间；
其中，晶粒座的表面和引线的第一局部的表面暴露在同一平面上。
20.一种用于制造大量的灌封集成电路晶粒封装件的引线框结构，其包含有：
大量的相互连接的金属框架，其以矩阵形式布置；
位于每个框架内并通过拉杆和每个框架的内缘相连的晶粒座；
大量的引线，其和每个框架的内缘相连，其中该引线包含有第一局部和第二局部，引线的第二局部大体平行地连接到第一局部并相对于第一局部移位一段距离，该距离小于第一局部的厚度。
CN2007101475099A 2006-08-25 2007-08-23 冲压式引线框及其制造方法 Active CN101131938B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/509,860 US8174096B2 (en) 2006-08-25 2006-08-25 Stamped leadframe and method of manufacture thereof
US11/509,860 2006-08-25

Publications (2)

Publication Number Publication Date
CN101131938A true CN101131938A (zh) 2008-02-27
CN101131938B CN101131938B (zh) 2010-06-09

Family

ID=39129137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101475099A Active CN101131938B (zh) 2006-08-25 2007-08-23 冲压式引线框及其制造方法

Country Status (4)

Country Link
US (1) US8174096B2 (zh)
KR (1) KR100927319B1 (zh)
CN (1) CN101131938B (zh)
TW (1) TWI347665B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106493B2 (en) 2008-04-04 2012-01-31 Gem Services, Inc. Semiconductor device package having features formed by stamping
CN103021996A (zh) * 2012-12-28 2013-04-03 华天科技（西安）有限公司 一种带有方形凹槽的冲压框架的扁平多芯片封装件及其制作方法
CN103050468A (zh) * 2012-12-17 2013-04-17 华天科技（西安）有限公司 一种带有梯形孔的冲压框架的扁平多芯片封装件
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
CN103985689A (zh) * 2013-02-08 2014-08-13 矽品精密工业股份有限公司 电子装置及其封装结构
CN108630671A (zh) * 2017-03-23 2018-10-09 罗姆股份有限公司 半导体器件
CN111052584A (zh) * 2017-08-30 2020-04-21 日立汽车系统株式会社 功率半导体装置及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214631A (zh) * 2010-04-09 2011-10-12 飞思卡尔半导体公司 用于半导体装置的引线框
US8648450B1 (en) * 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) * 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
CN102738024A (zh) * 2011-04-01 2012-10-17 飞思卡尔半导体公司 半导体封装及其引线框
DE102012022960B4 (de) * 2012-11-23 2021-12-30 Schott Ag Gehäusebauteil, insbesondere für ein Elektronikgehäuse, und Verfahren zur Herstellung eines Gehäusebauteils
KR102326069B1 (ko) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
JP6576796B2 (ja) * 2015-11-05 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
DE102016125521B4 (de) * 2016-12-22 2020-10-15 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers
FR3089055B1 (fr) * 2018-11-23 2021-08-27 Linxens Holding Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré.
US20200227343A1 (en) * 2019-01-11 2020-07-16 Chang Wah Technology Co., Ltd. Semiconductor device package

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02308563A (ja) 1989-05-23 1990-12-21 Shinko Electric Ind Co Ltd リードフレーム
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
DE69231290D1 (de) * 1991-12-27 2000-08-31 Fujitsu Ltd Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US5458158A (en) * 1993-03-30 1995-10-17 Toyo Communication Equipment Co., Ltd. Lead cutting apparatus and an anticorrosive coat structure of lead
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
JP4266429B2 (ja) 1999-03-10 2009-05-20 パナソニック株式会社 樹脂封止型半導体装置およびその製造方法
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
JP4547086B2 (ja) * 2000-12-25 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2003124421A (ja) 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
KR100993277B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008002499A (ja) 2006-06-20 2008-01-10 Ntn Corp 車輪用軸受装置
KR20080002499A (ko) * 2006-06-30 2008-01-04 삼성테크윈 주식회사 반도체 패키지용 리드 프레임, 그 제조방법 및 반도체패키지

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106493B2 (en) 2008-04-04 2012-01-31 Gem Services, Inc. Semiconductor device package having features formed by stamping
CN103050468A (zh) * 2012-12-17 2013-04-17 华天科技（西安）有限公司 一种带有梯形孔的冲压框架的扁平多芯片封装件
CN103021996A (zh) * 2012-12-28 2013-04-03 华天科技（西安）有限公司 一种带有方形凹槽的冲压框架的扁平多芯片封装件及其制作方法
CN103985689A (zh) * 2013-02-08 2014-08-13 矽品精密工业股份有限公司 电子装置及其封装结构
CN103985689B (zh) * 2013-02-08 2018-08-28 矽品精密工业股份有限公司 电子装置及其封装结构
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
CN108630671A (zh) * 2017-03-23 2018-10-09 罗姆股份有限公司 半导体器件
CN108630671B (zh) * 2017-03-23 2021-09-28 罗姆股份有限公司 半导体器件
CN111052584A (zh) * 2017-08-30 2020-04-21 日立汽车系统株式会社 功率半导体装置及其制造方法
CN111052584B (zh) * 2017-08-30 2023-07-11 日立安斯泰莫株式会社 功率半导体装置及其制造方法

Also Published As

Publication number Publication date
KR20080018846A (ko) 2008-02-28
KR100927319B1 (ko) 2009-11-19
TWI347665B (en) 2011-08-21
US20080122048A1 (en) 2008-05-29
TW200816441A (en) 2008-04-01
US8174096B2 (en) 2012-05-08
CN101131938B (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101131938B (zh) 冲压式引线框及其制造方法
CN102714201B (zh) 半导体封装和方法
US7112875B1 (en) Secure digital memory card using land grid array structure
CN101859740B (zh) 先进四方扁平无引脚封装结构及其制造方法
US6611047B2 (en) Semiconductor package with singulation crease
US7795715B2 (en) Leadframe based flash memory cards
CN102130073B (zh) 先进四方扁平无引脚封装结构及其制造方法
CN103155136B (zh) Ic封装件的分离
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
DE102005006730B4 (de) Halbleiterchippackung und zugehöriges Herstellungsverfahren
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
US20080003718A1 (en) Singulation Process for Block-Molded Packages
US20020089042A1 (en) Semiconductor leadframe for staggered board attach
US6864423B2 (en) Bump chip lead frame and package
US7144517B1 (en) Manufacturing method for leadframe and for semiconductor package using the leadframe
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
US6815806B1 (en) Asymmetric partially-etched leads for finer pitch semiconductor chip package
US20230068748A1 (en) Leaded semiconductor device package
US9171740B2 (en) Quad flat non-leaded semiconductor package and fabrication method thereof
CN115763415A (zh) 具有采用改善引线设计的引线框架的封装体及其制造
WO2007089209A1 (en) Fabrication of a qfn integrated circuit package
US6624007B2 (en) Method of making leadframe by mechanical processing
US20110042793A1 (en) Lead frame assembly for a semiconductor package
US20050062139A1 (en) Reinforced die pad support structure
US10079162B1 (en) Method for making lead frames for integrated circuit packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210701

Address after: Room B1, unit B, 1 / F, ganghui station, 8 Cheung Fai Road, Tsing Yi, Hong Kong, China

Patentee after: Advanced packaging materials International Ltd.

Address before: 4 / F, Watsons centre, 16-22 Industrial Street, Kwai Chung, Hong Kong, China

Patentee before: ASM Assembly Materials Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230822

Address after: No. 288 Wenzhong Road, Zhongxin Su Chu High tech Industrial Development Zone, Chuzhou City, Anhui Province

Patentee after: Advanced semiconductor materials (Anhui) Co.,Ltd.

Address before: Room B1, unit B, 1 / F, ganghui station, 8 Cheung Fai Road, Tsing Yi, Hong Kong, China

Patentee before: Advanced packaging materials International Ltd.

TR01 Transfer of patent right