CN101118878A - 单层多晶硅可电除可程序只读存储单元的制造方法 - Google Patents

Abstract

一种耗尽型单层多晶硅可电除可程序只读存储单元的形成方法。此方法包括：提供具有一浮置区与一控制区的一基底，分别于该浮置区与该控制区的该基底中形成一隔离深阱区以及一深阱区。之后，于该隔离深阱区中，以及该隔离深阱区与该深阱区之间的该基底中，分别形成一阱区以及一隔离阱区。分别于该阱区以及该深阱区形成一耗尽掺杂区以及一存储单元注入区。于该基底上形成横跨该浮置区与该控制区的一浮置栅结构，其中该浮置栅结构分别裸露部分该耗尽掺杂区与部分该存储单元注入区。最后，进行一掺杂工艺以分别于裸露的部分耗尽掺杂区以及裸露的部分存储单元注入区中形成一源极/漏极区以及一重掺杂区。

Description

单层多晶硅可电除可程序只读存储单元的制造方法

技术领域

本发明涉及一种非挥发性存储单元、其形成方法与操作方法，且特别是涉及一种单层多晶硅可电除可程序只读存储单元(single-poly EEPROM cell)、其制造方法以及其操作方法。

背景技术

随着消费性电子产品大受欢迎的影响，于电源关闭的状态下，仍可以保留所储存的数据与数据的非挥发性存储器(non-volatile memory)，被广泛的应用于各种电子装置中，包括多媒体或是可携式多媒体应用装置，例如数字相机、随身听或是可携式电话等。而将非挥发性存储器与其它元件整合工艺，例如与互补式金属氧化物半导体、逻辑元件、高压元件与低压元件整合工艺，成为目前制造发展的趋势之一。

现有的可电除可程序只读存储器(Electrically Erasable ProgrammableRead-Only Memory；EEPROM)，为一种非挥发性存储器。一般EEPROM胞具有两个相互堆栈的栅极，包括以多晶硅(poly-silicon)所制作用来储存电荷的浮置栅，以及用来控制数据存取的多晶硅控制栅。其中浮置栅通常处于“浮置”的状态，没有和任何线路相连接，而控制栅则通常与字线相接。且控制栅堆栈于浮置栅之上，而于控制栅与浮置栅之间以一介电层电性隔离彼此。

由于现有的可电除可程序只读存储器具有两相互堆栈的多晶硅栅极，其阶梯高度(step height)大于于其它单层多晶硅元件的阶梯高度，因此增加了可电除可程序只读存储器与其它元件整合工艺上的困难。除此之外，为整合工艺两层多晶硅可电除可程序只读存储器与单层多晶硅元件，所需要使用的光掩模较多，工艺步骤也较为复杂。

发明内容

本发明的目的就是在提供一种耗尽型(或称空乏型)单层多晶硅可电除可程序只读存储单元的制造方法，可以使单层多晶硅可电除可程序只读存储单元与高压元件整合工艺。

本发明的又一目的是提供一种耗尽型单层多晶硅可电除可程序只读存储单元，具有较广的操作电压范围，因此易于镶入其它元件中。

本发明的再一目的是提供一种耗尽型单层多晶硅可电除可程序只读存储单元的程序化方法，可得到优选的程序化稳定性。

本发明的另一目的是提供一种耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法，以提供优选的抹除化结果。

本发明提出一种耗尽型单层多晶硅可电除可程序只读存储单元的形成方法。此方法包括：提供具有一浮置区与一控制区的一基底，分别于该浮置区与该控制区的该基底中形成一隔离深阱区以及一深阱区。之后，于该隔离深阱区中，以及该隔离深阱区与该深阱区之间的该基底中，分别形成一阱区以及一隔离阱区。分别于该阱区的该基底的表面以及该深阱区的该基底的表面形成一耗尽掺杂区以及一存储单元注入区。于该基底上形成横跨该浮置区与该控制区的一浮置栅结构，其中该浮置栅结构分别裸露部分该耗尽掺杂区与部分该存储单元注入区，且该浮置栅结构包括一浮置栅、一栅间介电层与一穿遂介电层，而该栅间介电层位于该存储单元注入区与该浮置栅之间，该穿遂介电层位于该耗尽掺杂区与该浮置栅之间。最后，进行一掺杂工艺以分别于裸露的部分耗尽掺杂区以及裸露的部分存储单元注入区中形成一源极/漏极区以及一重掺杂区。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，其中形成该耗尽掺杂区与该存储单元注入区的方法包括进行一中电流注入工艺(medium current implantation process)。而此中电流注入工艺的一掺杂能量约为90～140keV。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，其中形成该浮置栅结构的方法包括：于形成该耗尽掺杂区与该存储单元注入区之前，于该基底上形成一第一介电层。且于形成该耗尽掺杂区与该存储单元注入区之后，移除部份该第一介电层以裸露出该浮置区的该基底。之后，于该浮置区的该基底上形成一第二介电层，其中该第一介电层的一第一厚度大于该第二介电层的一第二厚度。于该基底上方形成一导电层。最后，图案化该导电层、该第一介电层以及该第二导电层，以分别形成该浮置栅、该栅间介电层以及该穿遂介电层。上述第一厚度约为100～1000埃，而第二厚度约为80～120埃。又，该基底还包括一高压元件区以及一低压元件区，且移除部份该第一介电层以裸露出该浮置区的该基底的同时还包括裸露出该低压元件区的该基底，而其余的该第一介电层位于该控制区与该高压元件区中的该基底上。此外于上述方法中，于形成该第二介电层之后，还包括移除部份该第二介电层以裸露出该低压元件区的该基底，之后于形成该导电层之前，于该低压元件区中的该基底上，形成一第三介电层，其中该第三介电层的一第三厚度小于该第二厚度。另外，图案化该导电层的同时，还包括：分别于该高压元件区中的该基底上方以及该低压元件区中的该基底上方形成一高压栅极与一低压栅极。又，该浮置区与该控制区位于该高压元件区中。

本发明又提出一种耗尽型单层多晶硅可电除可程序只读存储单元，其位于一基底上，该基底具有相邻的一浮置区与一控制区。该耗尽型单层多晶硅可电除可程序只读存储单元包括：一隔离深阱区、一深阱区、一阱区、一浮置栅、一源极/漏极区、一重掺杂区、一耗尽掺杂区以及一存储单元注入区。隔离深阱区位于该浮置区中的该基底中，深阱区则位于该控制区中的该基底中，而阱区位于该隔离深阱区中。浮置栅位于该基底上，且横跨该浮置区与该控制区，并裸露部分该阱区与该深阱区。源极/漏极区位于该浮置栅两侧的该裸露的阱区中的该基底中。重掺杂区位于该浮置栅一侧的该裸露的深阱区中的该基底中，且耗尽掺杂区位于该穿遂介电层下方以及该源极/漏极区之间的该基底中，其中该耗尽掺杂区的导电类型与该源极/漏极区的导电类型相同。存储单元注入区位于该栅间介电层下方且相邻该重掺杂区一侧的该基底中。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该隔离深阱区的导电类型与该耗尽掺杂区的导电类型相同。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该重掺杂区的导电类型与该存储单元注入区的导电类型相同。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该重掺杂区的导电性与该深阱区的导电性相同。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该浮置栅与该阱区之间具有一穿遂介电层。该穿隧介电层的厚度约为80～120埃。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该浮置栅与该深阱区之间具有一栅间介电层。该栅间介电层的厚度约为100～1000埃。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该浮置区与该控制区位于该基底中的一高压元件区中。

本发明再提出一种耗尽型单层多晶硅可电除可程序只读存储单元的程序化方法。此法包括：提供一耗尽型单层多晶硅可电除可程序只读存储单元，之后进行一富勒-诺得汉穿遂(Fowler-Nordheim tunneling，F-N tunneling)方式程序化该耗尽型单层多晶硅可电除可程序只读存储单元。而耗尽型单层多晶硅可电除可程序只读存储单元位于一基底上，该基底包括一浮置区与一控制区，且该耗尽型单层多晶硅可电除可程序只读存储单元还包括：一浮置栅、一源极/漏极区、一控制深阱区与一重掺杂区。浮置栅位于该浮置区与该控制区的该基底上，源极/漏极区位于该浮置区中该浮置栅两侧的该基底中，其中该浮置栅与该源极/漏极区组成一耗尽型存储单元。控制深阱区位于该控制区中，其中该浮置栅覆盖部份该控制深阱区。重掺杂区位于该控制区的该控制深阱区中该浮置栅一侧的该基底中。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元的程序化方法，其中该富勒-诺得汉穿遂方式程序化该耗尽型单层多晶硅可电除可程序只读存储单元可通过于该浮置区中的该基底与该重掺杂区上施加一电压，且使该控制深阱区与该源极/漏极区接地来达成。而该电压约为10～20伏特。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元的程序化方法，其中该浮置区与该控制区为于该基底中的一高压元件区中。

本发明还提出一种耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法。此方法包括：提供一耗尽型单层多晶硅可电除可程序只读存储单元，之后进行一富勒-诺得汉穿遂方式抹除化该耗尽型单层多晶硅可电除可程序只读存储单元。而耗尽型单层多晶硅可电除可程序只读存储单元位于一基底上，该基底包括一浮置区与一控制区，且该耗尽型单层多晶硅可电除可程序只读存储单元还包括：一浮置栅、一源极/漏极区、一控制深阱区与一重掺杂区。浮置栅位于该浮置区与该控制区的该基底上，源极/漏极区位于该浮置区中该浮置栅两侧的该基底中，其中该浮置栅与该源极/漏极区组成一耗尽型存储单元。控制深阱区位于该控制区中，其中该浮置栅覆盖部份该控制深阱区。重掺杂区位于该控制区的该控制深阱区中该浮置栅一侧的该基底中。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法，其中该富勒-诺得汉穿遂方式抹除化该耗尽型单层多晶硅可电除可程序只读存储单元可通过于该源极/漏极区上施加一电压，且使该浮置区中的该基底与该重掺杂区接地来达成。而该电压约为9～12伏特。另外，进行该富勒-诺得汉穿遂方式抹除化该耗尽型单层多晶硅可电除可程序只读存储单元的步骤还包括于该控制深阱区上施加该电压，而该电压约为9～20伏特。

依照本发明的实施例所述的耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法，其中该浮置区与该控制区为于该基底中的一高压元件区中。

于本发明中，由于深阱区/控制深阱区作为可电除可程序只读存储单元的控制栅，因此本发明的可电除可程序只读存储单元形仅具有单层多晶硅层。因此可以降低可电除可程序只读存储单元与其它单层多晶硅元件的整合难度。根据本发明的方法，耗尽型单层多晶硅可电除可程序只读存储单元可与高压元件整合工艺。另外，本发明的耗尽型单层多晶硅可电除可程序只读存储单元的浮置栅的晶体管是耗尽型存储单元，因此可以有效降低可电除可程序只读存储单元的起始电压以及抹除电压，并且可以使可电除可程序只读存储单元具有较广的电压操作范围，以利于可电除可程序只读存储单元镶嵌入逻辑、混合型电路或是高压元件工艺中。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A至图1D绘示根据本发明一优选实施例的一种耗尽型单层多晶硅可电除可程序只读存储单元的形成方法的上视简图。

图2A至图2D分别是图1A至图1D沿着线I-I与线II-II的剖面简图。

图3绘示根据本发明一优选实施例的一种耗尽型单层多晶硅可电除可程序只读存储单元的程序化方法。

图4绘示根据本发明一优选实施例的一种耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法。

简单符号说明

100：基底

100a：浮置区

100b：控制区

100c：高压元件区

100d：低压元件区

102：隔离结构

104a：隔离深阱区

104b、104c、104d：深阱区

106a：阱区

106b：隔离阱区

108、108a：第一介电层

108b：栅间介电层

108c：高压栅极介电层

110a：耗尽掺杂区

110b：存储单元注入区

112：第二介电层

112a：穿遂介电层

114：第三介电层

114a：低压栅极介电层

116a：浮置栅

116b：高压栅极

116c：低压栅极

118a：源极/漏极区

118b：重掺杂区

118c：高压元件源极/漏极区

118d：低压元件源极/漏极区

120：耗尽型存储单元

S301～S303：程序化操作流程

S401～S403：抹除化操作流程

具体实施方式

图1A至图1D绘示根据本发明一优选实施例的一种耗尽型单层多晶硅可电除可程序只读存储单元的形成方法的上视简图。图2A至图2D分别是图1A至图1D沿着线I-I与线II-II的剖面简图。

请参照图1A与图2A，提供一基底100，其中该基底100具有一浮置区100a与一控制区100b。值得注意的是，浮置区100a与控制区100b均位于基底100的一高压元件区100c中。此外，基底100除了高压元件区100c以外，还包括一低压元件区100d。又，基底100中的各元件区之间皆以一隔离结构102相互隔离。此隔离结构102例如是浅沟槽隔离结构。

之后，分别于浮置区100a与控制区100b的基底100中形成一隔离深阱区104a及一深阱区104b。由于本发明的耗尽型单层多晶硅可电除可程序只读存储单元是形成于基底100的高压元件区100c中，因此必须于浮置区100a的基底100中，形成隔离深阱区104a以降低高压元件区100c的高压元件(未绘示)于高压操作时，对于于在浮置区中低压操作的耗尽型单层多晶硅可电除可程序只读存储单元的影响。此外，隔离深阱区104a与深阱区104b的导电类型与基底100的导电类型不同。又，于浮置区100a与控制区100b中的基底100中形成隔离深阱区104a与深阱区104b的同时，还包括于低压元件区100d以及浮置区100a与控制区100b以外的高压元件区100c中形成深阱区104d与104c。同样的，深阱区104c与104d的导电类型与基底100的导电类型不同。

接着于隔离深阱区104a，以及隔离深阱区104a与深阱区104b之间的基底100中，分别形成一阱区106a以及一隔离阱区106b。其中，阱区106a与隔离阱区106b的导电类型与基底100相同但是与隔离深阱区104a与深阱区104b的导电性不同。之后，于基底100上形成一第一介电层108。此第一介电层108的材料包括氧化硅，而形成第一介电层108的方法包括化学气相沉积法。另外第一介电层108的厚度约为100～1000埃。

请参照图1B与图2B，进行一掺杂工艺，以分别于阱区106a的基底100的表面以及深阱区104b的基底100的表面形成一耗尽掺杂区110a以及一存储单元注入区110b。进行上述掺杂工艺的方法例如是先于基底100上方形成一图案化光致抗蚀剂层(未绘示)，以裸露出预定形成耗尽掺杂区110a与存储单元注入区110b的部分基底100上方的部分第一介电层108，之后进行一离子掺杂工艺，以在阱区106a与深阱区104b中的基底100中形成耗尽掺杂区110a与存储单元注入区110b。上述的离子掺杂工艺例如是一中电流注入工艺，而此中电流注入工艺的一掺杂能量约为90～140keV。

上述实施例中，掺杂工艺以形成耗尽掺杂区110a以及存储单元注入区110b是在第一介电层108形成之后进行。然而，于实际应用上，本发明并不受限于上述工艺步骤顺序，也就是上述掺杂工艺可以于第一介电层108形成之前进行以在基底100中形成耗尽掺杂区110a以及存储单元注入区110b。

之后，请参照图1C与图2C，进行一蚀刻工艺以移除部份第一介电层108并裸露出浮置区100a中的基底100表面以及低压元件区100d中的基底100表面。也就是，未被移除的第一介电层108a位于控制区100b与其于高压元件区100c的基底100表面上。之后，于阱区106a的基底100上形成一第二介电层112。此第二介电层112的材料例如是氧化硅，形成第二介电层112的方法包括化学气相沉积法，而其厚度约为80～120埃。值得注意的是，其中第一介电层108a的厚度大于第二介电层112的厚度。之后，移除部份该第二介电层112以裸露出低压元件区100d的基底100表面。继之，于低压元件区100d中的基底100上，形成一第三介电层114，其中第三介电层114厚度小于第二介电层112。此第三介电层114的材料例如是氧化硅，而形成第三介电层114的方法包括化学气相沉积法。

另外，当基底100还包括一逻辑元件区(未绘示)时，于低压元件区100d的基底100上形成第三介电层114之后，还包括移除位于逻辑元件区中基底100表面上的第三介电层114，接着于逻辑元件区的基底100上形成一第四介电层(未绘示)，此第四介电层的厚度约为60～70埃。

值得注意的是，形成第二介电层112与第三介电层114，甚至第四介电层的方法例如是直接于第一介电层108a与基底100上形成第二介电层112，之后移除部份第二介电层112以裸露出低压元件区100d的基底100表面，接着于浮置区100a中的第二介电层112上、控制区100b与高压元件区100c的第一介电层108a以及低压元件区100d的基底100上形成第三介电层114。最后，移除位于逻辑元件区中基底100表面的堆栈介电层，在于逻辑元件区中的基底表面100上形成第四介电层。也就是，根据各元件区的实际应用需要，依序于基底100上的各元件区形成厚度由厚至薄的介电层。

之后，请参照图1D与图2D，于基底100上方形成一导电层(未绘示)，此导电层的材料例如是多晶硅。之后图案化导电层、第一介电层108a、第二导电层112与第三介电层114以于浮置区100a与控制区100b上形成一浮置栅结构、于高压元件区100c中形成高压栅极结构、于低压元件区100d中形成低压栅极结构。也就是，使导电层图案化为横跨浮置区100a与控制区100b的一浮置栅116a、位于高压元件区100c的一高压栅极116b与位于低压元件区100d的一低压栅极116c，而第一介电层108a则图案化为位于控制区100b的一栅间介电层108b与位于其余高压元件区100c的一高压栅极介电层108c。第二介电层112则图案化为一穿遂介电层112a，第三介电层114则图案化为低压栅极介电层114a。其中浮置栅116a位于浮置区100a与控制区100b。于浮置区100a中，浮置栅116a覆盖部分基底100，并于浮置栅116a的两侧裸露部分耗尽掺杂区110a。又，于控制区100b中，浮置栅116a覆盖部分基底100，并于浮置栅116a的一侧裸露部分存储单元注入区110b。栅间介电层108b是位于存储单元注入区110b与浮置栅116a之间，而穿遂介电层112a位于耗尽掺杂区110a与浮置栅116a之间。

继之，进行一掺杂工艺以分别于裸露的部分耗尽掺杂区110a以及裸露的部分存储单元注入区110b中形成一源极/漏极区118a以及一重掺杂区118b。也就是源极/漏极区118a位于浮置栅116a两侧的浮置区100a中的基底100中的阱区106a中，而重掺杂区118b位于浮置栅116a一侧的控制区100b中的基底100中的深阱区104b中。此外，于形成源极/漏极区118a与重掺杂区118b的同时，于高压元件区100c的其余部份以及低压元件区100d中，分别于高压栅极116b与低压栅极116c所裸露的基底100中形成高压元件源极/漏极区118c与低压元件源极/漏极区118d。值得注意的是，源极/漏极区118a的导电类型与耗尽掺杂区110a的导电类型相同。也就是于浮置区100a中的基底100上形成的存储单元120(如图2D所示)为一耗尽型存储单元。此外，重掺杂区118b的导电类型与存储单元注入区110b的导电类型相同。又，源极/漏极区118a的离子掺杂浓度大于耗尽耗尽掺杂区110a的离子掺杂浓度。同样的，重掺杂区118b的离子掺杂浓度大于存储单元注入区110b的离子掺杂浓度。

以下将以图1D与图2D详细说明根据本发明的一耗尽型单层多晶硅可电除可程序只读存储单元的结构。请参照图1D与图2D，本发明的耗尽型单层多晶硅可电除可程序只读存储单元位于具有第一导电类型的基底100上，此基底100具有相邻的浮置区100a与控制区100b。此外，此基底100还包括高压元件区100c与低压元件区100d，其中上述的浮置区100a与控制区100b均位于高压元件区100c中。耗尽型单层多晶硅可电除可程序只读存储单元还包括分别具有第二导电类型的隔离深阱区104a与深阱区104b。隔离深阱区104a位于浮置区100a中的基底100中，而深阱区104b，位于控制区100b中的基底100中。由于隔离深阱区104a与深阱区104b具有相同的导电类型，因此隔离深阱区104a与深阱区104b可以于同一掺杂工艺中形成。又，由于本发明的耗尽型单层多晶硅可电除可程序只读存储单元是制作于高压元件区100c中，因此于形成隔离深阱区104a与深阱区104b的同时，也同时于高压元件区100c的其它部份形成高压元件所需的，且与隔离深阱区104a导电类型相同的深阱区104c。相同的，在低压元件区100d中的基底100，也会同时形成低压元件所需的，且与隔离深阱区导电性相同的深阱区104d。

此外，耗尽型单层多晶硅可电除可程序只读存储单元包括分别具有第一导电类型的阱区106a与隔离阱区106b。阱区106a位于隔离深阱区104a中，而隔离阱区106b则位于隔离深阱区104a、深阱区104b、104c与104d彼此之间，作为隔离的用途。由于阱区106a与隔离阱区106b的导电类型相同，因此阱区106a与隔离阱区106b可以于同一掺杂工艺中形成于基底100中。

又，耗尽型单层多晶硅可电除可程序只读存储单元包括浮置栅116a。此浮置栅116a位于基底100上，且横跨浮置区100a与控制区100b，其中浮置栅116a与浮置区100a的阱区106a之间具有穿遂介电层112a，且浮置栅116a与控制区100b的深阱区104b之间具有栅间介电层108b。而穿隧介电层112a的厚度约为80～120埃，栅间介电层108b的厚度约为100～1000埃。形成浮置栅106a、穿隧介电层112a与栅间介电层108b的方法如之前实施例中所述，因此不在此作赘述。

再者，耗尽型单层多晶硅可电除可程序只读存储单元包括分别具有第二导电类型的源极/漏极区118a与重掺杂区118b。其中，源极/漏极区118a位于浮置区100a中浮置栅116a两侧的阱区106a中的基底100中。而重掺杂区118b则位于控制区100b中浮置栅116a一侧的深阱区104b中的基底100中。此外，于穿遂介电层112a下方以及源极/漏极区118a之间的基底100中，还包括具有第二导电类型的耗尽掺杂区110a。另外，于栅间介电层108b下方且相邻重掺杂区118b的基底100中，包括具有第二导电类型的存储单元注入区110b。

值得注意的是，于浮置区100a的阱区106a中的源极/漏极区118a的导电类型与源极/漏极区118a之间的耗尽掺杂区110a的导电类型相同。因此，由浮置栅116a、穿隧介电层112a、源极/漏极区118a与耗尽掺杂区110a共同形成一耗尽型记忆区120。另外，由于本发明的耗尽型单层多晶硅可电除可程序只读存储单元位于高压元件区100c中，因此于浮置区100a中设置具有与基底100不同导电类型，但是与源极/漏极区相同导电类型的隔离深阱区104a，可以防止高压元件区100c的高压元件于高压(约30伏特)下操做时，干扰到于低压操作的耗尽型单层多晶硅可电除可程序只读存储单元。也就是以隔离深阱区104a隔离耗尽型单层多晶硅可电除可程序只读存储单元与其周边的高压元件。又，于控制区100b的基底100中配置具有与深阱区104b以及存储单元注入区110b相同导电类型的重掺杂区118b，可以降低作为控制栅的深阱区104b的阱区阻抗(well resistance)，提高作为控制栅的深阱区104b的电容量，减少寄生电容，改善程序化-抹除化的效能。

图3绘示根据本发明一优选实施例的一种耗尽型单层多晶硅可电除可程序只读存储单元的程序化方法。请参照图3与图2D，此程序化方法包括，于步骤S301中，提供一耗尽型单层多晶硅可电除可程序只读存储单元。其中，耗尽型单层多晶硅可电除可程序只读存储单元位于基底100上，此基底100更包括浮置区100a与控制区100b。此外，耗尽型单层多晶硅可电除可程序只读存储单元还包括位于浮置区100a与控制区100b的基底上100的浮置栅116a、位于浮置区100a中浮置栅116a两侧的基底100中的源极/漏极区118a、位于该控制区100b中的一深阱区104b，以及位于控制区100b的深阱区104b中浮置栅116a一侧的基底100中的重掺杂区118b。其中深阱区104b亦即耗尽型单层多晶硅可电除可程序只读存储单元的一控制深阱区，且浮置栅116a覆盖部份控制深阱区104b。又，浮置栅116a与源极/漏极区118a组成一耗尽型存储单元120。

此外，由于本发明的耗尽型单层多晶硅可电除可程序只读存储单元设置于高压元件区100c中，因此上述的耗尽型存储单元120是设置于阱区106a中，且阱区106a是以一隔离深阱区104a与周围的高压元件相互隔离。也就是隔离深阱区104a包围阱区106a，而耗尽型存储单元120的源极/漏极区118a是设置于一阱区106a中，且基底100与阱区106a的导电类型为第一导电类型，而隔离深阱区104a与源极/漏极区118a的导电类型为第二导电类型。另外，控制深阱区104b与重掺杂区118b的导电类型为第二导电类型。

继之，请参照图3与图2D，于步骤S303中，进行一富勒-诺得汉穿遂(Fowler-Nordheim tunneling，F-N tunneling)方式程序化上述耗尽型单层多晶硅可电除可程序只读存储单元。当第一导电类型为P型，而第二导电行为N型时，可以经由于浮置区100a的阱区106a的基底100与重掺杂区118b上施加一电压，且使控制区100b的控制深阱区104b与源极/漏极区118a接地来进行上述F-N穿隧方式程序化操作。值得一提的是，将控制深阱区104b接地以进行F-N穿隧方式程序化操作时，也可以将隔离深阱区104a同时接地。于上述形况下，其中外加电压约为10～20伏特。

图4绘示根据本发明一优选实施例的一种耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法。请参照图4与图2D，与程序化操作相似，于步骤S401中，先提供一耗尽型单层多晶硅可电除可程序只读存储单元，此耗尽型单层多晶硅可电除可程序只读存储单元的结构与元件配置如同之前实施例所述，因此不在此作赘述。之后于步骤S403中，进行一F-N穿隧方式抹除化上述耗尽型单层多晶硅可电除可程序只读存储单元。当第一导电类型为P型，而第二导电行为N型时，可以经由在源极/漏极区118a上施加一电压，且使浮置区100a的阱区106a的基底100与重掺杂区118b接地，来进行上述F-N穿隧方式抹除化操作。其中上述外加电压约为9～12伏特。另一方面，F-N穿隧方式抹除化操作还可以通过同时施加一外加电压于控制深阱区104b、隔离深阱区104a与源极/漏极区118a上，并接地阱区106a的基底100与重掺杂区118b来达成。其中，上述外加电压约为9～20伏特。

于本发明中，通过控制区100b中的深阱区104b作为可电除可程序只读存储单元的控制栅，因此形成仅具有单层多晶硅(也就是浮置栅)的可电除可程序只读存储单元。因此可以降低可电除可程序只读存储单元与其它单层多晶硅元件，例如高压元件、低压元件与逻辑元件的整合难度。根据本发明的方法，耗尽型单层多晶硅可电除可程序只读存储单元可与高压元件整合工艺，且通过隔离深阱区将耗尽型单层多晶硅可电除可程序只读存储单元与周围的高压元件隔离，因此可以防止高压元件与耗尽型单层多晶硅可电除可程序只读存储单元在操作时彼此互相影响。

另外，本发明的耗尽型单层多晶硅可电除可程序只读存储单元的浮置栅的晶体管是耗尽型存储单元，因此可以有效降低可电除可程序只读存储单元的起始电压以及抹除电压，并且可以使可电除可程序只读存储单元具有较广的电压操作范围，以利于可电除可程序只读存储单元镶嵌入逻辑、混合型电路或是高压元件工艺中。此外，本发明的方法可以容易的将本发明的可电除可程序只读存储单元与次微米的互补式金属氧化物半导体元件整合工艺。

本发明不局限于上述优选实施例。本领域的技术人员在此基础上所作的各种修改和变型均应属于本发明的保护范围。

Claims (29)

1.一种耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，  包括：

提供基底，其中该基底具有浮置区与控制区；

分别于该浮置区与该控制区的该基底中形成隔离深阱区以及深阱区；

于该隔离深阱区中，以及该隔离深阱区与该深阱区之间的该基底中，分别形成阱区以及隔离阱区；

分别于该阱区的该基底的表面以及该深阱区的该基底的表面形成耗尽掺杂区以及存储单元注入区；

于该基底上形成横跨该浮置区与该控制区的浮置栅结构，其中该浮置栅结构分别裸露部分该耗尽掺杂区与部分该存储单元注入区，且该浮置栅结构包括一浮置栅、一栅间介电层与一穿遂介电层，而该栅间介电层位于该存储单元注入区与该浮置栅之间，该穿遂介电层位于该耗尽掺杂区与该浮置栅之间；以及

进行掺杂工艺以分别于裸露的部分耗尽掺杂区以及裸露的部分存储单元注入区中形成源极/漏极区以及重掺杂区。

2.如权利要求1所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，其中形成该耗尽掺杂区与该存储单元注入区的方法包括进行中电流注入工艺。

3.如权利要求2所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，其中该中电流注入工艺的掺杂能量约为90～140keV。

4.如权利要求1所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，其中形成该浮置栅结构的方法包括：

于形成该耗尽掺杂区与该存储单元注入区之前，于该基底上形成第一介电层；

于形成该耗尽掺杂区与该存储单元注入区之后，移除部份该第一介电层以裸露出该浮置区的该基底；

于该浮置区的该基底上形成第二介电层，其中该第一介电层的第一厚度大于该第二介电层的第二厚度；

于该基底上方形成一导电层；以及

图案化该导电层、该第一介电层以及该第二导电层，以分别形成该浮置栅、该栅间介电层以及该穿遂介电层。

5.如权利要求4所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，其中该第一厚度约为100～1000埃。

6.如权利要求4所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，其中该第二厚度约为80～120埃。

7.如权利要求4所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，其中该基底还包括高压元件区以及低压元件区，且移除部份该第一介电层以裸露出该浮置区的该基底的同时还包括裸露出该低压元件区的该基底，而其余的该第一介电层位于该控制区与该高压元件区中的该基底上。

8.如权利要求7所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，还包括：

于形成该第二介电层之后，移除部份该第二介电层以裸露出该低压元件区的该基底；以及

于形成该导电层之前，于该低压元件区中的该基底上，形成第三介电层，其中该第三介电层的第三厚度小于该第二厚度。

9.如权利要求7所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，其中图案化该导电层的同时，还包括：分别于该高压元件区中的该基底上方以及该低压元件区中的该基底上方形成高压栅极与低压栅极。

10.如权利要求7所述的耗尽型单层多晶硅可电除可程序只读存储单元的形成方法，其中该浮置区与该控制区位于该高压元件区中。

11.一种耗尽型单层多晶硅可电除可程序只读存储单元，位于基底上，该基底具有相邻的浮置区与控制区，该耗尽型单层多晶硅可电除可程序只读存储单元包括：

隔离深阱区，位于该浮置区中的该基底中；

深阱区，位于该控制区中的该基底中；

阱区，位于该隔离深阱区中；

浮置栅，位于该基底上，且横跨该浮置区与该控制区，并裸露部分该阱区与该深阱区；

源极/漏极区，位于该浮置栅两侧的该裸露的阱区中的该基底中；

重掺杂区，位于该浮置栅一侧的该裸露的深阱区中的该基底中；

耗尽掺杂区，位于该穿遂介电层下方以及该源极/漏极区之间的该基底中，其中该耗尽掺杂区的导电类型与该源极/漏极区的导电类型相同；  以及

存储单元注入区，位于该栅间介电层下方且相邻该重掺杂区一侧的该基底中。

12.如权利要求11所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该隔离深阱区的导电类型与该耗尽掺杂区的导电类型相同。

13.如权利要求11所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该重掺杂区的导电类型与该存储单元注入区的导电类型相同。

14.如权利要求11所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该重掺杂区的导电性与该深阱区的导电性相同。

15.如权利要求11所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该浮置栅与该阱区之间具有穿遂介电层。

16.如权利要求15所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该穿隧介电层的厚度约为80～120埃。

17.如权利要求11所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该浮置栅与该深阱区之间具有栅间介电层。

18.如权利要求17所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该栅间介电层的厚度约为100～1000埃。

19.如权利要求11所述的耗尽型单层多晶硅可电除可程序只读存储单元，其中该浮置区与该控制区位于该基底中的高压元件区中。

20.一种耗尽型单层多晶硅可电除可程序只读存储单元的程序化方法，该方法包括：

提供耗尽型单层多晶硅可电除可程序只读存储单元，其中该耗尽型单层多晶硅可电除可程序只读存储单元位于基底上，该基底包括浮置区与控制区，且该耗尽型单层多晶硅可电除可程序只读存储单元还包括：

浮置栅，位于该浮置区与该控制区的该基底上；

源极/漏极区，位于该浮置区中该浮置栅两侧的该基底中，其中该浮置栅与该源极/漏极区组成一耗尽型存储单元；

控制深阱区，位于该控制区中，其中该浮置栅覆盖部份该控制深阱区；

重掺杂区，位于该控制区的该控制深阱区中该浮置栅一侧的该基底中；以及

进行富勒-诺得汉穿遂方式程序化该耗尽型单层多晶硅可电除可程序只读存储单元。

21.如权利要求20所述的耗尽型单层多晶硅可电除可程序只读存储单元的程序化方法，其中该富勒-诺得汉穿遂方式程序化该耗尽型单层多晶硅可电除可程序只读存储单元可通过于该浮置区中的该基底与该重掺杂区上施加电压，且使该控制深阱区与该源极/漏极区接地来达成。

22.如权利要求21所述的耗尽型单层多晶硅可电除可程序只读存储单元的程序化方法，其中该电压约为10～20伏特。

23.如权利要求20所述的耗尽型单层多晶硅可电除可程序只读存储单元的程序化方法，其中该浮置区与该控制区为于该基底中的高压元件区中。

24.一种耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法，该方法包括：

提供耗尽型单层多晶硅可电除可程序只读存储单元，其中该耗尽型单层多晶硅可电除可程序只读存储单元位于一基底上，该基底包括浮置区与控制区，且该耗尽型单层多晶硅可电除可程序只读存储单元还包括：

浮置栅，位于该浮置区与该控制区的该基底上；

源极/漏极区，位于该浮置区中该浮置栅两侧的该基底中，其中该浮置栅与该源极/漏极区组成耗尽型存储单元；

控制深阱区，位于该控制区中，其中该浮置栅覆盖部份该控制深阱区；

重掺杂区，位于该控制区的该控制深阱区中该浮置栅一侧的该基底中；以及

进行富勒-诺得汉穿遂方式抹除化该耗尽型单层多晶硅可电除可程序只读存储单元。

25.如权利要求24所述的耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法，其中该富勒-诺得汉穿遂方式抹除化该耗尽型单层多晶硅可电除可程序只读存储单元可通过于该源极/漏极区上施加电压，且使该浮置区中的该基底与该重掺杂区接地来达成。

26.如权利要求25所述的耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法，其中该电压约为9～12伏特。

27.如权利要求25所述的耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法，其中进行该富勒-诺得汉穿遂方式抹除化该耗尽型单层多晶硅可电除可程序只读存储单元的步骤还包括于该控制深阱区上施加该电压。

28.如权利要求27所述的耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法，其中该电压约为9～20伏特。

29.如权利要求24所述的耗尽型单层多晶硅可电除可程序只读存储单元的抹除化方法，其中该浮置区与该控制区为于该基底中的高压元件区中。

Images