CN101114671B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101114671B CN101114671B CN200710136906.6A CN200710136906A CN101114671B CN 101114671 B CN101114671 B CN 101114671B CN 200710136906 A CN200710136906 A CN 200710136906A CN 101114671 B CN101114671 B CN 101114671B
- Authority
- CN
- China
- Prior art keywords
- type
- molybdenum
- epitaxial loayer
- semiconductor layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 53
- 239000011733 molybdenum Substances 0.000 claims abstract description 53
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000009792 diffusion process Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 18
- 239000007864 aqueous solution Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000007788 liquid Substances 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 238000003892 spreading Methods 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 33
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 31
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000005755 formation reaction Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 7
- 238000001459 lithography Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000010148 water-pollination Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
一种半导体装置及其制造方法。现有的半导体装置例如横型PNP晶体管中，其存在的问题是在维持耐压特性的同时，不增大器件尺寸就难以得到期望的电流放大率。而在本发明的半导体装置中，其在P型单晶硅衬底(3)上形成有N型外延层(4)。在横型PNP晶体管(1)中，外延层(4)作为基极区域使用。而且，在衬底(3)以及外延层(4)上扩散有钼(Mo)。利用该构造能够调整基极电流值、实现横型PNP晶体管(1)的期望的电流放大率(hFE)。
Description
技术领域
本发明涉及一种改善横型PNP晶体管的特性的半导体装置及其制造方法。
背景技术
作为现有的半导体装置之一实施例，公知的有下述的横型PNP晶体管。在P型半导体衬底上形成有低浓度的N型外延区域。跨P型半导体衬底和N型外延区域形成有N型杂质埋入区域。在外延区域形成有第一N型杂质区域。第一N型杂质区域的浓度比N型外延区域的浓度高2～3倍。而且，在第一N型杂质区域形成有作为基极区域的第二N型杂质区域、作为发射极区域的第一P型杂质区域以及作为集电极区域的第二P型杂质区域(例如，参照专利文献1)。
作为现有的半导体装置之一实施例，公知的有下述的横型PNP晶体管。在P型半导体衬底上形成有N型外延层。跨P型半导体衬底和N型外延层形成有N型埋入扩散层。在N型外延层上形成有作为基极区域的N型扩散层、作为发射极区域的P型扩散层以及作为集电极区域的P型扩散层。而且，作为集电极区域的P型扩散层在作为发射极区域的P型扩散层的周围圆环状形成(例如，参照专利文献2)。
作为现有的半导体装置制造方法之一实施例，公知的有下述的NPN晶体管的制造方法。准备N型硅单晶衬底，在衬底上形成热氧化膜。对热氧化膜进行构图，在形成有P型扩散层的区上形成开口部。而且，在衬底上涂敷含有硼(B)和作为寿命控制体的铂(Pt)这两者的液体源极，形成扩散源膜。其后，通过在非氧化气体介质中施加1000～1050℃的热处理，使硼(B)以及铂(Pt)从扩散源膜向衬底扩散(例如，参照专利文献3)。
作为现有的半导体装置制造方法之一实施例，公知的有下述的晶体管的制造方法。在作为集电极的半导体衬底上形成作为基极区域的扩散层及作为发射极区域的扩散层，然后，在衬底上形成氧化硅膜，在形成有二极管的区域上的氧化硅膜上形成开口部。然后，在衬底上涂敷含有作为寿命控制体的铂(Pt)的液态源极，形成扩散源膜。其后，通过在非氧化气体介质中施加800～1000℃的热处理，使铂(Pt)从扩散源膜向衬底扩散(例如，参照专利文献4)。
专利文献1：日本特开5-144830号公报(第2页、第1图)
专利文献2：日本特开2004-95781号公报(第4-5页、第1图)
专利文献3：日本特开平2-135737号公报(第2-3页、第1图)
专利文献4：日本特开平4-85934号公报(第3页、第1图)
如上所述，在现有的半导体装置中，在N型外延层区域形成有作为基极区域的第一N型杂质区域。第一N型杂质区域的浓度比N型外延区域的浓度高2～3倍。利用这种结构，横型PNP晶体管在基极区域的浓度受第一N型杂质区域的浓度的控制，使横型PNP晶体管的电流放大率稳定。但是，由于作为基极区域使用的第一N型杂质区域成为高浓度杂质区域，所以其存在的问题在于，使横型PNP晶体管的耐压特性恶化。
另外，现有的半导体装置中，在N型外延层上，作为集电极区域的P型扩散层在作为发射极区域的P型扩散层周围圆环状形成。利用该结构，能够对作为发射极区域的P型扩散层有效地配置作为集电极区域的P型扩散层。即，通过使基极区域的宽度(发射极-集电极区域间的间隔距离)变窄，能够提高横型PNP晶体管的电流放大率。相反，通过将低杂质浓度的N型外延层作为基极区域使用，在使横型PNP晶体管的电流放大率提得过高的情况下，能够通过扩大基极区域的宽度(发射极-集电极区域间的间隔距离)来适应。在这种情况的问题在于，横型PNP晶体管的器件尺寸就要变大。
另外，现有的半导体装置的制造方法中，在衬底上涂敷含有作为寿命控制体的铂(Pt)的液体源极，形成扩散源膜。其后，通过在非氧化气体介质中进行热处理，使铂(Pt)从扩散源膜向衬底扩散。此时，由于使用铂(Pt)，存在的问题在于提高了扩散有N型杂质的区域的电阻率值。
发明内容
本发明是鉴于所述各种问题而构成的，提供一种半导体装置，具有半导体层和形成于所述半导体层上的发射极区域、基极区域、集电极区域，其特征在于，在作为所述基极区域使用的所述半导体层上扩散钼(Mo)。因此，在本发明中，能够利用扩散在半导体层上的钼(Mo)调整基极电流值，不需要增加器件尺寸就能实现期望的电流放大率。
另外，本发明提供一种半导体装置的制造方法，其特征在于，具有：在半导体层上形成绝缘层，在至少形成有发射极区域或者集电极区域的区域的所述绝缘层上形成开口部的工序；洗净所述半导体层表面之后，将含有扩散在所述半导体层的钼的水溶液涂敷在所述半导体层表面，以使从所述开口部露出的所述半导体层表面为亲水性的工序；在将含有形成所述发射极区域或者集电极区域的杂质的液体源极涂敷在所述半导体层上后，将所述钼(Mo)或者所述杂质热扩散到所述半导体层的工序。因此，在本发明中，利用至少形成发射极区域或者集电极区域的工序和公用工序，将钼(Mo)扩散到半导体层。利用本制造方法，能够降低因在形成半导体装置的生产线上的金属污染而引起的电流放大率的标准离差率。
本发明中，在横型PNP晶体管的基极区域扩散钼(Mo)。利用该结构，借助钼(Mo)的高能级使从发射极注入的空穴和存在于基极区域的许多载流子即电子再结合，从而能够实现横型PNP晶体管所期望的电流放大率(hFE)。
另外，在本发明中，通过借助钼(Mo)的高能级使从发射极注入的空穴和存在于基极区域的许多载流子即电子再结合，实现横型PNP晶体管所期望的电流放大率(hFE)。而且，能够防止横型PNP晶体管器件尺寸的增大。
另外，在本发明中，通过借助钼(Mo)的高能级使从发射极注入的空穴和存在于基极区域的许多载流子即电子再结合，实现横型PNP晶体管所期望的电流放大率(hFE)。而且，利用该钼(Mo)的扩散，能够降低因在形成半导体装置的生产线上的金属污染而引起的电流放大率(hFE)的标准离差率。
附图说明
图1为说明本发明的实施例的半导体装置的剖面图；
图2为说明本发明的实施例的半导体装置的特性的图；
图3为说明本发明的实施例的半导体装置的制造方法的剖面图；
图4为说明本发明的实施例的半导体装置的制造方法的剖面图；
图5为说明本发明的实施例的半导体装置的制造方法的剖面图；
图6为说明本发明的实施例的半导体装置的制造方法的剖面图；
图7为说明本发明的实施例的半导体装置的制造方法的剖面图；
图8为说明本发明的实施例的半导体装置的制造方法的剖面图；
符号说明
1：横型PNP晶体管
2：NPN晶体管
3：P型单晶硅衬底
4：N型外延层
7：P型扩散层
8：P型扩散层
9：P型扩散层
具体实施方式
下面，参照附图1～2详细说明作为本发明之一实施例的半导体装置，图1为用于说明本发明一实施例的半导体装置的剖面图，图2为用于说明本实施例的半导体装置的电流放大率(hFE)的图。
如图1所示，横型PNP晶体管1主要由P型单晶硅衬底3、作为基极区域使用的N型外延层4、N型埋入扩散层5、作为基极引出区域使用的N型扩散层6、作为发射极区域使用的P型扩散层7、作为集电极区域使用的P型扩散层8、9构成。
N型外延层4形成于P型单晶硅衬底3上。再者，在本实施例中，表示在衬底3上形成一层外延层4的情况，但并非仅局限于这种情况。例如也可以是只有衬底的情况，也可以是在衬底上层叠有多层外延层的情况。另外，衬底也可以是N型单晶体衬底。
N型埋入扩散层5跨衬底3和外延层4上而形成。而且，N型埋入扩散层5跨横型PNP型晶体管1的形成区域而形成。
N型扩散层6形成于外延层4上。而且，N型外延层4作为基极区域使用，N型扩散层6作为基极引出区域使用。
P型扩散层7形成于外延层4上。而且，P型扩散层7作为发射极区域使用。
P型扩散层8、9形成于外延层4上。而且，P型扩散层8、9作为集电极区域使用。再者，P型扩散层8、9也可以是在P型扩散层7的周围一环状形成的情况。
绝缘层10形成于外延层4上面。绝缘层10由PGS(Phospho SilicateGlass)膜等构成。然后，使用公知的光刻法技术，例如通过使用了CHF3+O2系气体的干式蚀刻在绝缘层10上形成接触孔11、12、13、14。
在接触孔11、12、13、14中选择性地形成铝合金例如Al-Si膜，形成集电极15、17、发射极16以及基极18。
另一方面，NPN晶体管2主要由P型单晶硅衬底3、N型外延层4、作为集电极区域使用的N型埋入扩散层19、作为集电极区域使用的N型扩散层20、作为基极区域使用的P型扩散层21、作为发射极区域使用的N型扩散层22。
N型外延层4形成于P型单晶硅衬底3上。
N型埋入扩散层19跨衬底3和N型外延层4而形成。
N型扩散层20形成于N型外延层4上。N型扩散层20和N型埋入扩散层19相连接并作为集电极区域使用。而且，将N型扩散层20和N型埋入扩散层19连接而形成。
P型扩散层21形成于N型外延层4上。而且P型扩散层21作为基极区域使用。
N型扩散层22与P型扩散层21重叠而形成。
绝缘层10形成于外延层4的上面。而且，使用众所周知的光刻技术，例如通过使用了CHF3+O2系气体的干式蚀刻在绝缘层10上形成接触孔23、24、25。
在接触孔23、24、25中选择性地形成铝合金例如Al-Si膜，形成发射极26、基极27以及集电极28。
后面详细地对半导体装置的制造方法进行说明，在横型PNP晶体管1的作为基极区域的外延层4和衬底3上扩散钼(Mo)。而且，在横型PNP晶体管1中，从作为发射极的P型扩散层7注入到作为基极区域的外延层4的空穴以基极宽度(Wb)变得最窄的外延层4表面附近作为路径流进作为集电极区域的P型扩散层8、9。此时，空穴在N型外延层4内为少数载流子，因外延层4内的钼(Mo)的存在而容易与电子再结合。即，空穴的寿命因钼(Mo)的再结合促进作用而减少，从而横型PNP晶体管1的电流放大率(hFE)降低。
具体而言，如图2所示，横型PNP晶体管1的电流放大率(hFE)根据外延层4内钼(Mo)的扩散量而减少。另外，图2表示横型PNP晶体管1发射极电流(Ie)在10(μA)时电流放大率(hFE)的平均值(X)。
如图所示，在不使钼(Mo)在外延层4内扩散的情况下，横型PNP晶体管1的电流放大率(hFE)的平均值(X)为273。另一方面，在使用浓度为0.1(ppm)的钼(Mo)的水溶液(参照图7的说明)的情况下，横型PNP晶体管1的电流放大率(hFE)的平均值(X)为236。另外，在使用浓度为1.0(ppm)的钼(Mo)的水溶液(参照图7的说明)的情况下，横型PNP晶体管1的电流放大率(hFE)的平均值(X)为201。另外，在使用浓度为10.0(ppm)的钼(Mo)的水溶液(参照图7的说明)的情况下，横型PNP晶体管1的电流放大率(hFE)的平均值(X)为188。而在使用浓度为100.0(ppm)的钼(Mo)的水溶液(参照图7的说明)的情况下，横型PNP晶体管1的电流放大率(hFE)的平均值(X)为151。即，外延层4内的钼(Mo)的扩散量越多，横型PNP晶体管1的电流放大率(hFE)就越低。
再者，在衬底3上形成有各种半导体元件，但由于钼(Mo)不对其它的半导体元件的元件特性造成影响，所以钼(Mo)水溶液的浓度能够根据横型PNP晶体管1的电流放大率(hFE)的特性决定。特别是既使在钼(Mo)扩散到衬底3或扩散层4内的情况下，也不会使电阻率值增加，不会使横型PNP晶体管1以及其它半导体元件的接通电阻值增加。
再者，如图2所示，横型PNP晶体管1的电流放大率(hFE)的标准离差率(σ/X)根据外延层4内钼(Mo)的扩散量而减少。再者，图2表示横型PNP晶体管1发射极电流(Ie)在10(μA)时电流放大率(hFE)的平均值(X)以及标准离差(σ)。
如图所示，在不使钼(Mo)在外延层4扩散的情况下，横型PNP晶体管1的电流放大率(hFE)的标准离差(σ)为38.0，其标准离差率(σ/X)为14(％)。另一方面，在使用浓度为0.1(ppm)的钼(Mo)的水溶液(参照图7的说明)的情况下，横型PNP晶体管1的电流放大率(hFE)的标准离差(σ)为13.0，其标准离差率(σ/X)为6(％)。另外，在使用浓度为1.0(ppm)的钼(Mo)的水溶液的情况下，横型PNP晶体管1的电流放大率(hFE)的标准离差(σ)为11.0，其标准离差率(σ/X)为6(％)。而在使用浓度为10.0(ppm)的钼(Mo)的水溶液的情况下，横型PNP晶体管1的电流放大率(hFE)的标准离差(σ)为5.9，其标准离差率(σ/X)为3(％)。另外，在使用浓度为100.0(ppm)的钼(Mo)的水溶液的情况下，横型PNP晶体管1的电流放大率(hFE)的标准离差(σ)为8.0，其标准离差率(σ/X)为5(％)。即，通过在外延层4内扩散一定量以上的钼(Mo)，能够避免在生产线上因金属污染而造成的影响。这是因为在生产线受到金属污染后钼(Mo)就向外延层扩散，从而能够降低横型PNP晶体管1的电流放大率(hFE)的标准离差率。
如上所述，横型PNP晶体管1中，通过利用和钼(Mo)再结合的促进作用，能够减少空穴的寿命，降低电流放大率(hFE)，得到期望的电流放大率(hFE)。此时，由于不提高N型外延层4的杂质浓度，所以能够防止横型PNP晶体管1耐压特性的恶化。再者，由于不用扩大横型PNP晶体管1的基极宽度(发射极-集电极区域间的间距)就能降低电流放大率(hFE)，所以能够防止横型PNP晶体管1的器件尺寸的增大。
下面，参照附图3～8详细说明本发明一实施例的半导体装置的制造方法。图3～8为用于说明如图1所示的本实施例的半导体装置的制造方法的剖面图。
首先，如图3所示，准备P型单晶硅衬底3。将衬底3表面进行热氧化，在衬底3表面形成氧化硅膜31。以在N型埋入扩散层5、19的形成区域上形成开口部的形式有选择地去除氧化硅膜31。然后，使用氧化硅膜31作为掩模，用旋涂法将含N型杂质如锑(Sb)的液体源极32涂敷在衬底3的表面。然后，使锑(Sb)热扩散，形成N型埋入扩散层5、19。然后除去氧化硅膜31和液体源极32。
接着，如图4所示，在衬底3上堆积例如左右的氧化硅膜33。然后在氧化硅膜33上形成光致抗蚀剂34。并且使用众所周知的光刻法技术在形成有P型埋入层35、36、37的区域上的光致抗蚀剂34上形成开口部。其后，在加速电压90～180(keV)、导入量0.5×1014～1.0×1016(/cm2)的条件下从衬底3的表面离子注入P型杂质例如硼(B)。然后，除去光致抗蚀剂34，进行热扩散，形成P型埋入扩散层35、36、37。
接着，如图5所示，将衬底3配置在气相外延生长装置的接受器上，在衬底3上形成外延层。气相外延生长装置主要由气体供给系统、反应堆、排气系统、控制系统构成。在本实施例中，由于使用纵式反应堆，所以能够提高外延层的膜厚均匀性。通过在该外延层4的形成工序的热处理，对N型埋入扩散层5、19以及P型埋入扩散层35、36、37进行热扩散。
接着，在外延层4上堆积例如
左右的氧化硅膜38。然后，在氧化硅膜38上形成光致抗蚀剂39。然后，使用众所周知的光刻法技术在形成有P型埋入层40、41、42的区域上的光致抗蚀剂39上形成开口部。其后，在加速电压90～180(keV)、导入量0.5×1014～1.0×1016(/cm2)的条件下从外延层4的表面离子注入P型杂质例如硼(B)。并且除去光致抗蚀剂39，形成P型埋入扩散层40、41、42。
接着，如图6所示，在氧化硅膜38上形成光致抗蚀剂43。然后，使用众所周知的光刻法技术在形成有N型埋入层20的区域上的光致抗蚀剂43上形成开口部。以光致抗蚀剂43为掩模，在加速电压90～110(keV)、导入量1.0×1013～1.0×1015(/cm2)的条件下从外延层4的表面离子注入N型杂质例如磷(P)。其后，除去氧化硅膜38以及光致抗蚀剂43，使磷(P)热扩散，形成N型扩散层20。
接着，如图7所示，使外延层4表面热氧化，在外延层4表面形成氧化硅膜44。以在P型扩散层7、8、9、21的形成区上形成开口部的方式选择性地除去氧化硅膜44。然后，通过洗净形成有外延层4的晶片，使从氧化硅膜44的开口部露出来的外延层4表面具有亲水性。
接着，用旋涂法涂敷含有钼(Mo)的水溶液(用氨水溶化了三氧化钼的溶液)例如10(ml)左右。并且，一边使晶片旋转一边使其表面干燥，之后，用旋涂法将含有P型杂质如硼(B)的液体源极45涂敷在外延层4的表面。并且，通过使钼(Mo)和硼(B)同时热扩散，形成P型扩散层7、8、9、21。此时，在衬底3和外延层4上钼(Mo)同时被热扩散。其后，去除氧化硅膜44和液体源极45。再者，只要至少使钼(Mo)扩散到外延层4内即可。
接着，如图8所示，使用众所周知的光刻法技术，通过所期望的形成方法形成N型扩散层6、22。其后，在外延层4上堆积例如PSG膜等做绝缘层10。并且，使用众所周知的光刻法技术，例如通过使用了CHF3+O2系气体的干蚀刻在绝缘层10上形成接触孔11、12、13、14、23、24、25。在接触孔11、12、13、14、23、24、25上，有选择地形成铝合金例如Al-Si膜，以形成集电极15、17、28和发射极16、26以及基极18、27。
需要说明的是，在本实施例中，通过与形成P型扩散层7、8、9、21的工序的公用工序，对使钼(Mo)扩散到衬底3和外延层4的情况进行了说明，但是并非仅局限于此种情况。例如，也可以是通过与在外延层4上形成隔离区域用的P型扩散层的工序的公用工序使钼(Mo)扩散到衬底3和外延层4的情况。另外，本实施例中，虽然对用旋涂法涂敷含有钼(Mo)的水溶液的情况进行了说明，但是，并非仅局限于此种情况。例如，也可以通过离子注入法、在含有钼(Mo)的水溶液中浸渍处理晶片的方法，或者是使含有硼(B)的液体源极45内含有钼(Mo)化合物，使钼(Mo)和硼(B)共同扩散的方法，使钼(Mo)扩散到衬底3和外延层4的情况。此外，在不超出本发明的宗旨的范围内，本发明可能有各种各样的变更。
Claims (5)
1.一种半导体装置，在该半导体装置中，在作为基极区域的半导体层上配置发射极区域和集电极区域而形成有横型PNP晶体管，该半导体装置的特征在于，
在所述半导体层中扩散有钼，所述钼促进所述半导体层内少数载流子的再结合，减少所述少数载流子的寿命。
2.如权利要求1所述的半导体装置，其特征在于，所述半导体层是在一导电型半导体衬底上堆积相反导电型的外延层而构成，所述外延层作为所述基极区域使用，至少在所述外延层中扩散有所述钼。
3.如权利要求2所述的半导体装置，其特征在于，在所述发射极区域的周围配置所述集电极区域而形成横型PNP晶体管，所述发射极区域与所述集电极区域之间相距的距离为基极的宽度。
4.一种半导体装置的制造方法，其特征在于，具有：
在半导体层上形成绝缘层，在至少形成发射极区域或者集电极区域的区域的所述绝缘层上形成开口部的工序；
洗净所述半导体层表面之后，将含有扩散于所述半导体层的钼的水溶液涂敷在所述半导体层表面，使从所述开口部露出的所述半导体层表面为亲水性的工序；
在将含有形成所述发射极区域或者集电极区域的杂质的液体源极涂敷在所述半导体层上后，使所述钼及所述杂质热扩散到所述半导体层的工序，
其中，所述钼促进所述半导体层内少数载流子的再结合，减少所述少数载流子的寿命。
5.一种半导体装置的制造方法，其特征在于，具有：
在一导电型的衬底上形成相反导电型的外延层，在所述外延层上形成绝缘层之后，在至少形成有隔离区域、发射极区域或集电极区域的区域的所述绝缘层上形成开口部的工序；
洗净所述外延层表面之后，将含有扩散于所述外延层的钼的水溶液涂敷在所述外延层表面，以使从所述开口部露出的所述外延层表面为亲水性的工序；
在将含有形成所述隔离区域、发射极区域或者集电极区域的杂质的液体源极涂敷在所述外延层上后，使所述钼及所述杂质热扩散到所述外延层的工序，
其中，所述钼促进所述半导体层内少数载流子的再结合，减少所述少数载流子的寿命。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006206967A JP5367940B2 (ja) | 2006-07-28 | 2006-07-28 | 横型ｐｎｐトランジスタ及びその製造方法 |
| JP206967/06 | 2006-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101114671A CN101114671A (zh) | 2008-01-30 |
| CN101114671B true CN101114671B (zh) | 2013-11-06 |
Family
ID=38985331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710136906.6A Expired - Fee Related CN101114671B (zh) | 2006-07-28 | 2007-07-23 | 半导体装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8080863B2 (zh) |
| JP (1) | JP5367940B2 (zh) |
| CN (1) | CN101114671B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7932580B2 (en) * | 2006-12-21 | 2011-04-26 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7791171B2 (en) * | 2007-02-09 | 2010-09-07 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN103594499B (zh) * | 2013-10-16 | 2016-02-03 | 无锡市晶源微电子有限公司 | 一种多晶硅发射极BiCMOS工艺中减小发射极电阻的NPN管结构 |
| CN103594358A (zh) * | 2013-10-23 | 2014-02-19 | 溧阳市东大技术转移中心有限公司 | Npn晶体管的制造方法 |
| CN103594360A (zh) * | 2013-10-23 | 2014-02-19 | 溧阳市东大技术转移中心有限公司 | 半导体装置的制造方法 |
| CN103606555A (zh) * | 2013-10-23 | 2014-02-26 | 溧阳市东大技术转移中心有限公司 | Pnp晶体管 |
| CN103606552A (zh) * | 2013-10-23 | 2014-02-26 | 溧阳市东大技术转移中心有限公司 | Npn晶体管 |
| CN103594359A (zh) * | 2013-10-23 | 2014-02-19 | 溧阳市东大技术转移中心有限公司 | 一种具有环状集电极区域的晶体管的制造方法 |
| CN103606556A (zh) * | 2013-10-23 | 2014-02-26 | 溧阳市东大技术转移中心有限公司 | 半导体装置 |
| CN103594357A (zh) * | 2013-10-23 | 2014-02-19 | 溧阳市东大技术转移中心有限公司 | Pnp晶体管的制造方法 |
| CN103606553A (zh) * | 2013-10-23 | 2014-02-26 | 溧阳市东大技术转移中心有限公司 | 一种具有环状集电极区域的晶体管 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610415A (en) * | 1994-09-30 | 1997-03-11 | Siemens Aktiengesellschaft | Turn-off semiconductor component having amphoteric properties |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112071A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Semiconductor device |
| JPS60138963A (ja) * | 1983-12-27 | 1985-07-23 | Fuji Electric Co Ltd | 半導体装置 |
| JP2740208B2 (ja) * | 1988-11-16 | 1998-04-15 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JPH0485934A (ja) * | 1990-07-30 | 1992-03-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH05144830A (ja) | 1991-11-20 | 1993-06-11 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| US5389799A (en) * | 1992-06-12 | 1995-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| DE4421529C2 (de) * | 1994-06-20 | 1996-04-18 | Semikron Elektronik Gmbh | Schnelle Leistungsdiode |
| JPH10163111A (ja) * | 1996-12-03 | 1998-06-19 | Toshiba Corp | エピタキシャル・ウェーハ |
| US6239463B1 (en) * | 1997-08-28 | 2001-05-29 | Siliconix Incorporated | Low resistance power MOSFET or other device containing silicon-germanium layer |
| JP2004095781A (ja) * | 2002-08-30 | 2004-03-25 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
-
2006
- 2006-07-28 JP JP2006206967A patent/JP5367940B2/ja active Active
-
2007
- 2007-07-23 CN CN200710136906.6A patent/CN101114671B/zh not_active Expired - Fee Related
- 2007-07-27 US US11/829,397 patent/US8080863B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610415A (en) * | 1994-09-30 | 1997-03-11 | Siemens Aktiengesellschaft | Turn-off semiconductor component having amphoteric properties |
Non-Patent Citations (2)
| Title |
|---|
| JP平2-135737A 1990.05.24 |
| JP特开平5-144830A 1993.06.11 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080023796A1 (en) | 2008-01-31 |
| US8080863B2 (en) | 2011-12-20 |
| JP5367940B2 (ja) | 2013-12-11 |
| CN101114671A (zh) | 2008-01-30 |
| JP2008034652A (ja) | 2008-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101114671B (zh) | 半导体装置及其制造方法 | |
| JP6835291B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JP5261640B2 (ja) | 半導体装置の製造方法 | |
| CN100530683C (zh) | 半导体装置及其制造方法 | |
| CN103594359A (zh) | 一种具有环状集电极区域的晶体管的制造方法 | |
| CN103594357A (zh) | Pnp晶体管的制造方法 | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
| CN103606555A (zh) | Pnp晶体管 | |
| CN103606553A (zh) | 一种具有环状集电极区域的晶体管 | |
| CN103594360A (zh) | 半导体装置的制造方法 | |
| CN103606556A (zh) | 半导体装置 | |
| CN103594358A (zh) | Npn晶体管的制造方法 | |
| CN103606552A (zh) | Npn晶体管 | |
| CN103594500B (zh) | 一种锗硅异质结双极晶体管的制造方法 | |
| TWI743788B (zh) | 電晶體及其製造方法 | |
| CN108400114B (zh) | 一种双极性线路板的制作工艺 | |
| JP3146024B2 (ja) | 半導体装置 | |
| JP2004335758A (ja) | ダイオード素子及びその製法 | |
| JP4596749B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0330305B2 (zh) | ||
| JPH0257348B2 (zh) | ||
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP2004103715A (ja) | 半導体装置 | |
| JP2000058834A (ja) | 導電性強化型ｍｏｓ―ゲ―ト半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SANYO SEMICONDUCTOR CO., LTD. NIIGATA SANYO ELEC Free format text: FORMER OWNER: SANYO SEMICONDUCTOR CO., LTD. SANYO SEMICONDUCTOR MANUFACTURING CO., LTD. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20110119 Address after: Osaka Japan Applicant after: Sanyo Electric Co.,Ltd. Co-applicant after: Sanyo Semiconductor Co.,Ltd. Co-applicant after: Niigata SANYO Electric Corp. Address before: Osaka Japan Applicant before: Sanyo Electric Co.,Ltd. Co-applicant before: Sanyo Semiconductor Co.,Ltd. Co-applicant before: Sanyo Semiconductor Manufacturing Co.,Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131106 Termination date: 20210723 |